


CMOS 32-BIT SINGLE CHIP MICROCOMPUTER

S1C33L01テクニカルマニュアル

S1C33L01 PRODUCT PART

S1C33L01 FUNCTION PART

SID13705 BLOCK LCD CONTROLLER



本資料のご使用につきましては、次の点にご留意願います。

1. 本資料の内容については、予告なく変更することがあります。
2. 本資料の一部、または全部を弊社に無断で転載、または、複製など他の目的に使用することは堅くお断りします。
3. 本資料に掲載される応用回路、プログラム、使用方法等はあくまでも参考情報であり、これらに起因する第三者の権利(工業所有権を含む)侵害あるいは損害の発生に対し、弊社は如何なる保証を行うものではありません。また、本資料によって第三者または弊社の工業所有権の実施権の許諾を行うものではありません。
4. 特性表の数値の大小は、数直線上の大小関係で表しています。
5. 本資料に掲載されている製品のうち、「外国為替および外国貿易法」に定める戦略物資に該当するものについては、輸出する場合、同法に基づく輸出許可が必要です。
6. 本資料に掲載されている製品は、一般民生用です。生命維持装置その他、きわめて高い信頼性が要求される用途を前提としていません。よって、弊社は本(当該)製品をこれらの用途に用いた場合の如何なる責任についても負いかねます。

S1C33L01 Technical Manual

本書はセイコーエプソンオリジナルの32ビットマイクロコンピュータ S1C33L01のハードウェア仕様を以下の3部構成で解説します。

S1C33L01 PRODUCT PART

周辺回路の詳細を除くハードウェア仕様を解説します。

S1C33L01 FUNCTION PART

S1C33 Familyマイクロコンピュータ用の全周辺回路ブロックを機能別に解説します。

S1D13705 Block LCD Controller

内蔵LCDコントローラ部を解説します。


32ビット RISC 型コア CPU S1C33000 の詳細については "S1C33000 Core CPU Manual" を参照してください。

製品型番変更のご案内


2001年4月1日より、弊社半導体製品の製品型番が以下のとおり変更となりますので、4月1日以降のご発注につきましては変更後の製品型番にてお願い申し上げます。
なお、製品型番の詳細仕様につきましては、弊社営業担当にお問い合わせください。

製品型番体系

●デバイス



●開発ツール



*1: ツールの種類は、新旧型番対応表を参照してください。(マニュアル類には一桁で記載されているものもあります。)
*2: マニュアル類には、実際のバージョンは記載されておりません。

新旧型番対応表

●S1C33ファミリ

旧型番	新型番
E0C33A104	S1C33104
E0C33202	S1C33202
E0C33204	S1C33204
E0C33208	S1C33208
E0C33209	S1C33209
E0C332T01	S1C33T01
E0C332L01	S1C33L01
E0C332L02	S1C33L02
E0C332S08	S1C33S01
E0C332129	S1C33221
E0C33264	S1C33222
E0C332F128	S1C33240

旧型番	新型番
CC33	S5U1C33000C
CF33	S5U1C330C1S
COSIM33	S5U1C330C2S
GRAPHIC33	S5U1C330G1S
HMM33	S5U1C330H1S
JPEG33	S5U1C330J1S
MON33	S5U1C330M2S
MELODY33	S5U1C330M1S
PEN33	S5U1C330P1S
ROS33	S5U1C330R1S
SOUND33	S5U1C330S1S
SMT33	S5U1C330S2S
TS33	S5U1C330T1S
USB33	S5U1C330U1S
VOX33	S5U1C330V1S
VRE33	S5U1C330V2S

開発ツール新旧型番対応表

●S1C33ファミリ関係の開発ツール

旧型番	新型番	旧型番	新型番
ICE33	S5U1C33104H	DMT33LIF	S5U1C330L1D1
EM33-4M	S5U1C33104E	DMT33SMT	S5U1C330S1D1
PRC33001	S5U1C33104P1	DMT33LCD26	S5U1C330L2D1
POD33001	S5U1C33104P2	DMT33LCD37	S5U1C330L3D1
ICD33	S5U1C33000H	EPD33001	S5U1C33208E1
DMT33004	S5U1C33104D1	EPD33001LV	S5U1C33208E2
DMT33004PD	S5U1C33104D2	EPD33208	S5U1C33208E3
DMT33005	S5U1C33208D1	EPD33208LV	S5U1C33208E4
DMT33005PD	S5U1C33208D2	EPD332L01LV	S5U1C33L01E1
DMT33006LV	S5U1C33L01D1	EPD332T01	S5U1C33T01E1
DMT33006PDLV	S5U1C33L01D2	EPD332T01LV	S5U1C33T01E2
DMT33007	S5U1C33208D3	EPD33209	S5U1C33209E1
DMT33007PD	S5U1C33208D4	EPD33209LV	S5U1C33209E2
DMT33008LV	S5U1C33T01D1	EPD332128	S5U1C33220E1
DMT33008PDLV	S5U1C33T01D2	EPD332128LV	S5U1C33220E2
DMT332S08LV	S5U1C33S01D1	EPD332S08LV	S5U1C33S01E1
DMT332S08PDLV	S5U1C33S01D2	MEM33201	S5U1C33001M1
DMT33209LV	S5U1C33209D1	MEM33201LV	S5U1C33001M2
DMT33209PDLV	S5U1C33209D2	MEM33202	S5U1C33002M1
DMT332F128LV	S5U1C33240D1	MEM33202LV	S5U1C33002M2
DMT33MON	S5U1C330M1D1	MEM33203	S5U1C33003M1
DMT33MONLV	S5U1C330M2D1	MEM33203LV	S5U1C33003M2
DMT33AMP	S5U1C330A1D1	MEM33DIP42	S5U1C330D1M1
DMT33AMP2	S5U1C330A2D1	MEM33TSOP48	S5U1C330T1M1
DMT33AMP3	S5U1C330A3D1	EPD176CABLE	S5U1C33T00E31
DMT33AMP4	S5U1C330A4D1	EPD100CABLE	S5U1C33S00E31
DMT33CF	S5U1C330C1D1	EPD33SRAM5V	S5U1C33000S
DMT33CPDL400KLV	S5U1C330C2D1	EPD33SRAM3V	S5U1C33001S

S1C33L01 PRODUCT PART

目次

1	概要	A-1
1.1	特長	A-1
1.2	ブロック図	A-3
1.3	端子説明	A-4
1.3.1	端子配置図 (プラスチックパッケージ)	A-4
1.3.2	端子機能	A-5
2	電源	A-11
2.1	電源端子	A-11
2.2	動作電圧 (VDD, VSS)	A-11
2.3	I/Oインタフェース電源 (VDDE1)	A-12
2.4	LCDインタフェース電源 (VDDE2)	A-12
2.5	アナログ回路用電源 (AVDDE)	A-12
3	内蔵メモリ	A-13
3.1	ROMとブートアドレス	A-13
3.2	RAM	A-14
3.3	VRAM	A-14
4	周辺回路	A-15
4.1	周辺回路一覧	A-15
4.2	I/Oメモリマップ	A-16
4.3	SID13705 LCDコントローラブロック	A-60
5	パワーダウン制御	A-62
6	基本外部結線図	A-65
7	実装上の注意事項	A-66
8	電気的特性	A-68
8.1	絶対最大定格	A-68
8.2	推奨動作条件	A-69
8.3	DC特性	A-70
8.4	消費電流	A-72
8.5	A/D変換器特性	A-73
8.6	AC特性	A-75
8.6.1	記号説明	A-75
8.6.2	AC特性測定条件	A-75
8.6.3	C33ブロックAC特性表	A-76
8.6.4	C33ブロックAC特性タイミングチャート	A-83
8.6.5	LCDインタフェースAC特性	A-90
8.7	発振特性	A-107
8.8	PLL特性	A-108
9	パッケージ	A-109
9.1	プラスチックパッケージ	A-109

APPENDIX A 〈参考資料〉外部デバイスとのインタフェースタイミング	A-110
A.1 DRAM (70ns).....	A-111
A.2 DRAM (60ns).....	A-114
A.3 ROM, バーストROM.....	A-118
A.4 SRAM (55ns).....	A-120
A.5 SRAM (70ns).....	A-122
A.6 8255A.....	A-124
APPENDIX B 端子特性.....	A-125

S1C33L01 FUNCTION PART

目次

I 概要

I-1 はじめに	B-I-1-1
I-2 ブロック図	B-I-2-1
I-3 端子一覧	B-I-3-1
外部入出力端子一覧	B-I-3-1

II コアブロック

II-1 はじめに	B-II-1-1
II-2 CPUと動作モード	B-II-2-1
CPUB-II-2-1	
スタンバイモード	B-II-2-2
HALTモード	B-II-2-2
SLEEPモード	B-II-2-2
注意事項	B-II-2-3
テストモード	B-II-2-3
デバッグモード	B-II-2-3
トラップテーブル	B-II-2-4
II-3 イニシャルリセット	B-II-3-1
イニシャルリセット用端子	B-II-3-1
コールドスタートとホットスタート	B-II-3-1
パワーオンリセット	B-II-3-2
リセットパルス	B-II-3-2
ブートアドレス	B-II-3-3
イニシャルリセット時の注意事項	B-II-3-3
II-4 BCU(バスコントロールユニット)	B-II-4-1
外部システムインタフェース用の端子構成	B-II-4-1
入出力端子一覧	B-II-4-1
システムバス制御信号の組み合わせ	B-II-4-3
メモリエリア	B-II-4-4
メモリマップ	B-II-4-4
外部メモリマップとチップイネーブル	B-II-4-5
外部メモリ領域内での内蔵メモリの使用	B-II-4-7
エリア専用信号	B-II-4-7
エリア10	B-II-4-8
エリア3	B-II-4-9
エミュレーションモードのシステム構成	B-II-4-10
外部バス条件の設定	B-II-4-11
デバイスタイプとデバイスサイズの設定	B-II-4-11
SRAMタイプのタイミング条件設定	B-II-4-12
バーストロムタイプのタイミング条件設定	B-II-4-13

バスオペレーション	B-II-4-14
メモリ上のデータ配置	B-II-4-14
外部メモリのバスオペレーション	B-II-4-14
バスクロック	B-II-4-18
バススピードモード	B-II-4-19
バスクロックの外部出力	B-II-4-19
外部システムインタフェースのバスサイクル	B-II-4-20
SRAMタイプのリードサイクル	B-II-4-20
SRAMタイプのライトサイクル	B-II-4-22
バーストロムのリードサイクル	B-II-4-24
DRAMダイレクトインタフェース	B-II-4-25
DRAMインタフェースの概要	B-II-4-25
DRAMタイプの条件設定	B-II-4-26
DRAMリード/ライトサイクル	B-II-4-29
DRAMリフレッシュサイクル	B-II-4-32
外部バスの解放	B-II-4-33
外部デバイスによるパワーダウン制御	B-II-4-34
BCUのI/Oメモリ	B-II-4-35
II-5 ITC(割り込みコントローラ)	B-II-5-1
割り込み機能概要	B-II-5-1
マスク可能な割り込み	B-II-5-1
割り込み要因とインテリジェントDMA	B-II-5-3
NMI (ノンマスカブル割り込み)	B-II-5-3
CPUの割り込み処理	B-II-5-3
割り込みによるスタンバイモードの解除	B-II-5-3
トラップテーブル	B-II-5-4
マスク可能な割り込みの制御	B-II-5-5
割り込みコントローラの構成	B-II-5-5
PSR (プロセッサステータスレジスタ)	B-II-5-5
割り込み要因フラグと割り込みイネーブルレジスタ	B-II-5-6
割り込みプライオリティレジスタと割り込みレベル	B-II-5-8
IDMAの起動	B-II-5-9
HSDMAの起動	B-II-5-11
割り込みコントローラのI/Oメモリ	B-II-5-12
プログラミング上の注意事項	B-II-5-21
II-6 CLG(クロックジェネレータ)	B-II-6-1
クロックジェネレータの構成	B-II-6-1
クロックジェネレータの入出力端子	B-II-6-2
高速(OSC3)発振回路	B-II-6-2
PLL	B-II-6-3
発振の制御	B-II-6-3
CPU動作クロックの設定と切り換え	B-II-6-4
パワーコントロールレジスタ保護フラグ	B-II-6-5
スタンバイモード時の動作	B-II-6-5
クロックジェネレータのI/Oメモリ	B-II-6-6
プログラミング上の注意事項	B-II-6-9
II-7 DBG(デバッグユニット)	B-II-7-1
デバッグ回路	B-II-7-1
デバッグ回路の入出力端子	B-II-7-1

III 周辺回路ブロック

III-1 はじめに	B-III-1-1
III-2 プリスケアラ	B-III-2-1
プリスケアラの構成	B-III-2-1
原振クロック	B-III-2-1
プリスケアラ分周比の選択と出力制御	B-III-2-2
8ビットプログラマブルタイマへの原振クロック出力	B-III-2-2
プリスケアラのI/Oメモリ	B-III-2-3
プログラミング上の注意事項	B-III-2-7
III-3 8ビットプログラマブルタイマ	B-III-3-1
8ビットプログラマブルタイマの構成	B-III-3-1
8ビットプログラマブルタイマの出力端子	B-III-3-1
8ビットプログラマブルタイマの用途	B-III-3-2
8ビットプログラマブルタイマの制御と動作	B-III-3-4
クロック出力の制御	B-III-3-7
8ビットプログラマブルタイマ割り込みとDMA	B-III-3-8
8ビットプログラマブルタイマのI/Oメモリ	B-III-3-10
プログラミング上の注意事項	B-III-3-16
III-4 16ビットプログラマブルタイマ	B-III-4-1
16ビットプログラマブルタイマの構成	B-III-4-1
16ビットプログラマブルタイマの入出力端子	B-III-4-2
16ビットプログラマブルタイマの用途	B-III-4-3
16ビットプログラマブルタイマの制御と動作	B-III-4-4
クロック出力の制御	B-III-4-7
16ビットプログラマブルタイマ割り込みとDMA	B-III-4-9
16ビットプログラマブルタイマのI/Oメモリ	B-III-4-12
プログラミング上の注意事項	B-III-4-26
III-5 ウォッチドッグタイマ	B-III-5-1
ウォッチドッグタイマの構成	B-III-5-1
ウォッチドッグタイマの制御	B-III-5-1
スタンバイモード時の動作	B-III-5-2
ウォッチドッグタイマのI/Oメモリ	B-III-5-3
プログラミング上の注意事項	B-III-5-3
III-6 低速(OSC1)発振回路	B-III-6-1
低速(OSC1)発振回路の構成	B-III-6-1
低速(OSC1)発振回路の入出力端子	B-III-6-1
発振回路の種類	B-III-6-2
発振の制御	B-III-6-3
CPU動作クロックの切り換え	B-III-6-3
パワーコントロールレジスタ保護フラグ	B-III-6-3
スタンバイモード時の動作	B-III-6-4
OSC1クロックの外部出力	B-III-6-4
クロックジェネレータのI/Oメモリ	B-III-6-5
プログラミング上の注意事項	B-III-6-8
III-7 計時タイマ	B-III-7-1
計時タイマの構成	B-III-7-1
計時タイマの制御と動作	B-III-7-2
計時タイマの割り込み機能	B-III-7-4

計時タイマの使用例	B-III-7-6
計時タイマのI/Oメモリ	B-III-7-7
プログラミング上の注意事項	B-III-7-12
III-8 シリアルインタフェース	B-III-8-1
シリアルインタフェースの構成	B-III-8-1
シリアルインタフェースの特長	B-III-8-1
シリアルインタフェースの入出力端子	B-III-8-2
転送モードの設定	B-III-8-3
クロック同期式インタフェース	B-III-8-4
クロック同期式インタフェースの概要	B-III-8-4
クロック同期式インタフェースの設定	B-III-8-5
クロック同期式転送の制御と動作	B-III-8-7
調歩同期式インタフェース	B-III-8-12
調歩同期式インタフェースの概要	B-III-8-12
調歩同期式インタフェースの設定	B-III-8-13
調歩同期式転送の制御と動作	B-III-8-16
IrDAインタフェース	B-III-8-20
IrDAインタフェースの概要	B-III-8-20
IrDAインタフェースの設定	B-III-8-20
IrDAインタフェースの制御と動作	B-III-8-22
シリアルインタフェース割り込みとDMA	B-III-8-23
シリアルインタフェースのI/Oメモリ	B-III-8-26
プログラミング上の注意事項	B-III-8-37
III-9 入出力ポート	B-III-9-1
入力ポート (Kポート)	B-III-9-1
入力ポートの構成	B-III-9-1
入力ポート端子	B-III-9-1
使用上の注意	B-III-9-2
入力ポートのI/Oメモリ	B-III-9-3
入出力兼用ポート (Pポート)	B-III-9-4
入出力兼用ポートの構成	B-III-9-4
入出力兼用ポート端子	B-III-9-4
I/O制御レジスタと入力/出力モード	B-III-9-5
入出力兼用ポートのI/Oメモリ	B-III-9-6
入力割り込み	B-III-9-10
ポート入力割り込み	B-III-9-10
キー入力割り込み	B-III-9-12
割り込みコントローラの制御レジスタ	B-III-9-14
入力割り込みのI/Oメモリ	B-III-9-16
プログラミング上の注意事項	B-III-9-22
IV アナログブロック	
IV-1 はじめに	B-IV-1-1
IV-2 A/D変換器	B-IV-2-1
A/D変換器の特長と構成	B-IV-2-1
A/D変換器の入力端子	B-IV-2-2
A/D変換器の設定	B-IV-2-3
A/D変換の制御と動作	B-IV-2-5
A/D変換器割り込みとDMA	B-IV-2-7
A/D変換器のI/Oメモリ	B-IV-2-9

プログラミング上の注意事項	B-IV-2-15

V DMAブロック

V-1 はじめに	B-V-1-1
V-2 HSDMA(高速DMA)	B-V-2-1
HSDMAの機能概要	B-V-2-1
HSDMAの入出力端子	B-V-2-2
コントロール情報のプログラミング	B-V-2-3
デュアルアドレスモードのレジスタ設定	B-V-2-3
シングルアドレスモードのレジスタ設定	B-V-2-6
DMA転送の許可/禁止	B-V-2-7
トリガ要因	B-V-2-8
HSDMAの動作	B-V-2-9
デュアルアドレスモードの動作	B-V-2-9
シングルアドレスモードの動作	B-V-2-12
タイミングチャート	B-V-2-13
HSDMAの割り込み機能	B-V-2-15
HSDMAのI/Oメモリ	B-V-2-17
プログラミング上の注意事項	B-V-2-35
V-3 IDMA(インテリジェントDMA)	B-V-3-1
IDMAの機能概要	B-V-3-1
コントロール情報のプログラミング	B-V-3-1
IDMAの起動	B-V-3-5
IDMAの動作	B-V-3-8
リンク	B-V-3-12
IDMAの割り込み機能	B-V-3-13
IDMAのI/Oメモリ	B-V-3-14
プログラミング上の注意事項	B-V-3-17

APPENDIX I/Oマップ

SID13705 BLOCK LCD CONTROLLER

HARDWARE FUNCTIONAL SPECIFICATION

目次

1	はじめに	C-1-1
1.1	適用	C-1-1
1.2	概要	C-1-1
2	特長	C-1-2
2.1	表示メモリ	C-1-2
2.2	C33 コア CPU インタフェース	C-1-2
2.3	表示サポート	C-1-2
2.4	表示モード	C-1-2
2.5	クロック	C-1-3
2.6	その他	C-1-3
3	内部ブロック図	C-1-4
3.1	ブロック機能	C-1-4
	ホストインタフェース	C-1-4
	メモリコントローラ	C-1-4
	シーケンスコントローラ	C-1-4
	ルックアップテーブル	C-1-4
	LCDインタフェース	C-1-4
	パワーセーブ	C-1-4
4	端子	C-1-5
4.1	端子説明	C-1-5
	LCDインタフェース端子	C-1-6
	クロック端子	C-1-6
	その他 端子	C-1-7
4.2	コンフィグレーション初期設定	C-1-7
4.3	LCDインタフェースピンマッピング	C-1-8
5	レジスタ	C-1-9
5.1	レジスタマッピング	C-1-9
5.2	レジスタ説明	C-1-9
6	フレームレートの計算	C-1-21
7	表示データフォーマット	C-1-22
8	ルックアップテーブルアーキテクチャ	C-1-23
8.1	グレースケール表示モード	C-1-23
	1ビット/ピクセルグレースケールモード	C-1-23
	2ビット/ピクセルグレースケールモード	C-1-23
	4ビット/ピクセルグレースケールモード	C-1-24
8.2	カラー表示モード	C-1-25
	1ビット/ピクセルカラーモード	C-1-25
	2ビット/ピクセルカラーモード	C-1-26
	4ビット/ピクセルカラーモード	C-1-27
	8ビット/ピクセルカラーモード	C-1-28
9	ポートレートモード	C-1-29
9.1	デフォルトポートレートモード	C-1-29

デフォルトポートレートモードの設定方法.....	C-1-30
9.2 オルタネートポートレートモード	C-1-31
オルタネートポートレートモードの設定方法	C-1-32
9.3 デフォルト/オルタネート ポートレートモードの比較.....	C-1-33
9.4 ポートレートモードの制限.....	C-1-33
10 パワーセーブモード.....	C-1-34
10.1 ソフトウェアパワーセーブモード	C-1-34
10.2 ハードウェアパワーセーブモード	C-1-34
10.3 パワーセーブモードの端子状態.....	C-1-34
10.4 パネルパワーオン/オフシーケンス.....	C-1-35
10.5 クロック要求.....	C-1-36



図3-1	内部ブロック図およびデータバス.....	C-1-4
図5-1	表示画面とレジスタ設定値の関係.....	C-1-17
図7-1	1/2/4/8 ビット/ピクセル表示データのフォーマット.....	C-1-22
図8-1	ルックアップテーブルの構造 (1ビット/ピクセル - 2階調グレースケールモード).....	C-1-23
図8-2	ルックアップテーブルの構造 (2ビット/ピクセル - 4階調グレースケールモード).....	C-1-23
図8-3	ルックアップテーブルの構造 (4ビット/ピクセル - 16階調グレースケールモード).....	C-1-24
図8-4	ルックアップテーブルの構造 (1ビット/ピクセル - 2色モード).....	C-1-25
図8-5	ルックアップテーブルの構造 (2ビット/ピクセル - 4色モード).....	C-1-26
図8-6	ルックアップテーブルの構造 (4ビット/ピクセル - 16色モード).....	C-1-27
図8-7	ルックアップテーブルの構造 (8ビット/ピクセル - 256色モード).....	C-1-28
図9-1	SID13705 ブロックデフォルトモードでのスクリーンイメージと リフレッシュされたイメージの関係.....	C-1-29
図9-2	SID13705 ブロックオルタネートモードでのスクリーンイメージと 表示イメージの関係.....	C-1-31
図10-1	パネルオン/オフシーケンス.....	C-1-35

表

表4-1	LCD インタフェース端子説明	C-1-6
表4-2	クロック入力端子説明	C-1-6
表4-3	その他インタフェースピン説明	C-1-7
表4-4	コンフィグレーション初期設定	C-1-7
表4-5	LCDインタフェースピンマッピング	C-1-8
表5-1	パネルデータフォーマット	C-1-10
表5-2	表示モード	C-1-11
表5-3	MCLK/PCLKハイパフォーマンスモード	C-1-11
表5-4	表示データインバート	C-1-12
表5-5	ハードウェアパワーセーブ/GPIO0 動作	C-1-12
表5-6	ソフトウェアパワーセーブモード	C-1-12
表5-7	ポートレートモードの選択	C-1-19
表5-8	ポートレートモードでのPCLK/MCLK	C-1-20
表9-1	デフォルト/オルタネート ポートレートモードの比較	C-1-33
表10-1	パワーセーブモード	C-1-34
表10-2	ソフトウェアパワーセーブモードの状態	C-1-34
表10-3	ハードウェアパワーセーブモードの状態	C-1-34
表10-4	パワーセーブモードの端子状態	C-1-34
表10-5	SID13705 ブロック動作モードとクロック	C-1-36

SID13705 BLOCK LCD CONTROLLER

PROGRAMMING NOTES AND EXAMPLES

目次

1 はじめに	C-2-1
2 初期化.....	C-2-2
2.1 レジスタ値	C-2-2
2.2 フレームレート計算	C-2-3
3 メモリモデル.....	C-2-5
3.1 1ビット/ピクセル (2色/2階調グレースケール).....	C-2-5
3.2 2ビット/ピクセル (4色/4階調グレースケール).....	C-2-5
3.3 4ビット/ピクセル (16色/16階調グレースケール).....	C-2-6
3.4 8ビット/ピクセル (256色).....	C-2-6
4 ルックアップテーブル (LUT)	C-2-7
4.1 ルックアップテーブルレジスタ	C-2-8
4.2 ルックアップテーブル (LUT) の構成.....	C-2-9
カラーモード	C-2-9
グレースケールモード	C-2-12
5 高度テクニック	C-2-15
5.1 仮想画面.....	C-2-15
レジスタ	C-2-15
例 C-2-16	
5.2 パンとスクロール.....	C-2-17
レジスタ	C-2-17
例 C-2-18	
5.3 画面分割.....	C-2-20
レジスタ	C-2-21
例 C-2-22	
6 LCD電源制御とパワーセーブモード	C-2-23
6.1 LCD電源制御.....	C-2-23
6.2 レジスタ.....	C-2-23
6.3 LCDイネーブル/ディセーブル.....	C-2-24
7 ハードウェア回転.....	C-2-25
7.1 はじめに.....	C-2-25
7.2 デフォルトポートレートモード.....	C-2-25
7.3 代替ポートレートモード	C-2-26
7.4 レジスタ.....	C-2-27
7.5 制限.....	C-2-28
7.6 例	C-2-29

図

図3-1	表示バッファ 1 バイト内のピクセル構成 / 1bpp (2色/2階調) モード時	C-2-5
図3-2	表示バッファ 1 バイト内のピクセル構成 / 2bpp (4色/4階調) モード時	C-2-6
図3-3	表示バッファ 1 バイト内のピクセル構成 / 4bpp (16色/16階調) モード時	C-2-6
図3-4	表示バッファ 1 バイト内のピクセル構成 / 8bpp (256色) モード時	C-2-6
図5-1	仮想表示内のビューポート	C-2-15
図5-2	320×240 シングルパネルの画面分割例	C-2-20
図7-1	画面の画像と表示バッファ内に保存される画像の関係	C-2-25
図7-2	画面の画像と表示バッファ内に保存される画像	C-2-26

表

表2-1	SID13705 ブロック初期化手順.....	C-2-3
表4-1	1bppカラーモードの推奨LUT値.....	C-2-9
表4-2	2bppカラーモードのLUT値の例.....	C-2-9
表4-3	VGAデフォルト16カラーパレットをシミュレートする推奨LUT値.....	C-2-10
表4-4	VGA デフォルト 256 カラーパレットをシミュレートするための推奨LUT値.....	C-2-11
表4-5	1bppグレースケールモードの推奨LUT値.....	C-2-12
表4-6	2bpp グレースケールモードの推奨LUT値.....	C-2-13
表4-7	4bpp グレースケールモードの推奨LUT値.....	C-2-14
表5-1	開始アドレスを使用してパンされるピクセルの数.....	C-2-18
表7-1	デフォルトおよび代替ポートレートモード比較.....	C-2-28

S1C33L01
PRODUCT PART

1 概要

S1C33L01は、LCDコントローラを内蔵したセイコーエプソンオリジナルの32ビットマイクロコンピュータです。高速動作、低消費電力、低電圧動作を特長とし、情報端末、メール表示端末、電子辞書等の表示を必要とする携帯機器への応用に最適です。

S1C33L01は32ビットRISC型CPU S1C33000を中心に、バスコントロールユニット、DMAコントローラ、割り込みコントローラ、タイマ、シリアルインタフェース、A/D変換器等の周辺回路、ROMおよびRAMで構成されます。LCDコントローラ部には、セイコーエプソン製SID13705相当のLCDコントローラと40KバイトのSRAM表示バッファ(VRAM)を内蔵し、各種LCDパネルの駆動が可能です。さらに、内蔵の積和演算機能とA/D変換器との組み合わせにより、音声認識・合成処理等のDSP機能を必要とするシステムを容易に構築できます。

1.1 特長

コアCPU

セイコーエプソンオリジナル32ビットRISC型CPU S1C33000を内蔵

- 16ビット固定長、105種類の基本命令セット
- 16本の32ビット汎用レジスタを内蔵
- 32ビットのALUと8ビットシフタを内蔵
- 乗除算命令および積和演算(MAC)命令をサポート
- 20nsの最小命令実行時間(50MHz動作時)

内蔵メモリ

ROM: 128Kバイト

RAM: 8Kバイト

VRAM: 40Kバイト

内蔵周辺回路

発振回路:	高速(OSC3)発振回路 33MHz max. 水晶/セラミック発振または外部クロック入力 低速(OSC1)発振回路 32.768kHz typ. 水晶発振または外部クロック入力
LCDコントローラ:	SID13705、40KB VRAM内蔵 4または8ビットモノクロ/カラーLCDインタフェース アクティブマトリクスTFT/D-TFDインタフェース 2、4または16階調(1、2または4ビット/ピクセル)グレイスケール表示 2、4、16または256色(1、2、4または8ビット/ピクセル)カラー表示 表示解像度の例 1bppのカラー深度で640×480 2bppのカラー深度で640×240 4bppのカラー深度で320×240 8bppのカラー深度で240×160
タイマ:	8ビットタイマ 4 ch. 16ビットタイマ 6 ch. ウォッチドッグタイマ(16ビットタイマ0の機能) 計時タイマ 1ch.(アラーム機能付き)
シリアルインタフェース:	2 ch.(クロック同期式、調歩同期式、IrDAインタフェース選択可能)
A/D変換器:	10ビット×8 ch.
DMAコントローラ:	高速DMA 4 ch. インテリジェントDMA 128 ch.

1 概要

割り込みコントローラ:	インテリジェントDMA起動可能	
	入力割り込み	10種類(プログラマブル)
汎用入力/出力ポート:	DMAコントローラ割り込み	5種類
	16ビットプログラマブルタイマ割り込み	12種類
	8ビットプログラマブルタイマ割り込み	4種類
	シリアルインタフェース割り込み	6種類
	A/D変換器割り込み	1種類
	計時タイマ割り込み	1種類
汎用入力/出力ポート:	周辺回路の入出力と兼用	
	入力ポート	13ビット
	入出力兼用ポート	29ビット

外部バスインタフェース

- BCU(バスコントロールユニット)内蔵
 - 24ビットアドレスバス(内部28ビット処理)
 - 16ビットデータバス
 - エリアごとにデータサイズを8または16ビットに設定可能
 - リトルエンディアン方式によるメモリアクセス
 - エリアごとにビッグエンディアン方式にも設定可能
 - メモリマップドI/O
 - チップイネーブルとウェイト制御回路を内蔵
 - DRAMのダイレクトインタフェース機能を内蔵
 - 高速ページモード、EDOページモードに対応
 - セルフリフレッシュ、CASビフォアRASリフレッシュに対応
 - バーストROMに対応

動作条件、消費電流

動作電圧:	コア (VDD)	1.8V~3.6V	
	I/O (VDDE1)	1.8V~5.5V	
	LCD I/F (VDDE2)	1.8V~5.5V	
動作周波数:	CPU動作周波数	50MHz max. (コア電圧 = 3.3V±0.3Vの場合)	
		40MHz max. (コア電圧 = 3.0V±0.3Vの場合)	
	LCDコントローラ動作周波数	25MHz max. (コア電圧 = 3.3V±0.3Vの場合)	
動作温度:	-40~85°C		
消費電力:	SLEEPモード時	4μW typ.	
	HALTモード時	130mW typ. (3.3V, 50MHz, LCDコントローライネーブル)	
		100mW typ. (3.3V, 50MHz, LCDコントローラパワーセーブモード)	
	動作時	230mW typ. (3.3V, 50MHz, LCDコントローライネーブル)	
注: ・動作時の消費電力は、"ロード命令 55%、演算命令 23%、mac命令 1%、分岐命令 12%、ext命令9%"の試験プログラムを連続動作させた場合の値です。			
・LCDコントローラは、表示解像度640×480、1bpp、25MHzクロックで動作させています。			

出荷形態

QFP18-176pinプラスチックパッケージ

1.2 ブロック図





図 1.2.1 S1C33L01ブロック図

1.3 端子説明

1.3.1 端子配置図 (プラスチックパッケージ)

QFP18-176pin



No.	端子名	No.	端子名	No.	端子名	No.	端子名
1	A23	45	D2	89	N.C.	133	P21/#DWE/#GAAS
2	A22	46	D1	90	Vss	134	P20/#DRD
3	A21	47	D0	91	GPIO0	135	P16/EXCL5/#DMAEND1
4	A20	48	Vss	92	FPDAT11/GPIO4/INVERSE	136	P15/EXCL4/#DMAEND0
5	VdDE1	49	BCLK	93	FPDAT10/GPIO3	137	VdDE1
6	A19	50	#EMEMRD	94	FPDAT9/GPIO2	138	P14/FOSC1/DCLK
7	A18	51	#RD	95	VdDE2	139	P13/EXCL3/T8UF3/DPCO
8	A17	52	#WRL/#WR/#WE	96	FPDAT8/GPIO1	140	P12/EXCL2/T8UF2/DST2
9	A16	53	#WRH/#BSH	97	FPSHIFT	141	P11/EXCL1/T8UF1/DST1
10	A15	54	VdDE1	98	FPDAT7	142	P10/EXCL0/T8UF0/DST0
11	Vss	55	#CE10EX/#CE9&10EX	99	FPDAT6	143	Vss
12	A14	56	#CE10IN	100	FPDAT5	144	P07/#SRDY1/#DMAEND3
13	A13	57	#CE3	101	Vdd	145	P06/#SCLK1/DMAACK3
14	A12	58	Vss	102	FPDAT4	146	P05/SOUT1/#DMAEND2
15	A11	59	K67/AD7	103	FPDAT3	147	P04/SIN1/#DMAACK2
16	A10	60	K66/AD6	104	FPDAT2	148	Vdd
17	Vdd	61	K65/AD5	105	FPDAT1	149	OSC2
18	A9	62	AVdDE	106	Vss	150	OSC1
19	A8	63	K64/AD4	107	FPDAT0	151	Vss
20	A7	64	K63/AD3	108	FPLINE	152	P03/#SRDY0
21	A6	65	K62/AD2	109	PPFRAME	153	P02/#SCLK0
22	A5	66	Vss	110	DRDY/MOD/FPSHIFT2	154	P01/SOUT0
23	Vss	67	K61/AD1	111	VdDE2	155	P00/SIN0
24	A4	68	K60/AD0	112	LCDPWR	156	CNF3
25	A3	69	K54/#DMAREQ3	113	N.C.	157	CKSEL2
26	A2	70	K53/#DMAREQ2	114	N.C.	158	CKSEL1
27	A1	71	K52/#ADTRG	115	N.C.	159	CKSEL0
28	A0/#BSL	72	Vdd	116	N.C.	160	VdDE1
29	VdDE1	73	K51/#DMAREQ1	117	N.C.	161	CLKI
30	D15	74	K50/#DMAREQ0	118	Vss	162	ICEMD
31	D14	75	#LCAS	119	P35/#BUSACK	163	Vss
32	D13	76	#HCAS	120	P34/#BUSREQ/#CE6	164	OSC4
33	D12	77	#CE9/#CE17/#CE17&18	121	P33/#DMAACK1	165	OSC3
34	D11	78	Vss	122	P32/#DMAACK0	166	EA10MD1
35	Vss	79	#CE8/#RAS1/#CE14/#RAS3	123	P31/#BUSGET/#GARD	167	EA10MD0
36	D10	80	#CE7/#RAS0/#CE13/#RAS2	124	P30/#WAIT/#CE4&5	168	#X2SPD
37	D9	81	#CE5/#CE15/#CE15&16	125	Vdd	169	Vdd
38	D8	82	#CE4/#CE11/#CE11&12	126	P27/TM5	170	PLLS1
39	D7	83	#CE6/#CE7&8	127	P26/TM4	171	PLLS0
40	D6	84	VdDE1	128	P25/TM3	172	#NMI
41	Vdd	85	N.C.	129	P24/TM2	173	Vss
42	D5	86	N.C.	130	P23/TM1	174	PLLCC
43	D4	87	N.C.	131	Vss	175	#RESET
44	D3	88	N.C.	132	P22/TM0	176	DSIO

図 1.3.1 端子配置図 (QFP18-176pin)

1.3.2 端子機能

表 1.3.1 電源系端子一覧

端子名	端子No.	I/O	Pull-up	機 能
VDD	17,41,72, 101,125, 148,169	–	–	内部ロジック用電源 (+)
VSS	11,23,35,48, 58,66,78,90, 106,118, 131,143, 151,163, 173	–	–	電源 (–) GND
VDDE1	5,29,54,84, 137,160	–	–	I/O用電源 (+)
VDDE2	95,111	–	–	LCDインタフェース用電源 (+)
AVDDE	62	–	–	アナログ系電源 (+) AVDDE = VDDE1

表 1.3.2 外部インタフェース信号端子一覧

端子名	端子No.	I/O	Pull-up	機 能
A0 #BSL	28	O	–	A0: アドレスバス(A0)/SBUSST(D3/0x4812E) = "0"の場合 (デフォルト) #BSL: バスストローブ(下位バイト)信号/SBUSST(D3/0x4812E) = "1"の場合
A[23:1]	1–4,6–10, 12–16, 18–22, 24–27	O	–	アドレスバス(A1–A23)
D[15:0]	30–34, 36–40, 42–47	I/O	–	データバス(D0–D15)
#CE10EX	55	O	–	外部メモリ用エリア10チップイネーブル * CEFUNC[1:0] = "1x"の場合、本端子は#CE9+#CE10EX信号を出力します。
#CE10IN	56	O	–	内蔵ROMエミュレーション用エリア10チップイネーブル
#CE9 #CE17	77	O	–	#CE9: エリア9チップイネーブル/CEFUNC[1:0](D[A:9])/0x48130) = "00"の場合 (デフォルト) #CE17: エリア17チップイネーブル/CEFUNC[1:0](D[A:9])/0x48130) = "01"の場合 * CEFUNC[1:0] = "1x"の場合、本端子は#CE17+#CE18信号を出力します。
#CE8 #RAS1 #CE14 #RAS3	79	O	–	#CE8: エリア8チップイネーブル/CEFUNC[1:0](D[A:9])/0x48130) = "00"および A8DRA(D8/0x48128) = "0"の場合 (デフォルト) #RAS1: エリア8 DRAM ローストローブ/CEFUNC[1:0](D[A:9])/0x48130) = "00"および A8DRA(D8/0x48128) = "1"の場合 #CE14: エリア14チップイネーブル/CEFUNC[1:0](D[A:9])/0x48130) = "01"または"1x" およびA14DRA(D8/0x48122) = "0"の場合 #RAS3: エリア14 DRAM ローストローブ/CEFUNC[1:0](D[A:9])/0x48130) = "01"または "1x"およびA14DRA(D8/0x48122) = "1"の場合
#CE7 #RAS0 #CE13 #RAS2	80	O	–	#CE7: エリア7チップイネーブル/CEFUNC[1:0](D[A:9])/0x48130) = "00"および A7DRA(D7/0x48128) = "0"の場合 (デフォルト) #RAS0: エリア7 DRAM ローストローブ/CEFUNC[1:0](D[A:9])/0x48130) = "00"および A7DRA(D7/0x48128) = "1"の場合 #CE13: エリア13チップイネーブル/CEFUNC[1:0](D[A:9])/0x48130) = "01"または"1x" およびA13DRA(D7/0x48122) = "0"の場合 #RAS2: エリア13 DRAM ローストローブ/CEFUNC[1:0](D[A:9])/0x48130) = "01"または "1x"およびA13DRA(D7/0x48122) = "1"の場合
#CE6	83	O	–	エリア6チップイネーブル * CEFUNC[1:0] = "1x"の場合、本端子は#CE7+#CE8信号を出力します。
#CE5 #CE15	81	O	–	#CE5: エリア5チップイネーブル/CEFUNC[1:0](D[A:9])/0x48130) = "00"の場合 (デフォルト) #CE15: エリア15チップイネーブル/CEFUNC[1:0](D[A:9])/0x48130) = "01"の場合 * CEFUNC[1:0] = "1x"の場合、本端子は#CE15+#CE16信号を出力します。

1 概要

端子名	端子No.	I/O	Pull-up	機 能
#CE4 #CE11	82	O	－	#CE4: エリア4チップイネーブル/CEFUNC[1:0](D[A:9])/0x48130) = "00"の場合 (デフォルト) #CE11: エリア11チップイネーブル/CEFUNC[1:0](D[A:9])/0x48130) = "01"の場合 * CEFUNC[1:0] = "1x"の場合、本端子は#CE11+#CE12信号を出力します。
#CE3	57	O	－	エリア3チップイネーブル
#RD	51	O	－	リード信号
#EMEMRD	50	O	－	内蔵ROMエミュレーションメモリ用リード信号
#WRL #WR #WE	52	O	－	#WRL: ライト(下位バイト)信号/SBUSST(D3/0x4812E) = "0"の場合 (デフォルト) #WR: ライト信号/SBUSST(D3/0x4812E) = "1"の場合 #WE: DRAMライト信号 (デフォルト)
#WRH #BSH	53	O	－	#WRH: ライト(上位バイト)信号/SBUSST(D3/0x4812E) = "0"の場合 (デフォルト) #BSH: バスストロープ(上位バイト)信号/SBUSST(D3/0x4812E) = "1"の場合
#HCAS	76	O	－	#HCAS: DRAMコラムアドレスストロープ(上位バイト)信号
#LCAS	75	O	－	#LCAS: DRAMコラムアドレスストロープ(下位バイト)信号
BCLK	49	O	－	バスクロック出力
P34 #BUSREQ #CE6	120	I/O	－	P34: 入出力兼用ポート/CFP34(D4/0x402DC) = "0"の場合 (デフォルト) #BUSREQ: バス解放要求入力/CFP34(D4/0x402DC) = "1"の場合 #CE6: エリア6チップイネーブル/CFP34(D4/0x402DC) = "1" およびIOC34(D4/0x402DE) = "1"の場合
P35 #BUSACK	119	I/O	－	P35: 入出力兼用ポート/CFP35(D5/0x402DC) = "0"の場合 (デフォルト) #BUSACK: バス解放要求応答出力/CFP35(D5/0x402DC) = "1"の場合
P30 #WAIT #CE4&5	124	I/O	－	P30: 入出力兼用ポート/CFP30(D0/0x402DC) = "0"の場合 (デフォルト) #WAIT: ウェイトサイクル要求入力/CFP30(D0/0x402DC) = "1"の場合 #CE4&5: エリア4&5チップイネーブル/CFP30(D0/0x402DC) = "1" およびIOC30(D0/0x402DE) = "1"の場合
P20 #DRD	134	I/O	－	P20: 入出力兼用ポート/CFP20(D0/0x402D8) = "0"の場合 (デフォルト) #DRD: 連続RASモード用DRAMリード信号出力/CFP20(D0/0x402D8) = "1"の場合
P21 #DWE #GAAS	133	I/O		P21: 入出力兼用ポート/CFP21(D1/0x402D8) = "0"およびCFEX2(D2/0x402DF) = "0"の場合 (デフォルト) #DWE: 連続RASモード用DRAMライト信号出力/CFP21(D1/0x402D8) = "1"および CFEX2(D2/0x402DF) = "0"の場合 #GAAS: GA用エリアアドレスストロープ出力/CFEX2(D2/0x402DF) = "1"の場合
P31 #BUSGET #GARD	123	I/O		P31: 入出力兼用ポート/CFP31(D1/0x402DC) = "0"およびCFEX3(D3/0x402DF) = "0"の場合 (デフォルト) #BUSGET: バス解放要求用バス状態モニタ信号出力/CFP31(D1/0x402DC) = "1"および CFEX3(D3/0x402DF) = "0"の場合 #GARD: GA用エリアリード信号出力/CFEX3(D3/0x402DF) = "1"の場合
EA10MD1	166	I	Pull-up	エリア10ブートモード選択 EA10MD1 EA10MD0 モード
EA10MD0	167	I	－	1 1 外部ROMモード
				1 0 内蔵ROMモード
				0 1 OTPモード
				0 0 内蔵ROMエミュレーションモード

表 1.3.3 HSDMA制御信号端子一覧

端子名	端子No.	I/O	Pull-up	機 能
K50 #DMAREQ0	74	I	Pull-up	K50: 入力ポート/CFK50(D0/0x402C0) = "0"の場合 (デフォルト) #DMAREQ0: HSDMA Ch.0要求入力CFK50(D0/0x402C0) = "1"の場合
K51 #DMAREQ1	73	I	Pull-up	K51: 入力ポート/CFK51(D1/0x402C0) = "0"の場合 (デフォルト) #DMAREQ1: HSDMA Ch.1要求入力CFK51(D1/0x402C0) = "1"の場合
K53 #DMAREQ2	70	I	Pull-up	K53: 入力ポート/CFK53(D3/0x402C0) = "0"の場合 (デフォルト) #DMAREQ2: HSDMA Ch.2要求入力CFK53(D3/0x402C0) = "1"の場合
K54 #DMAREQ3	69	I	Pull-up	K54: 入力ポート/CFK54(D4/0x402C0) = "0"の場合 (デフォルト) #DMAREQ3: HSDMA Ch.3要求入力CFK54(D4/0x402C0) = "1"の場合
P32 #DMAACK0	122	I/O	—	P32: 入出力兼用ポート/CFP32(D2/0x402DC) = "0"の場合 (デフォルト) #DMAACK0: HSDMA Ch.0応答出力/CFP32(D2/0x402DC) = "1"の場合
P33 #DMAACK1	121	I/O	—	P33: 入出力兼用ポート/CFP33(D3/0x402DC) = "0"の場合 (デフォルト) #DMAACK1: HSDMA Ch.1応答出力/CFP33(D3/0x402DC) = "1"の場合

端子名	端子No.	I/O	Pull-up	機 能
P04 SIN1 #DMAACK2	147	I/O	—	P04: 入出力兼用ポート/CFP04(D4/0x402D0) = "0"およびCFEX4(D4/0x402DF) = "0"の場合 (デフォルト) SIN1: シリアルI/F Ch.1データ入力/CFP04(D4/0x402D0) = "1" および CFEX4(D4/0x402DF) = "0"の場合 #DMAACK2: HSDMA Ch.2応答出力/CFEX4(D4/0x402DF) = "1"の場合
P06 #SCLK1 #DMAACK3	145	I/O	—	P06: 入出力兼用ポート/CFP06(D6/0x402D0) = "0"およびCFEX6(D6/0x402DF) = "0"の場合 (デフォルト) #SCLK1: シリアルI/F Ch.1クロック入出力/CFP06(D6/0x402D0) = "1"および CFEX6(D6/0x402DF) = "0"の場合 #DMAACK3: HSDMA Ch.3応答出力/CFEX6(D6/0x402DF) = "1"の場合
P15 EXCL4 #DMAEND0	136	I/O	—	P15: 入出力兼用ポート/CFP15(D5/0x402D4) = "0"の場合 (デフォルト) EXCL4: 16ビットタイマ4イベントカウンタ入力/CFP15(D5/0x402D4) = "1"および IOC15(D5/0x402D6) = "0"の場合 #DMAEND0: HSDMA Ch.0転送終了信号出力/CFP15(D5/0x402D4) = "1"および IOC15(D5/0x402D6) = "1"の場合
P16 EXCL5 #DMAEND1	135	I/O	—	P16: 入出力兼用ポート/CFP16(D6/0x402D4) = "0"の場合 (デフォルト) EXCL5: 16ビットタイマ5イベントカウンタ入力/CFP16(D6/0x402D4) = "1"および IOC16(D6/0x402D6) = "0"の場合 #DMAEND1: HSDMA Ch.1転送終了信号出力/CFP16(D6/0x402D4) = "1" and IOC16(D6/0x402D6) = "1"の場合
P05 SOUT1 #DMAEND2	146	I/O	—	P05: 入出力兼用ポート/CFP05(D5/0x402D0) = "0"およびCFEX5(D5/0x402DF) = "0"の場合 (デフォルト) SOUT1: シリアルI/F Ch.1データ出力/CFP05(D5/0x402D0) = "1"および CFEX5(D5/0x402DF) = "0"の場合 #DMAEND2: HSDMA Ch.2転送終了信号出力/CFEX5(D5/0x402DF) = "1"の場合
P07 #SRDY1 #DMAEND3	144	I/O	—	P07: 入出力兼用ポート/CFP07(D7/0x402D0) = "0"およびCFEX7(D7/0x402DF) = "0"の場合 (デフォルト) #SRDY1: シリアルI/F Ch.1レディ信号入出力/CFP07(D7/0x402D0) = "1"および CFEX5(D5/0x402DF) = "0"の場合 #DMAEND3: HSDMA Ch.3転送終了信号出力/CFEX7(D7/0x402DF) = "1"の場合

表 1.3.4 内部周辺回路I/O端子一覧

端子名	端子No.	I/O	Pull-up	機 能
K52 #ADTRG	71	I	Pull-up	K52: 入力ポート/CFK52(D2/0x402C0) = "0"の場合 (デフォルト) #ADTRG: A/D変換器トリガ入力/CFK52(D2/0x402C0) = "1"の場合
K60 AD0	68	I	—	K60: 入力ポート/CFK60(D0/0x402C3) = "0"の場合 (デフォルト) AD0: A/D変換器Ch.0入力/CFK60(D0/0x402C3) = "1"の場合
K61 AD1	67	I	—	K61: 入力ポート/CFK61(D1/0x402C3) = "0"の場合 (デフォルト) AD1: A/D変換器Ch.1入力/CFK61(D1/0x402C3) = "1"の場合
K62 AD2	65	I	—	K62: 入力ポート/CFK62(D2/0x402C3) = "0"の場合 (デフォルト) AD2: A/D変換器Ch.2入力/CFK62(D2/0x402C3) = "1"の場合
K63 AD3	64	I	—	K63: 入力ポート/CFK63(D3/0x402C3) = "0"の場合 (デフォルト) AD3: A/D変換器Ch.3入力/CFK63(D3/0x402C3) = "1"の場合
K64 AD4	63	I	—	K64: 入力ポート/CFK64(D4/0x402C3) = "0"の場合 (デフォルト) AD4: A/D変換器Ch.4入力/CFK64(D4/0x402C3) = "1"の場合
K65 AD5	61	I	—	K65: 入力ポート/CFK65(D5/0x402C3) = "0"の場合 (デフォルト) AD5: A/D変換器Ch.5入力/CFK65(D5/0x402C3) = "1"の場合
K66 AD6	60	I	—	K66: 入力ポート/CFK66(D6/0x402C3) = "0"の場合 (デフォルト) AD6: A/D変換器Ch.6入力/CFK66(D6/0x402C3) = "1"の場合
K67 AD7	59	I	—	K67: 入力ポート/CFK67(D7/0x402C3) = "0"の場合 (デフォルト) AD7: A/D変換器Ch.7入力/CFK67(D7/0x402C3) = "1"の場合
P00 SIN0	155	I/O	—	P00: 入出力兼用ポート/CFP00(D0/0x402D0) = "0"の場合 (デフォルト) SIN0: シリアルI/F Ch.0データ入力/CFP00(D0/0x402D0) = "1"の場合
P01 SOUT0	154	I/O	—	P01: 入出力兼用ポート/CFP01(D1/0x402D0) = "0"の場合 (デフォルト) SOUT0: シリアルI/F Ch.0データ出力/CFP01(D1/0x402D0) = "1"の場合
P02 #SCLK0	153	I/O	—	P02: 入出力兼用ポート/CFP02(D2/0x402D0) = "0"の場合 (デフォルト) #SCLK0: シリアルI/F Ch.0クロック入出力/CFP02(D2/0x402D0) = "1"の場合
P03 #SRDY0	152	I/O	—	P03: 入出力兼用ポート/CFP03(D3/0x402D0) = "0"の場合 (デフォルト) #SRDY0: シリアルI/F Ch.0レディ信号入出力/CFP03(D3/0x402D0) = "1"の場合

1 概要

端子名	端子No.	I/O	Pull-up	機 能
P04 SIN1 #DMAACK2	147	I/O	—	P04: 入出力兼用ポート/CFP04(D4/0x402D0) = "0"およびCFEX4(D4/0x402DF) = "0"の場合 (デフォルト) SIN1: シリアル/F Ch.1データ入力/CFP04(D4/0x402D0) = "1" および CFEX4(D4/0x402DF) = "0"の場合 #DMAACK2: HSDMA Ch.2応答出力/CFEX4(D4/0x402DF) = "1"の場合
P05 SOUT1 #DMAEND2	146	I/O	—	P05: 入出力兼用ポート/CFP05(D5/0x402D0) = "0"およびCFEX5(D5/0x402DF) = "0"の場合 (デフォルト) SOUT1: シリアル/F Ch.1データ出力/CFP05(D5/0x402D0) = "1"および CFEX5(D5/0x402DF) = "0"の場合 #DMAEND2: HSDMA Ch.2転送終了信号出力/CFEX5(D5/0x402DF) = "1"の場合
P06 #SCLK1 #DMAACK3	145	I/O	—	P06: 入出力兼用ポート/CFP06(D6/0x402D0) = "0"およびCFEX6(D6/0x402DF) = "0"の場合 (デフォルト) #SCLK1: シリアル/F Ch.1クロック入出力/CFP06(D6/0x402D0) = "1"および CFEX6(D6/0x402DF) = "0"の場合 #DMAACK3: HSDMA Ch.3応答出力/CFEX6(D6/0x402DF) = "1"の場合
P07 #SRDY1 #DMAEND3	144	I/O	—	P07: 入出力兼用ポート/CFP07(D7/0x402D0) = "0"およびCFEX7(D7/0x402DF) = "0"の場合 (デフォルト) #SRDY1: シリアル/F Ch.1レディ信号入出力/CFP07(D7/0x402D0) = "1"および CFEX5(D5/0x402DF) = "0"の場合 #DMAEND3: HSDMA Ch.3転送終了信号出力/CFEX7(D7/0x402DF) = "1"の場合
P10 EXCL0 T8UF0 DST0	142	I/O	—	P10: 入出力兼用ポート/CFP10(D0/0x402D4) = "0"およびCFEX1(D1/0x402DF) = "0"の場合 EXCL0: 16ビットタイマ0イベントカウンタ入力/CFP10(D0/0x402D4) = "1", IOC10(D0/0x402D6) = "0"およびCFEX1(D1/0x402DF) = "0"の場合 T8UF0: 8ビットタイマ0出力/CFP10(D0/0x402D4) = "1", IOC10(D0/0x402D6) = "1"およびCFEX1(D1/0x402DF) = "0"の場合 DST0: DST0信号出力/CFEX1(D1/0x402DF) = "1"の場合 (デフォルト)
P11 EXCL1 T8UF1 DST1	141	I/O	—	P11: 入出力兼用ポート/CFP11(D1/0x402D4) = "0"およびCFEX1(D1/0x402DF) = "0"の場合 EXCL1: 16ビットタイマ1イベントカウンタ入力/CFP11(D1/0x402D4) = "1", IOC11(D1/0x402D6) = "0"およびCFEX1(D1/0x402DF) = "0"の場合 T8UF1: 8ビットタイマ1出力/CFP11(D1/0x402D4) = "1", IOC11(D1/0x402D6) = "1"およびCFEX1(D1/0x402DF) = "0"の場合 DST1: DST1信号出力/CFEX1(D1/0x402DF) = "1"の場合 (デフォルト)
P12 EXCL2 T8UF2 DST2	140	I/O	—	P12: 入出力兼用ポート/CFP12(D2/0x402D4) = "0"およびCFEX0(D0/0x402DF) = "0"の場合 EXCL2: 16ビットタイマ2イベントカウンタ入力/CFP12(D2/0x402D4) = "1", IOC12(D2/0x402D6) = "0"およびCFEX0(D0/0x402DF) = "0"の場合 T8UF2: 8ビットタイマ2出力/CFP12(D2/0x402D4) = "1", IOC12(D2/0x402D6) = "1"およびCFEX0(D0/0x402DF) = "0"の場合 DST2: DST2信号出力/CFEX0(D0/0x402DF) = "1"の場合 (デフォルト)
P13 EXCL3 T8UF3 DPCO	139	I/O	—	P13: 入出力兼用ポート/CFP13(D3/0x402D4) = "0"およびCFEX1(D1/0x402DF) = "0"の場合 EXCL3: 16ビットタイマ3イベントカウンタ入力/CFP13(D3/0x402D4) = "1", IOC13(D3/0x402D6) = "0"およびCFEX1(D1/0x402DF) = "0"の場合 T8UF3: 8ビットタイマ3出力/CFP13(D3/0x402D4) = "1", IOC13(D3/0x402D6) = "1"およびCFEX1(D1/0x402DF) = "0"の場合 DPCO: DPCO信号出力/CFEX1(D1/0x402DF) = "1"の場合 (デフォルト)
P14 FOSC1 DCLK	138	I/O	—	P14: 入出力兼用ポート/CFP14(D4/0x402D4) = "0"およびCFEX0(D0/0x402DF) = "0" FOSC1: OSC1クロック出力/CFP14(D4/0x402D4) = "1"および CFEX0(D0/0x402DF) = "0"の場合 DCLK: DCLK信号出力/CFEX0(D0/0x402DF) = "1"の場合 (デフォルト)
P15 EXCL4 #DMAEND0	136	I/O	—	P15: 入出力兼用ポート/CFP15(D5/0x402D4) = "0"の場合 (デフォルト) EXCL4: 16ビットタイマ4イベントカウンタ入力/CFP15(D5/0x402D4) = "1"および IOC15(D5/0x402D6) = "0"の場合 #DMAEND0: HSDMA Ch.0転送終了信号出力/CFP15(D5/0x402D4) = "1"および IOC15(D5/0x402D6) = "1"の場合

端子名	端子No.	I/O	Pull-up	機 能
P16 EXCL5 #DMAEND1	135	I/O	—	P16: 入出力兼用ポート/CFP16(D6/0x402D4) = "0"の場合 (デフォルト) EXCL5: 16ビットタイマ5イベントカウンタ入力/CFP16(D6/0x402D4) = "1"および IOC16(D6/0x402D6) = "0"の場合 #DMAEND1: HSDMA Ch.1転送終了出力/CFP16(D6/0x402D4) = "1"および IOC16(D6/0x402D6) = "1"の場合
P22 TM0	132	I/O	—	P22: 入出力兼用ポート/CFP22(D2/0x402D8) = "0"の場合 (デフォルト) TM0: 16ビットタイマ0出力/CFP22(D2/0x402D8) = "1"の場合
P23 TM1	130	I/O	—	P23: 入出力兼用ポート/CFP23(D3/0x402D8) = "0"の場合 (デフォルト) TM1: 16ビットタイマ1出力/CFP23(D3/0x402D8) = "1"の場合
P24 TM2	129	I/O	—	P24: 入出力兼用ポート/CFP24(D4/0x402D8) = "0"の場合 (デフォルト) TM2: 16ビットタイマ2 出力/CFP24(D4/0x402D8) = "1"の場合
P25 TM3	128	I/O	—	P25: 入出力兼用ポート/CFP25(D5/0x402D8) = "0"の場合 (デフォルト) TM3: 16ビットタイマ3出力/CFP25(D5/0x402D8) = "1"の場合
P26 TM4	127	I/O	—	P26: 入出力兼用ポート/CFP26(D6/0x402D8) = "0"の場合 (デフォルト) TM4: 16ビットタイマ4出力/CFP26(D6/0x402D8) = "1"の場合
P27 TM5	126	I/O	—	P27: 入出力兼用ポート/CFP27(D7/0x402D8) = "0"の場合 (デフォルト) TM5: 16ビットタイマ5 出力/CFP27(D7/0x402D8) = "1"の場合

表 1.3.5 LCDコントローラ端子一覧(SID13705)

端子名	端子No.	I/O	Pull-up	機 能																																				
FPDAT11 GPIO4 INVERSE	92	I/O	—	FPDAT11: TFT/MD-TFDパネル用パネルデータビット11 GPIO4: 汎用入出力端子 (デフォルト) INVERSE: 反転ビデオ選択端子																																				
FPDAT10 GPIO3	93	I/O	—	FPDAT10: TFT/MD-TFDパネル用パネルデータビット10 GPIO3: 汎用入出力端子 (デフォルト)																																				
FPDAT9 GPIO2	94	I/O	—	FPDAT9: TFT/MD-TFDパネル用パネルデータビット9 GPIO2: 汎用入出力端子 (デフォルト)																																				
FPDAT8 GPIO1	96	I/O	—	FPDAT8: TFT/MD-TFDパネル用パネルデータビット8 GPIO1: 汎用入出力端子 (デフォルト)																																				
FPDAT[7:0]	98–100, 102–105, 107	O	—	パネルデータビット[7:0]																																				
FPFRAME	109	O	—	フレームパルス																																				
FPLINE	108	O	—	ラインパルス																																				
FPSHIFT	97	O	—	シフトクロック																																				
LCDPWR	112	O	—	LCD電源制御 (アクティブHigh)																																				
DRDY MOD FPSHIFT2	110	O	—	DRDY: TFT/MD-TFDディスプレイイネーブル MOD: LCDバックプレーンバイアス (デフォルト) FPSHIFT2: カラーパッシブパネル(8ビットシングル形式1)用第2シフトクロック																																				
CLKI	161	I	—	外部クロック入力																																				
CKSEL[2:0]	157–159	I	—	クロック源選択 <table><tr><th>CKSEL2</th><th>CKSEL1</th><th>CKSEL0</th><th>クロック源</th></tr><tr><td>1</td><td>1</td><td>1</td><td>reserved</td></tr><tr><td>1</td><td>1</td><td>0</td><td>SID13705ディセーブル</td></tr><tr><td>1</td><td>0</td><td>1</td><td>CLKI端子から入力する外部クロック</td></tr><tr><td>1</td><td>0</td><td>0</td><td>OSC3発振クロック x 1/4</td></tr><tr><td>0</td><td>1</td><td>1</td><td>OSC3発振クロック x 1/3</td></tr><tr><td>0</td><td>1</td><td>0</td><td>OSC3発振クロック x 1/2</td></tr><tr><td>0</td><td>0</td><td>1</td><td>OSC3発振クロック</td></tr><tr><td>0</td><td>0</td><td>0</td><td>PLL出力クロック</td></tr></table>	CKSEL2	CKSEL1	CKSEL0	クロック源	1	1	1	reserved	1	1	0	SID13705ディセーブル	1	0	1	CLKI端子から入力する外部クロック	1	0	0	OSC3発振クロック x 1/4	0	1	1	OSC3発振クロック x 1/3	0	1	0	OSC3発振クロック x 1/2	0	0	1	OSC3発振クロック	0	0	0	PLL出力クロック
CKSEL2	CKSEL1	CKSEL0	クロック源																																					
1	1	1	reserved																																					
1	1	0	SID13705ディセーブル																																					
1	0	1	CLKI端子から入力する外部クロック																																					
1	0	0	OSC3発振クロック x 1/4																																					
0	1	1	OSC3発振クロック x 1/3																																					
0	1	0	OSC3発振クロック x 1/2																																					
0	0	1	OSC3発振クロック																																					
0	0	0	PLL出力クロック																																					
CNF3	156	I	—	アクセス形式(エンディアン)選択 1: ビッグエンディアン, 0: リトルエンディアン																																				
GPIO0	91	I/O	—	汎用入出力端子																																				

*1 S1C33L01には、SID13705のCNF[2:0]端子はなく、CKSEL[2:0]端子に置き換えられています。LCDインタフェース端子の詳細については、"SID13705 Hardware Functional Specification"を参照してください。

*2 表1.3.5のLCDコントローラ端子のI/Oインタフェースレベル(電源)は、端子により異なりますので注意してください。

CLKI, CKSEL[2:0], CNF3端子(信号): VDDE1 (I/O用電源)

その他の端子(信号): VDDE2 (LCDインタフェース用電源)

1 概要

表 1.3.6 クロックジェネレータ端子一覧

端子名	端子No.	I/O	Pull-up	機 能																														
OSC1	150	I	—	低速(OSC1)発振入力 (32kHz水晶発振、または外部クロック入力)																														
OSC2	149	O	—	低速(OSC1)発振出力																														
OSC3	165	I	—	高速(OSC3)発振入力 (水晶/セラミック発振、または外部クロック入力)																														
OSC4	164	O	—	高速(OSC3)発振出力																														
PLLS[1:0]	170,171	I	—	PLL設定端子 <table border="1"> <thead> <tr> <th>PLLS1</th><th>PLLS0</th><th>fin (fosc3)</th><th>fout (fpSCIN)</th><th></th></tr> </thead> <tbody> <tr> <td>1</td><td>1</td><td>10~30MHz</td><td>20~60MHz</td><td>*1</td></tr> <tr> <td></td><td></td><td>10~25MHz</td><td>20~50MHz</td><td>*2</td></tr> <tr> <td>0</td><td>1</td><td>10~15MHz</td><td>40~60MHz</td><td>*1</td></tr> <tr> <td></td><td></td><td>10~12.5MHz</td><td>40~50MHz</td><td>*2</td></tr> <tr> <td>0</td><td>0</td><td>PLL未使用</td><td>L</td><td></td></tr> </tbody> </table> *1: ROM無し、および3.3V±0.3V時 *2: ROM有り、または3.0V±0.3V時	PLLS1	PLLS0	fin (fosc3)	fout (fpSCIN)		1	1	10~30MHz	20~60MHz	*1			10~25MHz	20~50MHz	*2	0	1	10~15MHz	40~60MHz	*1			10~12.5MHz	40~50MHz	*2	0	0	PLL未使用	L	
PLLS1	PLLS0	fin (fosc3)	fout (fpSCIN)																															
1	1	10~30MHz	20~60MHz	*1																														
		10~25MHz	20~50MHz	*2																														
0	1	10~15MHz	40~60MHz	*1																														
		10~12.5MHz	40~50MHz	*2																														
0	0	PLL未使用	L																															
PLLC	174	—	I/O	PLL用コンデンサ接続端子																														

表 1.3.7 その他の端子

端子名	端子No.	I/O	Pull-up/down	機 能
ICEMD	162	I	Pull-down	ハイインピーダンス制御端子 本端子Highに設定することにより、すべての出力端子がハイインピーダンスになります。これにより、ボード上のS1C33チップをシステムから切り離すことができます。
DSIO	176	I/O	Pull-up	デバッグ用シリアル入出力端子 本端子はデバッグツールS5U1C33000Hとの通信に使用します。
#X2SPD	168	I	—	倍速モード設定端子 1: CPUクロック = バスクロック × 1, 0: CPUクロック = バスクロック × 2
#NMI	172	I	Pull-up	NMI要求入力端子
#RESET	175	I	Pull-up	イニシャルリセット入力端子

注: 端子名の#は、入出力する信号がLowアクティブであることを示します。

2 電源

この章ではS1C33L01の動作電圧について説明します。

2.1 電源端子

S1C33L01の電源端子を表 2.1.1に示します。

表 2.1.1 電源端子

端子名	端子No.	機能
VDD	17,41,72,101,125,148,169	内部ロジックおよびI/O用電源端子(+)
VSS	11,23,35,48,58,66,78,90,106, 118,131,143,151,163,173	電源端子(-) GND
VDDE1	5,29,54,84,137,160	I/O用電源端子(+)
VDDE2	95,111	LCDインタフェース用電源端子(+)
AVDDE	62	アナログ系電源端子(+) AVDDE = VDDE




図 2.1.1 電源系

2.2 動作電圧 (V_{DD} , V_{SS})

S1C33L01のコアCPUおよび内部周辺回路は、 $V_{DD} \sim V_{SS}$ 間に供給される電源電圧によって動作します。この動作電圧には、次のとおりです。

$V_{DD} = 1.8V \sim 3.6V$ ($V_{SS} = GND$)

注: S1C33L01は7本の V_{DD} 端子と15本の V_{SS} 端子を持っています。これらすべての端子を電源に接続し、開放しないでください。

なお、上記動作電圧による動作周波数範囲(OSC3)は5MHz~50MHzです。

2.3 I/Oインタフェース電源 (V_{DDE1})

V_{DDE1} 電圧は外部信号とのインタフェースに使用します。S1C33L01の出力インタフェースレベルは、Highレベルが V_{DDE1} 、Lowレベルが V_{SS} となります。

通常は V_{DD} と同一の電圧レベルを V_{DDE1} に供給します。5Vインタフェース用に、 V_{DD} とは別電源を使用することもできます。GNDレベルには V_{DD} 端子、 V_{DDE2} 端子と共通の V_{SS} 端子を使用します。

V_{DDE1} には次の電圧が使用可能です。

$V_{DDE1} = 1.8V \sim 5.5V$ ($V_{SS} = GND$)

- 注:**
- S1C33L01は6本の V_{DDE1} 端子を持っています。これらすべての端子を電源に接続し、開放しないでください。
 - $V_{DDE1} = 5V$ のときのデータバスの入力レベルはCMOSインタフェースレベルで、TTLインタフェースレベルではありません。
 - OSC1、OSC3端子に外部クロックを入力する場合、クロックの電圧レベルは V_{DD} としてください。
 - DSIO、P10、P11、P12、P13、P14端子は V_{DD} 電圧でインタフェースされます。

2.4 LCDインタフェース電源 (V_{DDE2})

V_{DDE2} 電圧はLCDインタフェースに使用します。 V_{DD} 、 V_{DDE1} とは別電源を使用することもできます。GNDレベルには V_{DD} 端子、 V_{DDE1} 端子と共通の V_{SS} 端子を使用します。

"表1.3.5 LCDコントローラ端子一覧(SID13705)"の中で、CLKI、CKSEL[2:0]、CNF3以外の端子(信号)の入出力インタフェースレベルに V_{DDE2} 端子より供給される電圧レベルが使用されます(端子No. 91～112の信号端子)。

CLKI、CKSEL[2:0]、CNF3端子(信号)のインタフェースレベルには、 V_{DDE1} (I/Oインタフェース電源)端子より供給される電圧レベルが使用されますので注意してください。

V_{DDE2} には次の電圧が使用可能です。

$V_{DDE2} = 1.8V \sim 5.5V$ ($V_{SS} = GND$)

- 注:** S1C33L01は2本の V_{DDE2} 端子を持っています。これらすべての端子を電源に接続し、開放しないでください。

2.5 アナログ回路用電源 (AV_{DDE})

内蔵のアナログ回路(A/D変換器)がデジタル回路の影響を受けないように、前記の電源端子とは別にアナログ回路用の電源端子(AV_{DDE})が設けられています。

アナログ回路の電源電圧は AV_{DDE} 端子に供給し、 V_{SS} 端子をGNDレベルとしてください。

AV_{DDE} には V_{DDE1} と同じ電圧レベルを供給してください。

$AV_{DDE} = V_{DDE1}$, $V_{SS} = GND$

- 注:** アナログ回路を使用しない場合でも、必ず AV_{DDE} 端子に V_{DDE1} 電圧を供給してください。

アナログ電源ライン上のノイズはA/D変換精度に影響するため、使用する電源と基板パターンの作成には注意が必要です。

3 内蔵メモリ

この章では、S1C33L01に内蔵されるメモリの構成について説明します。

図 3.1にS1C33L01のメモリマップを示します。

エリア	アドレス	
エリア18~11	0xFFFFFFF 0x1000000	外部メモリ
エリア10	0x0FFFFFF 0x0C20000 0x0C1FFFF 0x0C00000	外部メモリ 内蔵ROM (128KB)
エリア9~7	0x0BFFFFFF 0x0400000	外部メモリ
エリア6	0x03FFFFFF 0x03A0000 0x039FFFF 0x039FFE0 0x039FFDF 0x038A000 0x0389FFF 0x0380000 0x037FFFF 0X0300000	(VRAMとLCD制御レジスタのミラー) LCD制御レジスタ (Reserved) VRAM (40KB) (Reserved)
エリア5~4	0x02FFFFFF 0x0100000	外部メモリ
エリア3	0x00FFFFFF 0x0080000	(Reserved) ミドルウェア用
エリア2	0x007FFFF 0x0060000	(Reserved) CPU, デバッグモード用
エリア1	0x005FFFF 0x0050000 0x004FFFF 0x0040000 0x003FFFF 0x0030000	(内蔵周辺回路のミラー) 内蔵周辺回路 (内蔵周辺回路のミラー)
エリア0	0x0002FFF 0x0002000 0x0001FFF 0x0000000	(内蔵RAMのミラー) 内蔵RAM (8KB)

図 3.1 メモリマップ

エリア2はデバッグモード専用の領域です。ユーザーモード(通常のプログラム実行状態)からはアクセスすることができません。

エリア6はイニシャルリセット時に外部アクセスに設定されます。SID13705ブロックのLCD制御レジスタおよびVRAMをアクセスするためには、BCUのアクセス制御レジスタ(0x48132)の"エリア6内部/外部アクセスコントロール"を内部アクセス(A6IO/D9 = 1)に設定する必要があります。

3.1 ROMとブートアドレス

S1C33L01は128KBのROMを内蔵しています。このROMはエリア10のアドレス0x0C00000~0x0C1FFFFに割り付けられています。

また、S1C33L01ではブートアドレスが0x0C00000(内蔵ROMの先頭アドレス)に固定されています。

EA10MD[1:0]端子を"10"(内蔵ROMブートモード)に設定することにより、内蔵ROMを使用することが可能となります。内蔵ROMは1サイクルで読み出しが行えます。

エリア10の設定については、"S1C33L01 FUNCTION PART"の"BCU(バスコントロールユニット)"を参照してください。

3.2 RAM

S1C33L01は8KBのRAMを内蔵しています。このRAMはエリア0のアドレス0x00000000～0x0001FFFFに割り付けられています。

内蔵RAMはデバイスサイズは32ビットで、バイト、ハーフワード、ワードデータが1サイクルで読み出し/書き込み可能です。

3.3 VRAM

S1C33L01は40KBのVRAMを内蔵しています。このVRAMはエリア6のアドレス0x03800000～0x0389FFFFに割り付けられており、内蔵のLCDコントローラ(SID13705)を通してアクセスされます。

CKSEL[2:0]端子を"110"に設定してLCDコントローラをディセーブルにすると、VRAMはLCDコントローラから切り離され、S1C33L01のバスに接続されます。この場合は、VRAMを汎用データRAM(デバイスサイズ: 16ビット)として使用することができます。

VRAMを汎用データRAMとして使用する場合、アクセス時のウェイト数は以下のように設定してください。

- (1) コア電圧 = 3.3V±0.3V、バスクロック 20MHz以下の場合: ノーウェイト
- (2) コア電圧 = 3.3V±0.3V、バスクロック 20MHz以上の場合: 1ウェイト
- (3) コア電圧 = 3.0V±0.3Vの場合: 1ウェイト(バスクロック 33MHz max.)
- (4) コア電圧 = 2.0V±0.2Vの場合: 1ウェイト(バスクロック 20MHz max.)

ウェイト数はBCUのエリア6-4設定レジスタ(0x4812A)の"エリア6ウェイト制御ビット"(A6WT[2:0]/D[A:8])により設定可能です。

4 周辺回路

以下に、内蔵周辺回路の一覧とI/Oメモリマップを示します。各周辺回路の詳細については、"S1C33L01 FUNCTION PART"、"SID13705 Hardware Functional Specification"を参照してください。

4.1 周辺回路一覧

S1C33L01はS1C33ブロックのC33コアブロック、C33周辺回路ブロック、C33 DMAブロック、C33アナログブロックで構成されています。さらにLCDコントローラとしてSID13705ブロックを搭載しています。

C33コアブロック

CPU	32ビットRISC型CPU S1C33000
BCU (バスコントロールユニット)	24ビット外部アドレスバス、16ビットデータバス BCUの全機能を使用可能
ITC (割り込みコントローラ)	39種類の割り込みが使用可能
CLG (クロックジェネレータ)	OSC3発振回路(33MHz Max.)、PLL OSC1発振回路(32.768kHz Typ.)
DBG (デバッグユニット)	S5U1C33000H(In-Circuit Debugger for S1C33 Family)によるデバッグ用機能ブロック

C33周辺回路ブロック

プリスケアラ	周辺回路用クロックをプログラマブルに設定可能
8ビットプログラマブルタイマ	4チャンネル(クロック出力機能付き)
16ビットプログラマブルタイマ	6チャンネル(イベントカウンタ、クロック出力、ウォッチドッグタイマ機能付き)
シリアルインタフェース	2チャンネル(調歩同期式、クロック同期式、IrDA選択可能)
入出力ポート	入力ポート: 13ビット、入出力兼用ポート: 29ビット (周辺回路の入出力として使用)
計時タイマ	1チャンネル(アラーム機能付き)

C33 DMAブロック

HSDMA (高速DMA)	4チャンネル
IDMA (インテリジェントDMA)	128チャンネル

C33アナログブロック

A/D変換器	10ビットA/D変換器(入力: 8チャンネル)

SID13705ブロック

LCDコントローラ	40KB VRAM内蔵 4または8ビットモノクロ/カラーLCDインタフェース アクティブマトリクスTFT/D-TFDインタフェース 2、4または16階調(1、2または4bps)グレイスケール表示 2、4、16または256色(1、2、4または8bps)カラー表示 表示解像度の例 1bppのカラー深度で640 × 480 2bppのカラー深度で640 × 240 4bppのカラー深度で320 × 240 8bppのカラー深度で240 × 160

4.2 I/Oメモリマップ

表 4.2.1 I/Oメモリマップ

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
8bitタイマ クロック選択 レジスタ	0040146 (B)	D7-4	—	reserved	—	—	—	読み出し時: 0
		D3	P8TPCK3	8bitタイマ3クロック選択	1 0/1 0 分周クロック	0	R/W	0: プリスケールクロ ック選択レジスタ (0x40181)で選択
		D2	P8TPCK2	8bitタイマ2クロック選択	1 0/1 0 分周クロック	0	R/W	
		D1	P8TPCK1	8bitタイマ1クロック選択	1 0/1 0 分周クロック	0	R/W	
		D0	P8TPCK0	8bitタイマ0クロック選択	1 0/1 0 分周クロック	0	R/W	
16bitタイマ0 クロック コントロール レジスタ	0040147 (B)	D7-4	—	reserved	—	—	—	読み出し時: 0
		D3	P16TON0	16bitタイマ0クロック制御	1 On 0 Off	0	R/W	0: プリスケールクロ ック選択レジスタ (0x40181)で選択 16bitタイマ0は ウォッチドッグタイ マとして使用可
		D2	P16TS02	16bitタイマ0 クロック分周比選択	P16TS0[2:0] 分周比	0	R/W	
		D1	P16TS01		1 1 1 0/4096	0		
		D0	P16TS00		1 1 0 0/1024	0		
					1 0 1 0/256			
					1 0 0 0/64			
					0 1 1 0/16			
					0 1 0 0/4			
					0 0 1 0/2			
					0 0 0 0/1			
16bitタイマ1 クロック コントロール レジスタ	0040148 (B)	D7-4	—	reserved	—	—	—	読み出し時: 0
		D3	P16TON1	16bitタイマ1クロック制御	1 On 0 Off	0	R/W	0: プリスケールクロ ック選択レジスタ (0x40181)で選択
		D2	P16TS12	16bitタイマ1 クロック分周比選択	P16TS1[2:0] 分周比	0	R/W	
		D1	P16TS11		1 1 1 0/4096	0		
		D0	P16TS10		1 1 0 0/1024	0		
					1 0 1 0/256			
					1 0 0 0/64			
					0 1 1 0/16			
					0 1 0 0/4			
					0 0 1 0/2			
					0 0 0 0/1			
16bitタイマ2 クロック コントロール レジスタ	0040149 (B)	D7-4	—	reserved	—	—	—	読み出し時: 0
		D3	P16TON2	16bitタイマ2クロック制御	1 On 0 Off	0	R/W	0: プリスケールクロ ック選択レジスタ (0x40181)で選択
		D2	P16TS22	16bitタイマ2 クロック分周比選択	P16TS2[2:0] 分周比	0	R/W	
		D1	P16TS21		1 1 1 0/4096	0		
		D0	P16TS20		1 1 0 0/1024	0		
					1 0 1 0/256			
					1 0 0 0/64			
					0 1 1 0/16			
					0 1 0 0/4			
					0 0 1 0/2			
					0 0 0 0/1			
16bitタイマ3 クロック コントロール レジスタ	004014A (B)	D7-4	—	reserved	—	—	—	読み出し時: 0
		D3	P16TON3	16bitタイマ3クロック制御	1 On 0 Off	0	R/W	0: プリスケールクロ ック選択レジスタ (0x40181)で選択
		D2	P16TS32	16bitタイマ3 クロック分周比選択	P16TS3[2:0] 分周比	0	R/W	
		D1	P16TS31		1 1 1 0/4096	0		
		D0	P16TS30		1 1 0 0/1024	0		
					1 0 1 0/256			
					1 0 0 0/64			
					0 1 1 0/16			
					0 1 0 0/4			
					0 0 1 0/2			
					0 0 0 0/1			
16bitタイマ4 クロック コントロール レジスタ	004014B (B)	D7-4	—	reserved	—	—	—	読み出し時: 0
		D3	P16TON4	16bitタイマ4クロック制御	1 On 0 Off	0	R/W	0: プリスケールクロ ック選択レジスタ (0x40181)で選択
		D2	P16TS42	16bitタイマ4 クロック分周比選択	P16TS4[2:0] 分周比	0	R/W	
		D1	P16TS41		1 1 1 0/4096	0		
		D0	P16TS40		1 1 0 0/1024	0		
					1 0 1 0/256			
					1 0 0 0/64			
					0 1 1 0/16			
					0 1 0 0/4			
					0 0 1 0/2			
					0 0 0 0/1			

[アドレス]の(B)は8ビットレジスタ、(HW)は16ビットレジスタを示しています。

[Init.]のシンボルの意味は次のとおりです。

0, 1: イニシャルリセット時、記載の値に初期化されます。

(ただし、バスと入出力ポートのレジスタはホットスタートでは初期化されません。)

X: イニシャルリセットで初期化されません。

—: 回路上設定されません。

レジスタ名	アドレス	ビット	名 称	機 能	設 定			Init.	R/W	注 釈	
16bitタイマ5 クロック コントロール レジスタ	004014C (B)	D7-4	-	reserved	-			-	-	読み出し時: 0	
		D3	P16TON5	16bitタイマ5クロック制御	1	On	0	Off	0	R/W	
		D2	P16TS52	16bitタイマ5 クロック分周比選択	P16TS5[2:0]		分周比		0	R/W	θ: プリスケーラクロ ック選択レジスタ (0x40181)で選択
		D1	P16TS51		1	1	1	θ/4096	0		
		D0	P16TS50		1	1	0	θ/1024	0		
					1	0	1	θ/256			
					1	0	0	θ/64			
					0	1	1	θ/16			
					0	1	0	θ/4			
					0	0	1	θ/2			
		0	0	0	θ/1						
8bitタイマ0/1 クロック コントロール レジスタ	004014D (B)	D7	P8TON1	8bitタイマ1クロック制御	1	On	0	Off	0	R/W	
		D6	P8TS12	8bitタイマ1 クロック分周比選択	P8TS1[2:0]		分周比		0	R/W	θ: プリスケーラクロ ック選択レジスタ (0x40181)で選択 8bitタイマ1は OSC3発振安定時間 のクロックを生成
		D5	P8TS11		1	1	1	θ/4096	0		
		D4	P8TS10		1	1	0	θ/2048	0		
					1	0	1	θ/1024			
					1	0	0	θ/512			
					0	1	1	θ/256			
					0	1	0	θ/128			
					0	0	1	θ/64			
				0	0	0	θ/32				
		D3	P8TON0	8bitタイマ0クロック制御	1	On	0	Off	0	R/W	
		D2	P8TS02	8bitタイマ0 クロック分周比選択	P8TS0[2:0]		分周比		0	R/W	θ: プリスケーラクロ ック選択レジスタ (0x40181)で選択 8bitタイマ0は DRAMリフレッシュ のクロックを生成
		D1	P8TS01		1	1	1	θ/256	0		
		D0	P8TS00		1	1	0	θ/128	0		
					1	0	1	θ/64			
					1	0	0	θ/32			
					0	1	1	θ/16			
					0	1	0	θ/8			
					0	0	1	θ/4			
				0	0	0	θ/2				
8bitタイマ2/3 クロック コントロール レジスタ	004014E (B)	D7	P8TON3	8bitタイマ3クロック制御	1	On	0	Off	0	R/W	
		D6	P8TS32	8bitタイマ3 クロック分周比選択	P8TS3[2:0]		分周比		0	R/W	θ: プリスケーラクロ ック選択レジスタ (0x40181)で選択 8bitタイマ3は シリアル/F Ch.1の クロックを生成
		D5	P8TS31		1	1	1	θ/256	0		
		D4	P8TS30		1	1	0	θ/128	0		
					1	0	1	θ/64			
					1	0	0	θ/32			
					0	1	1	θ/16			
					0	1	0	θ/8			
					0	0	1	θ/4			
				0	0	0	θ/2				
		D3	P8TON2	8bitタイマ2クロック制御	1	On	0	Off	0	R/W	
		D2	P8TS22	8bitタイマ2 クロック分周比選択	P8TS2[2:0]		分周比		0	R/W	θ: プリスケーラクロ ック選択レジスタ (0x40181)で選択 8bitタイマ2は シリアル/F Ch.0の クロックを生成
		D1	P8TS21		1	1	1	θ/4096	0		
		D0	P8TS20		1	1	0	θ/2048	0		
					1	0	1	θ/64			
					1	0	0	θ/32			
					0	1	1	θ/16			
					0	1	0	θ/8			
					0	0	1	θ/4			
				0	0	0	θ/2				
A/Dクロック コントロール レジスタ	004014F (B)	D7-4	-	resurved	-			-	-	読み出し時: 0	
		D3	PSONAD	A/D変換器クロック制御	1	On	0	Off	0	R/W	
		D2	PSAD2	A/D変換器クロック分周比選択	P8TS0[2:0]		分周比		0	R/W	θ: プリスケーラク ロック選択レジスタ (0x40181)で選択
		D1	PSAD1		1	1	1	θ/256	0		
		D0	PSAD0		1	1	0	θ/128	0		
					1	0	1	θ/64			
					1	0	0	θ/32			
					0	1	1	θ/16			
					0	1	0	θ/8			
					0	0	1	θ/4			
		0	0	0	θ/2						

4 周辺回路

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
計時タイマ Run/Stop レジスタ	0040151 (B)	D7-2	—	reserved	—	—	—	読み出し時: 0
		D1	TCRST	計時タイマリセット	1 リセット 0 無効	X	W	読み出し時: 0
		D0	TCRUN	計時タイマRun/Stop制御	1 Run 0 Stop	X	R/W	
計時タイマ 割り込み制御 レジスタ	0040152 (B)	D7	TCISE2	計時タイマ割り込み要因選択	TCISE[2:0] 割り込み要因 1 1 1 なし 1 1 0 1日 1 0 1 1時間 1 0 0 1分 0 1 1 1Hz 0 1 0 2Hz 0 0 1 8Hz 0 0 0 32Hz	X	R/W	
		D6	TCISE1			X		
		D5	TCISE0			X		
		D4	TCASE2	計時タイマアラーム要因選択	TCASE[2:0] アラーム要因 1 X X 日アラーム X 1 X 時間アラーム X X 1 分アラーム 0 0 0 なし	X	R/W	
		D3	TCASE1			X		
		D2	TCASE0			X		
		D1	TCIF	割り込み要因発生フラグ	1 要因あり 0 要因なし	X	R/W	"1"書き込みでリセット
		D0	TCAF	アラーム要因発生フラグ	1 要因あり 0 要因なし	X	R/W	"1"書き込みでリセット
計時タイマ 分周レジスタ	0040153 (B)	D7	TCD7	計時タイマデータ 1Hz	1 High 0 Low	X	R	
		D6	TCD6	計時タイマデータ 2Hz	1 High 0 Low	X	R	
		D5	TCD5	計時タイマデータ 4Hz	1 High 0 Low	X	R	
		D4	TCD4	計時タイマデータ 8Hz	1 High 0 Low	X	R	
		D3	TCD3	計時タイマデータ 16Hz	1 High 0 Low	X	R	
		D2	TCD2	計時タイマデータ 32Hz	1 High 0 Low	X	R	
		D1	TCD1	計時タイマデータ 64Hz	1 High 0 Low	X	R	
		D0	TCD0	計時タイマデータ 128Hz	1 High 0 Low	X	R	
計時タイマ 秒レジスタ	0040154 (B)	D7-6	—	reserved	—	—	—	読み出し時: 0
		D5	TCMD5	計時タイマ秒データ	0~59秒	X	R	
		D4	TCMD4	TCMD5 = MSB		X		
		D3	TCMD3	TCMD0 = LSB		X		
		D2	TCMD2			X		
		D1	TCMD1			X		
		D0	TCMD0			X		
計時タイマ 分レジスタ	0040155 (B)	D7-6	—	reserved	—	—	—	読み出し時: 0
		D5	TCHD5	計時タイマ分データ	0~59分	X	R/W	
		D4	TCHD4	TCHD5 = MSB		X		
		D3	TCHD3	TCHD0 = LSB		X		
		D2	TCHD2			X		
		D1	TCHD1			X		
		D0	TCHD0			X		
計時タイマ 時間レジスタ	0040156 (B)	D7-5	—	reserved	—	—	—	読み出し時: 0
		D4	TCDD4	計時タイマ時間データ	0~23時	X	R/W	
		D3	TCDD3	TCDD4 = MSB		X		
		D2	TCDD2	TCDD0 = LSB		X		
		D1	TCDD1			X		
		D0	TCDD0			X		
計時タイマ 日(下位) レジスタ	0040157 (B)	D7	TCND7	計時タイマ日データ	0~65535日 (下位8ビット)	X	R/W	
		D6	TCND6	(下位8ビット)		X		
		D5	TCND5	TCND0 = LSB		X		
		D4	TCND4			X		
		D3	TCND3			X		
		D2	TCND2			X		
		D1	TCND1			X		
		D0	TCND0			X		
計時タイマ 日(上位) レジスタ	0040158 (B)	D7	TCND15	計時タイマ日データ	0~65535日 (上位8ビット)	X	R/W	
		D6	TCND14	(上位8ビット)		X		
		D5	TCND13	TCND15 = MSB		X		
		D4	TCND12			X		
		D3	TCND11			X		
		D2	TCND10			X		
		D1	TCND9			X		
		D0	TCND8			X		
計時タイマ 分比較レジスタ	0040159 (B)	D7-6	—	reserved	—	—	—	読み出し時: 0
		D5	TCCH5	計時タイマ分比較データ	0~59分 (注)0~63を設定可能	X	R/W	
		D4	TCCH4	TCCH5 = MSB		X		
		D3	TCCH3	TCCH0 = LSB		X		
		D2	TCCH2			X		
		D1	TCCH1			X		
		D0	TCCH0			X		

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
計時タイマ 時間比較 レジスタ	004015A (B)	D7-5	—	reserved	—	—	—	読み出し時: 0
		D4	TCCD4	計時タイマ時間比較データ	0~23時	X	R/W	(注)0~31を設定可能
		D3	TCCD3	TCCD4 = MSB		X		
		D2	TCCD2	TCCD0 = LSB		X		
		D1	TCCD1			X		
		D0	TCCD0			X		
計時タイマ 日比較レジスタ	004015B (B)	D7-5	—	reserved	—	—	—	読み出し時: 0
		D4	TCCN4	計時タイマ日比較データ	0~31日	X	R/W	TCND[4:0]と比較
		D3	TCCN3	TCCN4 = MSB		X		
		D2	TCCN2	TCCN0 = LSB		X		
		D1	TCCN1			X		
		D0	TCCN0			X		

4 周辺回路

レジスタ名	アドレス	ビット	名 称	機 能	設 定			Init.	R/W	注 釈
8bitタイマ0 制御レジスタ	0040160 (B)	D7-3	—	reserved	—			—	—	読み出し時: 0
		D2	PTOUT0	8bitタイマ0クロック出力制御	1	On	0	Off	0	R/W
		D1	PSET0	8bitタイマ0プリセット	1	プリセット	0	無効	—	W 読み出し時: 0
		D0	PTRUN0	8bitタイマ0 Run/Stop制御	1	Run	0	Stop	0	R/W
8bitタイマ0 リロードデータ レジスタ	0040161 (B)	D7	RLD07	8bitタイマ0	0~255			X	R/W	
		D6	RLD06	リロードデータ				X		
		D5	RLD05	RLD07 = MSB				X		
		D4	RLD04	RLD00 = LSB				X		
		D3	RLD03					X		
		D2	RLD02					X		
		D1	RLD01					X		
		D0	RLD00					X		
8bitタイマ0 カウントデータ レジスタ	0040162 (B)	D7	PTD07	8bitタイマ0カウントデータ	0~255			X	R	
		D6	PTD06	PTD07 = MSB				X		
		D5	PTD05	PTD00 = LSB				X		
		D4	PTD04					X		
		D3	PTD03					X		
		D2	PTD02					X		
		D1	PTD01					X		
		D0	PTD00					X		
8bitタイマ1 制御レジスタ	0040164 (B)	D7-3	—	reserved	—			—	—	読み出し時: 0
		D2	PTOUT1	8bitタイマ1クロック出力制御	1	On	0	Off	0	R/W
		D1	PSET1	8bitタイマ1プリセット	1	プリセット	0	無効	—	W 読み出し時: 0
		D0	PTRUN1	8bitタイマ1 Run/Stop制御	1	Run	0	Stop	0	R/W
8bitタイマ1 リロードデータ レジスタ	0040165 (B)	D7	RLD17	8bitタイマ1	0~255			X	R/W	
		D6	RLD16	リロードデータ				X		
		D5	RLD15	RLD17 = MSB				X		
		D4	RLD14	RLD10 = LSB				X		
		D3	RLD13					X		
		D2	RLD12					X		
		D1	RLD11					X		
		D0	RLD10					X		
8bitタイマ1 カウントデータ レジスタ	0040166 (B)	D7	PTD17	8bitタイマ1カウントデータ	0~255			X	R	
		D6	PTD16	PTD17 = MSB				X		
		D5	PTD15	PTD10 = LSB				X		
		D4	PTD14					X		
		D3	PTD13					X		
		D2	PTD12					X		
		D1	PTD11					X		
		D0	PTD10					X		
8bitタイマ2 制御レジスタ	0040168 (B)	D7-3	—	reserved	—			—	—	読み出し時: 0
		D2	PTOUT2	8bitタイマ2クロック出力制御	1	On	0	Off	0	R/W
		D1	PSET2	8bitタイマ2プリセット	1	プリセット	0	無効	—	W 読み出し時: 0
		D0	PTRUN2	8bitタイマ2 Run/Stop制御	1	Run	0	Stop	0	R/W
8bitタイマ2 リロードデータ レジスタ	0040169 (B)	D7	RLD27	8bitタイマ2	0~255			X	R/W	
		D6	RLD26	リロードデータ				X		
		D5	RLD25	RLD27 = MSB				X		
		D4	RLD24	RLD20 = LSB				X		
		D3	RLD23					X		
		D2	RLD22					X		
		D1	RLD21					X		
		D0	RLD20					X		
8bitタイマ2 カウントデータ レジスタ	004016A (B)	D7	PTD27	8bitタイマ2カウントデータ	0~255			X	R	
		D6	PTD26	PTD27 = MSB				X		
		D5	PTD25	PTD20 = LSB				X		
		D4	PTD24					X		
		D3	PTD23					X		
		D2	PTD22					X		
		D1	PTD21					X		
		D0	PTD20					X		

レジスタ名	アドレス	ビット	名 称	機 能	設 定			Init.	R/W	注 釈
8bitタイマ3 制御レジスタ	004016C (B)	D7-3	-	reserved	-			-	-	読み出し時: 0
		D2	PTOUT3	8bitタイマ3クロック出力制御	1	On	0	Off	0	R/W
		D1	PSET3	8bitタイマ3プリセット	1	プリセット	0	無効	-	W 読み出し時: 0
		D0	PTRUN3	8bitタイマ3 Run/Stop制御	1	Run	0	Stop	0	R/W
8bitタイマ3 リロードデータ レジスタ	004016D (B)	D7	RLD37	8bitタイマ3	0~255			X	R/W	
		D6	RLD36	リロードデータ				X		
		D5	RLD35	RLD37 = MSB				X		
		D4	RLD34	RLD30 = LSB				X		
		D3	RLD33					X		
		D2	RLD32					X		
		D1	RLD31					X		
		D0	RLD30					X		
8bitタイマ3 カウントデータ レジスタ	004016E (B)	D7	PTD37	8bitタイマ3カウントデータ	0~255			X	R	
		D6	PTD36	PTD37 = MSB				X		
		D5	PTD35	PTD30 = LSB				X		
		D4	PTD34					X		
		D3	PTD33					X		
		D2	PTD32					X		
		D1	PTD31					X		
		D0	PTD30					X		

4 周辺回路

レジスタ名	アドレス	ビット	名 称	機 能	設 定		Init.	R/W	注 釈		
ウォッチドッグ タイマ書き込み 保護レジスタ	0040170 (B)	D7	WRWD	EWD書き込み保護	1	書込許可	0	書込禁止	0	R/W	
		D6-0	-	-	-		-	-	-	読み出し時: 0	
ウォッチドッグ タイマイネー ブルレジスタ	0040171 (B)	D7-2	-	-	-		-	-	-	読み出し時: 0	
		D1	EWD	ウォッチドッグタイマイネーブル	1	NMI許可	0	NMI禁止	0	R/W	
		D0	-	-	-		-	-	-	読み出し時: 0	

レジスタ名	アドレス	ビット	名 称	機 能	設 定			Init.	R/W	注 釈	
パワー コントロール レジスタ	0040180 (B)	D7	CLKDT1	システムクロック分周比選択	CLKDT[1:0]		分周比	0	R/W		
		D6	CLKDT0		1	1		1/8			0
					1	0		1/4			
					0	1		1/2			
					0	0		1/1			
		D5	PSCON	ブリスケーラOn/Off制御	1	On	0	Off	1	R/W	
		D4-3	-	reserved	-			0	-	1書き込み禁止	
		D2	CLKCHG	CPU動作クロック切り換え	1	OSC3	0	OSC1	1	R/W	
		D1	SOSC3	高速(OSC3)発振On/Off制御	1	On	0	Off	1	R/W	
		D0	SOSC1	低速(OSC1)発振On/Off制御	1	On	0	Off	1	R/W	
ブリスケーラ クロック選択 レジスタ	0040181 (B)	D7-1	-	reserved	-			0	-		
		D0	PSCDT0	ブリスケーラクロック選択	1	OSC1	0	OSC3/PLL	0	R/W	
クロック オプション レジスタ	0040190 (B)	D7-4	-	-	-			-	-	読み出し時: 0	
		D3	HLT2OP	HALTクロックオプション	1	On	0	Off	0	R/W	
		D2	8T1ON	高速(OSC3)発振待ち時間On	1	Off	0	On	1	R/W	
		D1	-	reserved	-			0	-	1書き込み禁止	
		D0	PF1ON	OSC1外部出力On/Off制御	1	On	0	Off	0	R/W	
パワー コントロール レジスタ 保護レジスタ	004019E (B)	D7	CLGP7	パワーコントロールレジスタ 保護フラグ	10010110(0x96)書き込みにより パワーコントロールレジスタ (0x40180)、クロックオプション レジスタ(0x40190)の書き込み保 護を解除 それ以外は書き込み禁止に設定			0	R/W		
		D6	CLGP6					0			
		D5	CLGP5					0			
		D4	CLGP4					0			
		D3	CLGP3					0			
		D2	CLGP2					0			
		D1	CLGP1					0			
		D0	CLGP0					0			

4 周辺回路

レジスタ名	アドレス	ビット	名 称	機 能	設 定		Init.	R/W	注 釈	
シリアル/I/F Ch.0送信データ レジスタ	00401E0 (B)	D7	TXD07	シリアル/I/F Ch.0 送信データ TXD07(06) = MSB TXD00 = LSB	0x0～0xFF(0x7F)		X	R/W	調歩同期式7ビットモ ードの場合、TXD07 は無効	
		D6	TXD06							
		D5	TXD05							
		D4	TXD04							
		D3	TXD03							
		D2	TXD02							
		D1	TXD01							
		D0	TXD00							
		シリアル/I/F Ch.0受信データ レジスタ	00401E1 (B)				D7			RXD07
D6	RXD06									
D5	RXD05									
D4	RXD04									
D3	RXD03									
D2	RXD02									
D1	RXD01									
D0	RXD00									
シリアル/I/F Ch.0ステータス レジスタ	00401E2 (B)			D7-6	—	—	—		—	—
		D5	TEND0	Ch.0転送終了フラグ	1 転送中	0 終了	0	R		
		D4	FER0	Ch.0フレーミングエラーフラグ	1 エラー	0 正常	0	R/W	0書き込みでクリア	
		D3	PER0	Ch.0パリティエラーフラグ	1 エラー	0 正常	0	R/W	0書き込みでクリア	
		D2	OER0	Ch.0オーバーランエラーフラグ	1 エラー	0 正常	0	R/W	0書き込みでクリア	
		D1	TDBE0	Ch.0送信データバッファエンプティ	1 エンプティ	0 バッファフル	1	R		
		D0	RDBF0	Ch.0受信データバッファフル	1 バッファフル	0 エンプティ	0	R		
		シリアル/I/F Ch.0制御 レジスタ	00401E3 (B)	D7	TXEN0	Ch.0送信許可	1 許可	0 禁止	0	R/W
D6	RXEN0			Ch.0受信許可	1 許可	0 禁止	0	R/W		
D5	EPR0			Ch.0パリティイネーブル	1 パリティ付	0 パリティなし	X	R/W	調歩同期式モード時 のみ有効	
D4	PMD0			Ch.0パリティモード選択	1 奇数	0 偶数	X	R/W		
D3	STPB0			Ch.0ストップビット選択	1 2bit	0 1bit	X	R/W		
D2	SCLK0			Ch.0入力クロック選択	1 #SCLK0	0 内部クロック	X	R/W		
D1	SMD01			Ch.0転送モード選択	SMD0[1:0]		転送モード	X	R/W	
D0	SMD00				1 1	調歩同期式8bit	X			
					1 0	調歩同期式7bit				
					0 1	クロック同期スレーブ クロック同期マスタ				
シリアル/I/F Ch.0 IrDA レジスタ	00401E4 (B)	D7-5	—	—	—		—	—	読み出し時: 0	
		D4	DIVMD0	Ch.0調歩同期クロック分周比	1 1/8	0 1/16	X	R/W		
		D3	IRTL0	Ch.0 IrDA I/F出力論理反転	1 反転	0 反転なし	X	R/W	調歩同期式モード時 のみ有効	
		D2	IRRL0	Ch.0 IrDA I/F入力論理反転	1 反転	0 反転なし	X	R/W		
		D1	IRMD01	Ch.0インタフェースモード 選択	IRMD0[1:0]		I/Fモード	X	R/W	
		D0	IRMD00		1 1	reserved				
					1 0	IrDA 1.0				
					0 1	reserved				
		0 0	通常のI/F							

レジスタ名	アドレス	ビット	名 称	機 能	設 定		Init.	R/W	注 釈	
シリアルI/F Ch.1送信データ レジスタ	00401E5 (B)	D7	TXD17	シリアルI/F Ch.1 送信データ TXD17(16) = MSB TXD10 = LSB	0x0～0xFF(0x7F)		X	R/W	調歩同期式7ビットモ ードの場合、TXD17 は無効	
		D6	TXD16							
		D5	TXD15							
		D4	TXD14							
		D3	TXD13							
		D2	TXD12							
		D1	TXD11							
		D0	TXD10							
		シリアルI/F Ch.1受信データ レジスタ	00401E6 (B)				D7			RXD17
D6	RXD16									
D5	RXD15									
D4	RXD14									
D3	RXD13									
D2	RXD12									
D1	RXD11									
D0	RXD10									
シリアルI/F Ch.1ステータス レジスタ	00401E7 (B)			D7～6	—	—	—		—	—
		D5	TEND1	Ch.1転送終了フラグ	1 転送中	0 終了	0	R		
		D4	FER1	Ch.1フレーミングエラーフラグ	1 エラー	0 正常	0	R/W	0書き込みでクリア	
		D3	PER1	Ch.1パリティエラーフラグ	1 エラー	0 正常	0	R/W	0書き込みでクリア	
		D2	OER1	Ch.1オーバーランエラーフラグ	1 エラー	0 正常	0	R/W	0書き込みでクリア	
		D1	TDBE1	Ch.1送信データバッファエンプティ	1 エンプティ	0 バッファフル	1	R		
		D0	RDBF1	Ch.1受信データバッファフル	1 バッファフル	0 エンプティ	0	R		
シリアルI/F Ch.1制御 レジスタ	00401E8 (B)	D7	TXEN1	Ch.1送信許可	1 許可	0 禁止	0	R/W		
		D6	RXEN1	Ch.1受信許可	1 許可	0 禁止	0	R/W		
		D5	EPR1	Ch.1パリティイネーブル	1 パリティ付	0 パリティなし	X	R/W	調歩同期式モード時 のみ有効	
		D4	PMD1	Ch.1パリティモード選択	1 奇数	0 偶数	X	R/W		
		D3	STPB1	Ch.1ストップビット選択	1 2bit	0 1bit	X	R/W		
		D2	SSCK1	Ch.1入カクロック選択	1 #SCLK1	0 内部クロック	X	R/W		
		D1	SMD11	Ch.1転送モード選択	SMD1[1:0]		転送モード	X	R/W	
		D0	SMD10		1 1	1 調歩同期式8bit				
					1 0	調歩同期式7bit				
					0 1	クロック同期スレーブ				
0 0	クロック同期マスタ									
シリアルI/F Ch.1 IrDA レジスタ	00401E9 (B)	D7～5	—	—	—		—	—	読み出し時: 0	
		D4	DIVMD1	Ch.1調歩同期クロック分周比	1 1/8	0 1/16	X	R/W		
		D3	IRTL1	Ch.1 IrDA I/F出力論理反転	1 反転	0 反転なし	X	R/W	調歩同期式モード時 のみ有効	
		D2	IRRL1	Ch.1 IrDA I/F入力論理反転	1 反転	0 反転なし	X	R/W		
		D1	IRMD11	Ch.1インタフェースモード 選択	IRMD1[1:0]		I/Fモード	X	R/W	
		D0	IRMD10		1 1	reserved				
					1 0	IrDA 1.0				
					0 1	reserved				
0 0	通常のI/F									

4 周辺回路

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈			
A/D変換結果 (下位)レジスタ	0040240 (B)	D7	ADD7	A/D変換結果(下位8ビット) ADD0 = LSB	0x0~0x3FF (下位8ビット)	0	R				
		D6	ADD6			0					
		D5	ADD5			0					
		D4	ADD4			0					
		D3	ADD3			0					
		D2	ADD2			0					
		D1	ADD1			0					
		D0	ADD0			0					
		A/D変換結果 (上位)レジスタ	0040241 (B)			D7~2			—	—	—
D1	ADD9			A/D変換結果(上位2ビット) ADD9 = MSB	0x0~0x3FF (上位2ビット)	0	R				
D0	ADD8					0					
A/Dトリガ レジスタ	0040242 (B)	D7~6	—	—	—		—	読み出し時: 0			
		D5	MS	A/D変換モード選択	1	連続モード	0	通常モード	0	R/W	
		D4	TS1		A/D変換トリガ選択	TS[1:0]		トリガ			
		D3	TS0	1		1	#ADTRG端子 8bitタイマ0 16bitタイマ0 ソフトウェア	0			
				1		0					
				0		1					
				0		0					
		D2	CH2	A/D変換中チャンネルステータス	CH[2:0]		チャンネル		0	R	
		D1	CH1		1	1	1	AD7	0		
		D0	CH0		1	1	0	AD6	0		
					1	0	1	AD5			
					1	0	0	AD4			
					0	1	1	AD3			
					0	1	0	AD2			
					0	0	1	AD1			
					0	0	0	AD0			
A/Dチャンネル レジスタ	0040243 (B)				D7~6	—	—	—			—
		D5	CE2	A/D変換終了チャンネル設定	CE[2:0]		終了チャンネル		0	R/W	
		D4	CE1		1	1	1	AD7	0		
		D3	CE0		1	1	0	AD6	0		
					1	0	1	AD5			
					1	0	0	AD4			
					0	1	1	AD3			
					0	1	0	AD2			
					0	0	1	AD1			
					0	0	0	AD0			
		D2	CS2	A/D変換開始チャンネル設定	CS[2:0]		開始チャンネル		0	R/W	
		D1	CS1		1	1	1	AD7	0		
		D0	CS0		1	1	0	AD6	0		
					1	0	1	AD5			
					1	0	0	AD4			
					0	1	1	AD3			
					0	1	0	AD2			
					0	0	1	AD1			
0	0				0	AD0					
A/Dイネーブル レジスタ	0040244 (B)	D7~4	—	—	—		—	読み出し時: 0			
		D3	ADF	変換終了フラグ	1	変換終了	0	変換/待機中	0	R	ADD読み出しでクリア
		D2	ADE	A/Dイネーブル	1	許可	0	禁止	0	R/W	
		D1	ADST	A/D変換制御/ステータス	1	開始/変換中	0	停止	0	R/W	
		D0	OWE	オーバーライトエラーフラグ	1	エラー	0	正常	0	R/W	0書き込みでクリア
A/Dサンプリング レジスタ	0040245 (B)	D7~2	—	—	—		—	読み出し時: 0			
		D1	ST1	入力サンプリング時間設定	ST[1:0]		サンプリング時間		1	R/W	9クロックで使用する ください
		D0	ST0		1	1	9クロック	1			
					1	0	7クロック				
					0	1	5クロック				
0	0			3クロック							

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init	R/W	注 釈
ポート入力 割り込み0/1 プライオリティ レジスタ	0040260 (B)	D7	–	reserved	–	–	–	読み出し時: 0
		D6	PP1L2	ポート入力1	0~7	X	R/W	
		D5	PP1L1	割り込みレベル		X		
		D4	PP1L0			X		
		D3	–	reserved	–	–	–	読み出し時: 0
		D2	PP0L2	ポート入力0	0~7	X	R/W	
		D1	PP0L1	割り込みレベル		X		
		D0	PP0L0			X		
ポート入力 割り込み2/3 プライオリティ レジスタ	0040261 (B)	D7	–	reserved	–	–	–	読み出し時: 0
		D6	PP3L2	ポート入力3	0~7	X	R/W	
		D5	PP3L1	割り込みレベル		X		
		D4	PP3L0			X		
		D3	–	reserved	–	–	–	読み出し時: 0
		D2	PP2L2	ポート入力2	0~7	X	R/W	
		D1	PP2L1	割り込みレベル		X		
		D0	PP2L0			X		
キー入力割り込 みプライオリテ ィレジスタ	0040262 (B)	D7	–	reserved	–	–	–	読み出し時: 0
		D6	PK1L2	キー入力1	0~7	X	R/W	
		D5	PK1L1	割り込みレベル		X		
		D4	PK1L0			X		
		D3	–	reserved	–	–	–	読み出し時: 0
		D2	PK0L2	キー入力0	0~7	X	R/W	
		D1	PK0L1	割り込みレベル		X		
		D0	PK0L0			X		
高速DMA Ch.0/1割り込み プライオリティ レジスタ	0040263 (B)	D7	–	reserved	–	–	–	読み出し時: 0
		D6	PHSD1L2	高速DMA Ch.1	0~7	X	R/W	
		D5	PHSD1L1	割り込みレベル		X		
		D4	PHSD1L0			X		
		D3	–	reserved	–	–	–	読み出し時: 0
		D2	PHSD0L2	高速DMA Ch.0	0~7	X	R/W	
		D1	PHSD0L1	割り込みレベル		X		
		D0	PHSD0L0			X		
高速DMA Ch.2/3割り込み プライオリティ レジスタ	0040264 (B)	D7	–	reserved	–	–	–	読み出し時: 0
		D6	PHSD3L2	高速DMA Ch.3	0~7	X	R/W	
		D5	PHSD3L1	割り込みレベル		X		
		D4	PHSD3L0			X		
		D3	–	reserved	–	–	–	読み出し時: 0
		D2	PHSD2L2	高速DMA Ch.2	0~7	X	R/W	
		D1	PHSD2L1	割り込みレベル		X		
		D0	PHSD2L0			X		
IDMA割り込み プライオリティ レジスタ	0040265 (B)	D7~3	–	reserved	–	–	–	読み出し時: 0
		D2	PDM2	IDMA	0~7	X	R/W	
		D1	PDM1	割り込みレベル		X		
		D0	PDM0			X		
16bitタイマ0/1 割り込み プライオリティ レジスタ	0040266 (B)	D7	–	reserved	–	–	–	読み出し時: 0
		D6	P16T12	16bitタイマ1	0~7	X	R/W	
		D5	P16T11	割り込みレベル		X		
		D4	P16T10			X		
		D3	–	reserved	–	–	–	読み出し時: 0
		D2	P16T02	16bitタイマ0	0~7	X	R/W	
		D1	P16T01	割り込みレベル		X		
		D0	P16T00			X		
16bitタイマ2/3 割り込み プライオリティ レジスタ	0040267 (B)	D7	–	reserved	–	–	–	読み出し時: 0
		D6	P16T32	16bitタイマ3	0~7	X	R/W	
		D5	P16T31	割り込みレベル		X		
		D4	P16T30			X		
		D3	–	reserved	–	–	–	読み出し時: 0
		D2	P16T22	16bitタイマ2	0~7	X	R/W	
		D1	P16T21	割り込みレベル		X		
		D0	P16T20			X		
16bitタイマ4/5 割り込み プライオリティ レジスタ	0040268 (B)	D7	–	reserved	–	–	–	読み出し時: 0
		D6	P16T52	16bitタイマ5	0~7	X	R/W	
		D5	P16T51	割り込みレベル		X		
		D4	P16T50			X		
		D3	–	reserved	–	–	–	読み出し時: 0
		D2	P16T42	16bitタイマ4	0~7	X	R/W	
		D1	P16T41	割り込みレベル		X		
		D0	P16T40			X		

4 周辺回路

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
8bitタイマ, シリアル/F Ch.0 割り込み プライオリティ レジスタ	0040269 (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	PSIO02	シリアルインタフェースCh.0	0~7	X	R/W	
		D5	PSIO01	割り込みレベル		X		
		D4	PSIO00			X		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	P8TM2	8bitタイマ0~3	0~7	X	R/W	
		D1	P8TM1	割り込みレベル		X		
		D0	P8TM0			X		
シリアル/F Ch.1, A/D変換器 割り込み プライオリティ レジスタ	004026A (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	PAD2	A/D変換器	0~7	X	R/W	
		D5	PAD1	割り込みレベル		X		
		D4	PAD0			X		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	PSIO12	シリアルインタフェースCh.1	0~7	X	R/W	
		D1	PSIO11	割り込みレベル		X		
		D0	PSIO10			X		
計時タイマ 割り込み プライオリティ レジスタ	004026B (B)	D7~3	—	reserved	—	—	—	1書き込み禁止
		D2	PCTM2	計時タイマ	0~7	X	R/W	
		D1	PCTM1	割り込みレベル		X		
		D0	PCTM0			X		
ポート入力 割り込み4/5 プライオリティ レジスタ	004026C (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	PP5L2	ポート入力5	0~7	X	R/W	
		D5	PP5L1	割り込みレベル		X		
		D4	PP5L0			X		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	PP4L2	ポート入力4	0~7	X	R/W	
		D1	PP4L1	割り込みレベル		X		
		D0	PP4L0			X		
ポート入力 割り込み6/7 プライオリティ レジスタ	004026D (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	PP7L2	ポート入力7	0~7	X	R/W	
		D5	PP7L1	割り込みレベル		X		
		D4	PP7L0			X		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	PP6L2	ポート入力6	0~7	X	R/W	
		D1	PP6L1	割り込みレベル		X		
		D0	PP6L0			X		

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
キー入力, ポート入力0-3 割り込み イネーブル レジスタ	0040270 (B)	D7-6	-	reserved	-	-	-	読み出し時: 0
		D5	EK1	キー入力1	1 許可	0 禁止	0	
		D4	EK0	キー入力0			0	
		D3	EP3	ポート入力3			0	
		D2	EP2	ポート入力2			0	
		D1	EP1	ポート入力1			0	
		D0	EP0	ポート入力0			0	
DMA割り込み イネーブル レジスタ	0040271 (B)	D7-5	-	reserved	-	-	-	読み出し時: 0
		D4	EIDMA	IDMA	1 許可	0 禁止	0	
		D3	EHDM3	高速DMA Ch.3			0	
		D2	EHDM2	高速DMA Ch.2			0	
		D1	EHDM1	高速DMA Ch.1			0	
		D0	EHDM0	高速DMA Ch.0			0	
		D0	EHDM0	高速DMA Ch.0			0	
16bitタイマ0/1 割り込み イネーブル レジスタ	0040272 (B)	D7	E16TC1	16bitタイマ1コンペアA	1 許可	0 禁止	0	読み出し時: 0
		D6	E16TU1	16bitタイマ1コンペアB			0	
		D5-4	-	reserved	-	-	-	読み出し時: 0
		D3	E16TC0	16bitタイマ0コンペアA	1 許可	0 禁止	0	
		D2	E16TU0	16bitタイマ0コンペアB			0	
		D1-0	-	reserved	-	-	-	読み出し時: 0
		D1-0	-	reserved	-	-	-	
16bitタイマ2/3 割り込み イネーブル レジスタ	0040273 (B)	D7	E16TC3	16bitタイマ3コンペアA	1 許可	0 禁止	0	読み出し時: 0
		D6	E16TU3	16bitタイマ3コンペアB			0	
		D5-4	-	reserved	-	-	-	読み出し時: 0
		D3	E16TC2	16bitタイマ2コンペアA	1 許可	0 禁止	0	
		D2	E16TU2	16bitタイマ2コンペアB			0	
		D1-0	-	reserved	-	-	-	読み出し時: 0
		D1-0	-	reserved	-	-	-	
16bitタイマ4/5 割り込み イネーブル レジスタ	0040274 (B)	D7	E16TC5	16bitタイマ5コンペアA	1 許可	0 禁止	0	読み出し時: 0
		D6	E16TU5	16bitタイマ5コンペアB			0	
		D5-4	-	reserved	-	-	-	読み出し時: 0
		D3	E16TC4	16bitタイマ4コンペアA	1 許可	0 禁止	0	
		D2	E16TU4	16bitタイマ4コンペアB			0	
		D1-0	-	reserved	-	-	-	読み出し時: 0
		D1-0	-	reserved	-	-	-	
8bitタイマ 割り込み イネーブル レジスタ	0040275 (B)	D7-4	-	reserved	-	-	-	読み出し時: 0
		D3	E8TU3	8bitタイマ3アンダーフロー	1 許可	0 禁止	0	
		D2	E8TU2	8bitタイマ2アンダーフロー			0	
		D1	E8TU1	8bitタイマ1アンダーフロー			0	
		D0	E8TU0	8bitタイマ0アンダーフロー			0	
シリアル/F 割り込み イネーブル レジスタ	0040276 (B)	D7-6	-	reserved	-	-	-	読み出し時: 0
		D5	ESTX1	SIF Ch.1送信バッファエンプティ	1 許可	0 禁止	0	
		D4	ESRX1	SIF Ch.1受信バッファフル			0	
		D3	ESERR1	SIF Ch.1受信エラー			0	
		D2	ESTX0	SIF Ch.0送信バッファエンプティ			0	
		D1	ESRX0	SIF Ch.0受信バッファフル			0	
		D0	ESERR0	SIF Ch.0受信エラー			0	
ポート入力4-7, 計時タイマ, A/D 割り込みイネー ブルレジスタ	0040277 (B)	D7-6	-	reserved	-	-	-	読み出し時: 0
		D5	EP7	ポート入力7	1 許可	0 禁止	0	
		D4	EP6	ポート入力6			0	
		D3	EP5	ポート入力5			0	
		D2	EP4	ポート入力4			0	
		D1	ECTM	計時タイマ			0	
		D0	EADE	A/D変換器			0	

4 周辺回路

レジスタ名	アドレス	ビット	名 称	機 能	設 定		Init.	R/W	注 釈		
キー入力, ポート入力0-3 割り込み要因 フラグレジスタ	0040280 (B)	D7-6	-	reserved	1	要因発生	0	要因なし	-	-	読み出し時: 0
		D5	FK1	キー入力1					X	R/W	
		D4	FK0	キー入力0					X	R/W	
		D3	FP3	ポート入力3					X	R/W	
		D2	FP2	ポート入力2					X	R/W	
		D1	FP1	ポート入力1					X	R/W	
		D0	FP0	ポート入力0					X	R/W	
DMA割り込み 要因フラグ レジスタ	0040281 (B)	D7-5	-	reserved	1	要因発生	0	要因なし	-	-	読み出し時: 0
		D4	FIDMA	IDMA					X	R/W	
		D3	FHDM3	高速DMA Ch.3					X	R/W	
		D2	FHDM2	高速DMA Ch.2					X	R/W	
		D1	FHDM1	高速DMA Ch.1					X	R/W	
		D0	FHDM0	高速DMA Ch.0					X	R/W	
16bitタイマ0/1 割り込み 要因フラグ レジスタ	0040282 (B)	D7	F16TC1	16bitタイマ1コンペアA	1	要因発生	0	要因なし	X	R/W	
		D6	F16TU1	16bitタイマ1コンペアB					X	R/W	
		D5-4	-	reserved	-		-	-	-	-	読み出し時: 0
		D3	F16TC0	16bitタイマ0コンペアA	1	要因発生	0	要因なし	X	R/W	
		D2	F16TU0	16bitタイマ0コンペアB					X	R/W	
		D1-0	-	reserved	-		-	-	-	-	
16bitタイマ2/3 割り込み 要因フラグ レジスタ	0040283 (B)	D7	F16TC3	16bitタイマ3コンペアA	1	要因発生	0	要因なし	X	R/W	
		D6	F16TU3	16bitタイマ3コンペアB					X	R/W	
		D5-4	-	reserved	-		-	-	-	-	読み出し時: 0
		D3	F16TC2	16bitタイマ2コンペアA	1	要因発生	0	要因なし	X	R/W	
		D2	F16TU2	16bitタイマ2コンペアB					X	R/W	
		D1-0	-	reserved	-		-	-	-	-	
16bitタイマ4/5 割り込み 要因フラグ レジスタ	0040284 (B)	D7	F16TC5	16bitタイマ5コンペアA	1	要因発生	0	要因なし	X	R/W	
		D6	F16TU5	16bitタイマ5コンペアB					X	R/W	
		D5-4	-	reserved	-		-	-	-	-	読み出し時: 0
		D3	F16TC4	16bitタイマ4コンペアA	1	要因発生	0	要因なし	X	R/W	
		D2	F16TU4	16bitタイマ4コンペアB					X	R/W	
		D1-0	-	reserved	-		-	-	-	-	
8bitタイマ 割り込み 要因フラグ レジスタ	0040285 (B)	D7-4	-	reserved	-		-	-	-	-	読み出し時: 0
		D3	F8TU3	8bitタイマ3アンダーフロー	1	要因発生	0	要因なし	X	R/W	
		D2	F8TU2	8bitタイマ2アンダーフロー					X	R/W	
		D1	F8TU1	8bitタイマ1アンダーフロー					X	R/W	
		D0	F8TU0	8bitタイマ0アンダーフロー					X	R/W	
シリアル/F 割り込み 要因フラグ レジスタ	0040286 (B)	D7-6	-	reserved	-		-	-	-	-	読み出し時: 0
		D5	FSTX1	SIF Ch.1送信バッファエンプティ	1	要因発生	0	要因なし	X	R/W	
		D4	FSRX1	SIF Ch.1受信バッファフル					X	R/W	
		D3	FSERR1	SIF Ch.1受信エラー					X	R/W	
		D2	FSTX0	SIF Ch.0送信バッファエンプティ					X	R/W	
		D1	FSRX0	SIF Ch.0受信バッファフル					X	R/W	
		D0	FSERR0	SIF Ch.0受信エラー					X	R/W	
ポート入力4-7, 計時タイマ, A/D 割り込み要因 フラグレジスタ	0040287 (B)	D7-6	-	reserved	-		-	-	-	-	読み出し時: 0
		D5	FP7	ポート入力7	1	要因発生	0	要因なし	X	R/W	
		D4	FP6	ポート入力6					X	R/W	
		D3	FP5	ポート入力5					X	R/W	
		D2	FP4	ポート入力4					X	R/W	
		D1	FCTM	計時タイマ					X	R/W	
		D0	FADE	A/D変換器					X	R/W	

レジスタ名	アドレス	ビット	名 称	機 能	設 定		Init.	R/W	注 釈		
ポート入力0-3、 高速DMA Ch.0/1、 16bitタイマ0 IDMAリクエスト レジスタ	0040290 (B)	D7	R16TC0	16bitタイマ0コンペアA	1	IDMA要求	0	割り込み 要求	0	R/W	
		D6	R16TU0	16bitタイマ0コンペアB					0	R/W	
		D5	RHDM1	高速DMA Ch.1					0	R/W	
		D4	RHDM0	高速DMA Ch.0					0	R/W	
		D3	RP3	ポート入力3					0	R/W	
		D2	RP2	ポート入力2					0	R/W	
		D1	RP1	ポート入力1					0	R/W	
		D0	RP0	ポート入力0					0	R/W	
16bitタイマ1-4 IDMAリクエスト レジスタ	0040291 (B)	D7	R16TC4	16bitタイマ4コンペアA	1	IDMA要求	0	割り込み 要求	0	R/W	
		D6	R16TU4	16bitタイマ4コンペアB					0	R/W	
		D5	R16TC3	16bitタイマ3コンペアA					0	R/W	
		D4	R16TU3	16bitタイマ3コンペアB					0	R/W	
		D3	R16TC2	16bitタイマ2コンペアA					0	R/W	
		D2	R16TU2	16bitタイマ2コンペアB					0	R/W	
		D1	R16TC1	16bitタイマ1コンペアA					0	R/W	
		D0	R16TU1	16bitタイマ1コンペアB					0	R/W	
16bitタイマ5、 8bitタイマ、 シリアル/F Ch.0 IDMAリクエスト レジスタ	0040292 (B)	D7	RSTX0	SIF Ch.0送信バッファエンpty	1	IDMA要求	0	割り込み 要求	0	R/W	
		D6	RSRX0	SIF Ch.0受信バッファフル					0	R/W	
		D5	R8TU3	8bitタイマ3アンダーフロー					0	R/W	
		D4	R8TU2	8bitタイマ2アンダーフロー					0	R/W	
		D3	R8TU1	8bitタイマ1アンダーフロー					0	R/W	
		D2	R8TU0	8bitタイマ0アンダーフロー					0	R/W	
		D1	R16TC5	16bitタイマ5コンペアA					0	R/W	
		D0	R16TU5	16bitタイマ5コンペアB					0	R/W	
シリアル/F Ch.1, A/D、ポ ート入力4-7 IDMAリクエスト レジスタ	0040293 (B)	D7	RP7	ポート入力7	1	IDMA要求	0	割り込み 要求	0	R/W	
		D6	RP6	ポート入力6					0	R/W	
		D5	RP5	ポート入力5					0	R/W	
		D4	RP4	ポート入力4					0	R/W	
		D3	-	reserved	-		-	-	読み出し時: 0		
		D2	RADE	A/D変換器	1	IDMA要求	0	割り込み 要求	0	R/W	
		D1	RSTX1	SIF Ch.1送信バッファエンpty					0	R/W	
		D0	RSRX1	SIF Ch.1受信バッファフル					0	R/W	
ポート入力0-3、 高速DMA Ch.0/1、 16bitタイマ0 IDMAイネーブル レジスタ	0040294 (B)	D7	DE16TC0	16bitタイマ0コンペアA	1	IDMA許可	0	IDMA禁止	0	R/W	
		D6	DE16TU0	16bitタイマ0コンペアB					0	R/W	
		D5	DEHDM1	高速DMA Ch.1					0	R/W	
		D4	DEHDM0	高速DMA Ch.0					0	R/W	
		D3	DEP3	ポート入力3					0	R/W	
		D2	DEP2	ポート入力2					0	R/W	
		D1	DEP1	ポート入力1					0	R/W	
		D0	DEP0	ポート入力0					0	R/W	
16bitタイマ1-4 IDMAイネーブル レジスタ	0040295 (B)	D7	DE16TC4	16bitタイマ4コンペアA	1	IDMA許可	0	IDMA禁止	0	R/W	
		D6	DE16TU4	16bitタイマ4コンペアB					0	R/W	
		D5	DE16TC3	16bitタイマ3コンペアA					0	R/W	
		D4	DE16TU3	16bitタイマ3コンペアB					0	R/W	
		D3	DE16TC2	16bitタイマ2コンペアA					0	R/W	
		D2	DE16TU2	16bitタイマ2コンペアB					0	R/W	
		D1	DE16TC1	16bitタイマ1コンペアA					0	R/W	
		D0	DE16TU1	16bitタイマ1コンペアB					0	R/W	
16bitタイマ5、 8bitタイマ、 シリアル/F Ch.0 IDMAイネーブル レジスタ	0040296 (B)	D7	DESTX0	SIF Ch.0送信バッファエンpty	1	IDMA許可	0	IDMA禁止	0	R/W	
		D6	DESRX0	SIF Ch.0受信バッファフル					0	R/W	
		D5	DE8TU3	8bitタイマ3アンダーフロー					0	R/W	
		D4	DE8TU2	8bitタイマ2アンダーフロー					0	R/W	
		D3	DE8TU1	8bitタイマ1アンダーフロー					0	R/W	
		D2	DE8TU0	8bitタイマ0アンダーフロー					0	R/W	
		D1	DE16TC5	16bitタイマ5コンペアA					0	R/W	
		D0	DE16TU5	16bitタイマ5コンペアB					0	R/W	
シリアル/F Ch.1, A/D、ポ ート入力4-7 IDMAイネーブル レジスタ	0040297 (B)	D7	DEP7	ポート入力7	1	IDMA許可	0	IDMA禁止	0	R/W	
		D6	DEP6	ポート入力6					0	R/W	
		D5	DEP5	ポート入力5					0	R/W	
		D4	DEP4	ポート入力4					0	R/W	
		D3	-	reserved	-		-	-	読み出し時: 0		
		D2	DEADE	A/D変換器	1	IDMA許可	0	IDMA禁止	0	R/W	
		D1	DESTX1	SIF Ch.1送信バッファエンpty					0	R/W	
		D0	DESRX1	SIF Ch.1受信バッファフル					0	R/W	

4 周辺回路

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
高速DMA Ch.0/1 トリガ設定 レジスタ	0040298 (B)	D7 D6 D5 D4	HSD1S3 HSD1S2 HSD1S1 HSD1S0	高速DMA Ch.1トリガ設定	0 ソフトウェアトリガ 1 K51入力(立ち下がりエッジ) 2 K51入力(立ち上がりエッジ) 3 ポート1入力 4 ポート5入力 5 8bitタイマCh.1アンダーフロー 6 16bitタイマCh.1コンペアB 7 16bitタイマCh.1コンペアA 8 16bitタイマCh.5コンペアB 9 16bitタイマCh.5コンペアA A SI/F Ch.1 Rx bufフル B SI/F Ch.1 Tx bufエンプティ C A/D変換終了	0 0 0 0	R/W	
		D3 D2 D1 D0	HSD0S3 HSD0S2 HSD0S1 HSD0S0	高速DMA Ch.0トリガ設定	0 ソフトウェアトリガ 1 K50入力(立ち下がりエッジ) 2 K50入力(立ち上がりエッジ) 3 ポート0入力 4 ポート4入力 5 8bitタイマCh.0アンダーフロー 6 16bitタイマCh.0コンペアB 7 16bitタイマCh.0コンペアA 8 16bitタイマCh.4コンペアB 9 16bitタイマCh.4コンペアA A SI/F Ch.0 Rx bufフル B SI/F Ch.0 Tx bufエンプティ C A/D変換終了	0 0 0 0	R/W	
高速DMA Ch.2/3 トリガ設定 レジスタ	0040299 (B)	D7 D6 D5 D4	HSD3S3 HSD3S2 HSD3S1 HSD3S0	高速DMA Ch.3トリガ設定	0 ソフトウェアトリガ 1 K54入力(立ち下がりエッジ) 2 K54入力(立ち上がりエッジ) 3 ポート3入力 4 ポート7入力 5 8bitタイマCh.3アンダーフロー 6 16bitタイマCh.3コンペアB 7 16bitタイマCh.3コンペアA 8 16bitタイマCh.5コンペアB 9 16bitタイマCh.5コンペアA A SI/F Ch.1 Rx bufフル B SI/F Ch.1 Tx bufエンプティ C A/D変換終了	0 0 0 0	R/W	
		D3 D2 D1 D0	HSD2S3 HSD2S2 HSD2S1 HSD2S0	高速DMA Ch.2トリガ設定	0 ソフトウェアトリガ 1 K53入力(立ち下がりエッジ) 2 K53入力(立ち上がりエッジ) 3 ポート2入力 4 ポート6入力 5 8bitタイマCh.2アンダーフロー 6 16bitタイマCh.2コンペアB 7 16bitタイマCh.2コンペアA 8 16bitタイマCh.4コンペアB 9 16bitタイマCh.4コンペアA A SI/F Ch.0 Rx bufフル B SI/F Ch.0 Tx bufエンプティ C A/D変換終了	0 0 0 0	R/W	
高速DMA ソフトウェア トリガレジスタ	004029A (B)	D7-4	—	reserved	—	—	—	読み出し時: 0
		D3	HST3	HSDMA Ch.3ソフトウェアトリガ	1 トリガ	0 無効	0 W	
		D2	HST2	HSDMA Ch.2ソフトウェアトリガ			0 W	
		D1	HST1	HSDMA Ch.1ソフトウェアトリガ			0 W	
		D0	HST0	HSDMA Ch.0ソフトウェアトリガ			0 W	
フラグセット/リ セット方式選択 レジスタ	004029F (B)	D7-3	—	reserved	—	—	—	
		D2	DENONLY	IDMAイネーブルレジスタ セット方式選択	1 セット オンリー	0 RD/WR	1 R/W	
		D1	IDMAONLY	IDMAリクエストレジスタ セット方式選択	1 セット オンリー	0 RD/WR	1 R/W	
		D0	RSTONLY	割り込み要因フラグ リセット方式選択	1 リセット オンリー	0 RD/WR	1 R/W	

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
K5機能選択 レジスタ	00402C0 (B)	D7-5	—	reserved	—	—	—	読み出し時: 0
		D4	CFK54	K54機能選択	1 #DMAREQ3 0 K54	0	R/W	
		D3	CFK53	K53機能選択	1 #DMAREQ2 0 K53	0	R/W	
		D2	CFK52	K52機能選択	1 #ADTRG 0 K52	0	R/W	
		D1	CFK51	K51機能選択	1 #DMAREQ1 0 K51	0	R/W	
		D0	CFK50	K50機能選択	1 #DMAREQ0 0 K50	0	R/W	
K5入力ポート データレジスタ	00402C1 (B)	D7-5	—	reserved	—	—	—	読み出し時: 0
		D4	K54D	K54入力ポートデータ	1 High 0 Low	—	R	
		D3	K53D	K53入力ポートデータ	—	—	R	
		D2	K52D	K52入力ポートデータ	—	—	R	
		D1	K51D	K51入力ポートデータ	—	—	R	
		D0	K50D	K50入力ポートデータ	—	—	R	
K6機能選択 レジスタ	00402C3 (B)	D7	CFK67	K67機能選択	1 AD7 0 K67	0	R/W	
		D6	CFK66	K66機能選択	1 AD6 0 K66	0	R/W	
		D5	CFK65	K65機能選択	1 AD5 0 K65	0	R/W	
		D4	CFK64	K64機能選択	1 AD4 0 K64	0	R/W	
		D3	CFK63	K63機能選択	1 AD3 0 K63	0	R/W	
		D2	CFK62	K62機能選択	1 AD2 0 K62	0	R/W	
		D1	CFK61	K61機能選択	1 AD1 0 K61	0	R/W	
		D0	CFK60	K60機能選択	1 AD0 0 K60	0	R/W	
K6入力ポート データレジスタ	00402C4 (B)	D7	K67D	K67入力ポートデータ	1 High 0 Low	—	R	
		D6	K66D	K66入力ポートデータ	—	—	R	
		D5	K65D	K65入力ポートデータ	—	—	R	
		D4	K64D	K64入力ポートデータ	—	—	R	
		D3	K63D	K63入力ポートデータ	—	—	R	
		D2	K62D	K62入力ポートデータ	—	—	R	
		D1	K61D	K61入力ポートデータ	—	—	R	
		D0	K60D	K60入力ポートデータ	—	—	R	

4 周辺回路

レジスタ名	アドレス	ビット	名 称	機 能	設 定				Init.	R/W	注 釈
ポート入力 割り込み選択 レジスタ1	00402C6 (B)	D7	SPT31	FPT3割り込み入力ポート選択	11	10	01	00	0	R/W	
		D6	SPT30		P23	P03	K53	K63	0		
		D5	SPT21	FPT2割り込み入力ポート選択	11	10	01	00	0	R/W	
		D4	SPT20		P22	P02	K52	K62	0		
		D3	SPT11	FPT1割り込み入力ポート選択	11	10	01	00	0	R/W	
		D2	SPT10		P21	P01	K51	K61	0		
		D1	SPT01	FPT0割り込み入力ポート選択	11	10	01	00	0	R/W	
		D0	SPT00		P20	P00	K50	K60	0		
ポート入力 割り込み選択 レジスタ2	00402C7 (B)	D7	SPT71	FPT7割り込み入力ポート選択	11	10	01	00	0	R/W	
		D6	SPT70		P27	P07	P33	K67	0		
		D5	SPT61	FPT6割り込み入力ポート選択	11	10	01	00	0	R/W	
		D4	SPT60		P26	P06	P32	K66	0		
		D3	SPT51	FPT5割り込み入力ポート選択	11	10	01	00	0	R/W	
		D2	SPT50		P25	P05	P31	K65	0		
		D1	SPT41	FPT4割り込み入力ポート選択	11	10	01	00	0	R/W	
		D0	SPT40		P24	P04	K54	K64	0		
ポート入力 割り込み 入力極性選択 レジスタ	00402C8 (B)	D7	SPPT7	FPT7入力極性選択	1	Highレベル または 立ち上がり エッジ	0	Lowレベル または 立ち下がり エッジ	1	R/W	
		D6	SPPT6	FPT6入力極性選択					1	R/W	
		D5	SPPT5	FPT5入力極性選択					1	R/W	
		D4	SPPT4	FPT4入力極性選択					1	R/W	
		D3	SPPT3	FPT3入力極性選択					1	R/W	
		D2	SPPT2	FPT2入力極性選択					1	R/W	
		D1	SPPT1	FPT1入力極性選択					1	R/W	
		D0	SPPT0	FPT0入力極性選択					1	R/W	
ポート入力 割り込み エッジ/レベル 選択レジスタ	00402C9 (B)	D7	SEPT7	FPT7エッジ/レベル選択	1	エッジ	0	レベル	1	R/W	
		D6	SEPT6	FPT6エッジ/レベル選択					1	R/W	
		D5	SEPT5	FPT5エッジ/レベル選択					1	R/W	
		D4	SEPT4	FPT4エッジ/レベル選択					1	R/W	
		D3	SEPT3	FPT3エッジ/レベル選択					1	R/W	
		D2	SEPT2	FPT2エッジ/レベル選択					1	R/W	
		D1	SEPT1	FPT1エッジ/レベル選択					1	R/W	
		D0	SEPT0	FPT0エッジ/レベル選択					1	R/W	
キー入力 割り込み選択 レジスタ	00402CA (B)	D7-4	-	reserved	-				-	-	読み出し時: 0
		D3	SPPK11	FPK1割り込み入力ポート選択	11	10	01	00	0	R/W	
		D2	SPPK10		P2[7:4]	P0[7:4]	K6[7:4]	K6[3:0]	0		
		D1	SPPK01	FPK0割り込み入力ポート選択	11	10	01	00	0	R/W	
		D0	SPPK00		P2[4:0]	P0[4:0]	K6[4:0]	K5[4:0]	0		
キー入力 割り込み(FPK0) 入力比較 レジスタ	00402CC (B)	D7-5	-	reserved	-				-	-	読み出し時: 0
		D4	SCPK04	FPK04入力比較	1	High	0	Low	0	R/W	
		D3	SCPK03	FPK03入力比較					0	R/W	
		D2	SCPK02	FPK02入力比較					0	R/W	
		D1	SCPK01	FPK01入力比較					0	R/W	
		D0	SCPK00	FPK00入力比較					0	R/W	
キー入力 割り込み(FPK1) 入力比較 レジスタ	00402CD (B)	D7-4	-	reserved	-				-	-	読み出し時: 0
		D3	SCPK13	FPK13入力比較	1	High	0	Low	0	R/W	
		D2	SCPK12	FPK12入力比較					0	R/W	
		D1	SCPK11	FPK11入力比較					0	R/W	
		D0	SCPK10	FPK10入力比較					0	R/W	
キー入力 割り込み(FPK0) 入力マスク レジスタ	00402CE (B)	D7-5	-	reserved	-				-	-	読み出し時: 0
		D4	SMPK04	FPK04入力マスク	1	割り込み 許可	0	割り込み 禁止	0	R/W	
		D3	SMPK03	FPK03入力マスク					0	R/W	
		D2	SMPK02	FPK02入力マスク					0	R/W	
		D1	SMPK01	FPK01入力マスク					0	R/W	
		D0	SMPK00	FPK00入力マスク					0	R/W	
キー入力 割り込み(FPK1) 入力マスク レジスタ	00402CF (B)	D7-4	-	reserved	-				-	-	読み出し時: 0
		D3	SMPK13	FPK13入力マスク	1	割り込み 許可	0	割り込み 禁止	0	R/W	
		D2	SMPK12	FPK12入力マスク					0	R/W	
		D1	SMPK11	FPK11入力マスク					0	R/W	
		D0	SMPK10	FPK10入力マスク					0	R/W	

レジスタ名	アドレス	ビット	名 称	機 能	設 定		Init.	R/W	注 釈		
P0機能選択 レジスタ	00402D0 (B)	D7	CFP07	P07機能選択	1	#SRDY1	0	P07	0	R/W	拡張機能(0x402DF)
		D6	CFP06	P06機能選択	1	#SCLK1	0	P06	0	R/W	
		D5	CFP05	P05機能選択	1	SOUT1	0	P05	0	R/W	
		D4	CFP04	P04機能選択	1	SIN1	0	P04	0	R/W	
		D3	CFP03	P03機能選択	1	#SRDY0	0	P03	0	R/W	
		D2	CFP02	P02機能選択	1	#SCLK0	0	P02	0	R/W	
		D1	CFP01	P01機能選択	1	SOUT0	0	P01	0	R/W	
		D0	CFP00	P00機能選択	1	SIN0	0	P00	0	R/W	
P0入出力兼用 ポートデータ レジスタ	00402D1 (B)	D7	P07D	P07入出力兼用ポートデータ	1	High	0	Low	0	R/W	
		D6	P06D	P06入出力兼用ポートデータ					0	R/W	
		D5	P05D	P05入出力兼用ポートデータ					0	R/W	
		D4	P04D	P04入出力兼用ポートデータ					0	R/W	
		D3	P03D	P03入出力兼用ポートデータ					0	R/W	
		D2	P02D	P02入出力兼用ポートデータ					0	R/W	
		D1	P01D	P01入出力兼用ポートデータ					0	R/W	
		D0	P00D	P00入出力兼用ポートデータ					0	R/W	
P0 I/O制御 レジスタ	00402D2 (B)	D7	IOC07	P07 I/O制御	1	出力	0	入力	0	R/W	
		D6	IOC06	P06 I/O制御					0	R/W	
		D5	IOC05	P05 I/O制御					0	R/W	
		D4	IOC04	P04 I/O制御					0	R/W	
		D3	IOC03	P03 I/O制御					0	R/W	
		D2	IOC02	P02 I/O制御					0	R/W	
		D1	IOC01	P01 I/O制御					0	R/W	
		D0	IOC00	P00 I/O制御					0	R/W	
P1機能選択 レジスタ	00402D4 (B)	D7	－	reserved		－		－	－	読み出し時: 0	拡張機能(0x402DF)
		D6	CFP16	P16機能選択	1	EXCL5 #DMAEND1	0	P16	0	R/W	
		D5	CFP15	P15機能選択	1	EXCL4 #DMAEND0	0	P15	0	R/W	
		D4	CFP14	P14機能選択	1	FOSC1	0	P14	0	R/W	
		D3	CFP13	P13機能選択	1	EXCL3 T8UF3	0	P13	0	R/W	
		D2	CFP12	P12機能選択	1	EXCL2 T8UF2	0	P12	0	R/W	
		D1	CFP11	P11機能選択	1	EXCL1 T8UF1	0	P11	0	R/W	
		D0	CFP10	P10機能選択	1	EXCL0 T8UF0	0	P10	0	R/W	
P1入出力兼用 ポートデータ レジスタ	00402D5 (B)	D7	－	reserved		－		－	－	読み出し時: 0	
		D6	P16D	P16入出力兼用ポートデータ	1	High	0	Low	0	R/W	
		D5	P15D	P15入出力兼用ポートデータ					0	R/W	
		D4	P14D	P14入出力兼用ポートデータ					0	R/W	
		D3	P13D	P13入出力兼用ポートデータ					0	R/W	
		D2	P12D	P12入出力兼用ポートデータ					0	R/W	
		D1	P11D	P11入出力兼用ポートデータ					0	R/W	
		D0	P10D	P10入出力兼用ポートデータ					0	R/W	
P1 I/O制御 レジスタ	00402D6 (B)	D7	－	reserved		－		－	－	読み出し時: 0	
		D6	IOC16	P16 I/O制御	1	出力	0	入力	0	R/W	
		D5	IOC15	P15 I/O制御					0	R/W	
		D4	IOC14	P14 I/O制御					0	R/W	
		D3	IOC13	P13 I/O制御					0	R/W	
		D2	IOC12	P12 I/O制御					0	R/W	
		D1	IOC11	P11 I/O制御					0	R/W	
		D0	IOC10	P10 I/O制御					0	R/W	
P2機能選択 レジスタ	00402D8 (B)	D7	CFP27	P27機能選択	1	TM5	0	P27	0	R/W	拡張機能(0x402DF)
		D6	CFP26	P26機能選択	1	TM4	0	P26	0	R/W	
		D5	CFP25	P25機能選択	1	TM3	0	P25	0	R/W	
		D4	CFP24	P24機能選択	1	TM2	0	P24	0	R/W	
		D3	CFP23	P23機能選択	1	TM1	0	P23	0	R/W	
		D2	CFP22	P22機能選択	1	TM0	0	P22	0	R/W	
		D1	CFP21	P21機能選択	1	#DWE	0	P21	0	R/W	
		D0	CFP20	P20機能選択	1	#DRD	0	P20	0	R/W	
P2入出力兼用 ポートデータ レジスタ	00402D9 (B)	D7	P27D	P27入出力兼用ポートデータ	1	High	0	Low	0	R/W	
		D6	P26D	P26入出力兼用ポートデータ					0	R/W	
		D5	P25D	P25入出力兼用ポートデータ					0	R/W	
		D4	P24D	P24入出力兼用ポートデータ					0	R/W	
		D3	P23D	P23入出力兼用ポートデータ					0	R/W	
		D2	P22D	P22入出力兼用ポートデータ					0	R/W	
		D1	P21D	P21入出力兼用ポートデータ					0	R/W	
		D0	P20D	P20入出力兼用ポートデータ					0	R/W	

4 周辺回路

レジスタ名	アドレス	ビット	名 称	機 能	設 定			Init.	R/W	注 釈	
P2 I/O制御 レジスタ	00402DA (B)	D7	IOC27	P27 I/O制御	1	出力	0	入力	0	R/W	
		D6	IOC26	P26 I/O制御					0	R/W	
		D5	IOC25	P25 I/O制御					0	R/W	
		D4	IOC24	P24 I/O制御					0	R/W	
		D3	IOC23	P23 I/O制御					0	R/W	
		D2	IOC22	P22 I/O制御					0	R/W	
		D1	IOC21	P21 I/O制御					0	R/W	
		D0	IOC20	P20 I/O制御					0	R/W	
P3機能選択 レジスタ	00402DC (B)	D7-6	—	reserved	—			—	—	読み出し時: 0	
		D5	CFP35	P35機能選択	1	#BUSACK	0	P35	0	R/W	拡張機能(0x402DF)
		D4	CFP34	P34機能選択	1	#BUSREQ #CE6	0	P34	0	R/W	
		D3	CFP33	P33機能選択	1	#DMAACK1	0	P33	0	R/W	
		D2	CFP32	P32機能選択	1	#DMAACK0	0	P32	0	R/W	
		D1	CFP31	P31機能選択	1	#BUSGET	0	P31	0	R/W	
		D0	CFP30	P30機能選択	1	#WAIT #CE4/#CE5	0	P30	0	R/W	
		P3入出力兼用 ポートデータ レジスタ	00402DD (B)	D7-6	—	reserved	—			—	—
D5	P35D			P35入出力兼用ポートデータ	1	High	0	Low	0	R/W	
D4	P34D			P34入出力兼用ポートデータ					0	R/W	
D3	P33D			P33入出力兼用ポートデータ					0	R/W	
D2	P32D			P32入出力兼用ポートデータ					0	R/W	
D1	P31D			P31入出力兼用ポートデータ					0	R/W	
D0	P30D			P30入出力兼用ポートデータ					0	R/W	
P3 I/O制御 レジスタ	00402DE (B)			D7-6					—	reserved	
		D5	IOC35	P35 I/O制御	1	出力	0	入力	0	R/W	
		D4	IOC34	P34 I/O制御					0	R/W	
		D3	IOC33	P33 I/O制御					0	R/W	
		D2	IOC32	P32 I/O制御					0	R/W	
		D1	IOC31	P31 I/O制御					0	R/W	
		D0	IOC30	P30 I/O制御					0	R/W	
		ポート機能拡張 レジスタ	00402DF (B)	D7					CFEX7	P07ポート機能拡張	
D6	CFEX6			P06ポート機能拡張	1	#DMAACK3	0	P06, etc.	0	R/W	
D5	CFEX5			P05ポート機能拡張	1	#DMAEND2	0	P05, etc.	0	R/W	
D4	CFEX4			P04ポート機能拡張	1	#DMAACK2	0	P04, etc.	0	R/W	
D3	CFEX3			P31ポート機能拡張	1	#GARD	0	P31, etc.	0	R/W	
D2	CFEX2			P21ポート機能拡張	1	#GAAS	0	P21, etc.	0	R/W	
D1	CFEX1			P10, P11, P13ポート機能拡張	1	DST0 DST1 DPC0	0	P10, etc. P11, etc. P13, etc.	1	R/W	
D0	CFEX0			P12, P14ポート機能拡張	1	DST2 DCLK	0	P12, etc. P14, etc.	1	R/W	

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈	
エリア18-15 設定レジスタ	0048120 (HW)	DF	—	reserved	—	—	—	読み出し時: 0	
		DE	A18SZ	エリア18-17デバイスサイズ選択	1 8ビット	0 16ビット	0	R/W	
		DD	A18DF1	エリア18-17	A18DF[1:0] サイクル数		1	R/W	
		DC	A18DF0	出力ディセーブル遅延時間	1 1	3.5	1		
				1 0	2.5				
				0 1	1.5				
				0 0	0.5				
		DB	—	reserved	—	—	—	—	読み出し時: 0
		DA	A18WT2	エリア18-17ウェイト制御	A18WT[2:0] ウェイト数		1	R/W	
		D9	A18WT1	1 1 1	7	1			
		D8	A18WT0	1 1 0	6	1			
				1 0 1	5				
				1 0 0	4				
				0 1 1	3				
				0 1 0	2				
				0 0 1	1				
				0 0 0	0				
				D7	—	reserved	—	—	
		D6	A16SZ	エリア16-15デバイスサイズ選択	1 8ビット	0 16ビット	0	R/W	
D5	A16DF1	エリア16-15	A16DF[1:0] サイクル数		1	R/W			
D4	A16DF0	出力ディセーブル遅延時間	1 1	3.5	1				
			1 0	2.5					
			0 1	1.5					
			0 0	0.5					
D3	—	reserved	—	—	—	—	読み出し時: 0		
D2	A16WT2	エリア16-15ウェイト制御	A16WT[2:0] ウェイト数		1	R/W			
D1	A16WT1	1 1 1	7	1					
D0	A16WT0	1 1 0	6	1					
		1 0 1	5						
		1 0 0	4						
		0 1 1	3						
		0 1 0	2						
		0 0 1	1						
		0 0 0	0						
エリア14-13 設定レジスタ	0048122 (HW)	DF-9	—	reserved	—	—	—	読み出し時: 0	
		D8	A14DRA	エリア14 DRAM選択	1 使用	0 未使用	0	R/W	
		D7	A13DRA	エリア13 DRAM選択	1 使用	0 未使用	0	R/W	
		D6	A14SZ	エリア14-13デバイスサイズ選択	1 8ビット	0 16ビット	0	R/W	
		D5	A14DF1	エリア14-13	A14DF[1:0] サイクル数		1	R/W	
		D4	A14DF0	出力ディセーブル遅延時間	1 1	3.5	1		
					1 0	2.5			
					0 1	1.5			
					0 0	0.5			
		D3	—	reserved	—	—	—	—	読み出し時: 0
D2	A14WT2	エリア14-13ウェイト制御	A14WT[2:0] ウェイト数		1	R/W			
D1	A14WT1	1 1 1	7	1					
D0	A14WT0	1 1 0	6	1					
		1 0 1	5						
		1 0 0	4						
		0 1 1	3						
		0 1 0	2						
		0 0 1	1						
		0 0 0	0						
エリア12-11 設定レジスタ	0048124 (HW)	DF-7	—	reserved	—	—	—	読み出し時: 0	
		D6	A12SZ	エリア12-11デバイスサイズ選択	1 8ビット	0 16ビット	0	R/W	
		D5	A12DF1	エリア12-11	A12DF[1:0] サイクル数		1	R/W	
		D4	A12DF0	出力ディセーブル遅延時間	1 1	3.5	1		
					1 0	2.5			
					0 1	1.5			
					0 0	0.5			
		D3	—	reserved	—	—	—	—	読み出し時: 0
		D2	A12WT2	エリア12-11ウェイト制御	A12WT[2:0] ウェイト数		1	R/W	
		D1	A12WT1	1 1 1	7	1			
D0	A12WT0	1 1 0	6	1					
		1 0 1	5						
		1 0 0	4						
		0 1 1	3						
		0 1 0	2						
		0 0 1	1						

4 周辺回路

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈			
エリア10-9 設定レジスタ	0048126 (HW)	DF	—	reserved	—		—	—	読み出し時: 0		
		DE	A10IR2	エリア10内蔵ROM容量選択	A10IR[2:0]		ROM容量		1	R/W	
		DD	A10IR1		1	1	0	2MB	1		
		DC	A10IR0		1	1	0	1MB	1		
					1	0	1	512KB			
					1	0	0	256KB			
					0	1	1	128KB			
					0	1	0	64KB			
					0	0	1	32KB			
					0	0	0	16KB			
					DB	—	reserved	—			
		DA	A10BW1	エリア10-9 バーストROM バーストリードサイクルウェイト 制御	A10BW[1:0]		ウェイト数		0	R/W	
		D9	A10BW0		1	1	3	0			
					1	0	2				
					0	1	1				
					0	0	0				
		D8	A10DRA	エリア10バーストROM選択	1	使用	0	未使用	0	R/W	
		D7	A9DRA	エリア9バーストROM選択	1	使用	0	未使用	0	R/W	
		D6	A10SZ	エリア10-9デバイスサイズ選択	1	8ビット	0	16ビット	0	R/W	
		D5	A10DF1	エリア10-9 出力ディセーブル遅延時間	A10DF[1:0]		サイクル数		1	R/W	
		D4	A10DF0		1	1	3.5	1			
					1	0	2.5				
					0	1	1.5				
					0	0	0.5				
D3	—	reserved	—		—	—	読み出し時: 0				
D2	A10WT2	エリア10-9ウェイト制御	A10WT[2:0]		ウェイト数		1	R/W			
D1	A10WT1		1	1	1	7	1				
			1	1	0	6	1				
			1	0	1	5					
			1	0	0	4					
			0	1	1	3					
			0	1	0	2					
			0	0	1	1					
			0	0	0	0					
			D0	A10WT0							
エリア8-7 設定レジスタ	0048128 (HW)	DF-9	—	reserved	—		—	—	読み出し時: 0		
		D8	A8DRA	エリア8 DRAM選択	1	使用	0	未使用	0	R/W	
		D7	A7DRA	エリア7 DRAM選択	1	使用	0	未使用	0	R/W	
		D6	A8SZ	エリア8-7デバイスサイズ選択	1	8ビット	0	16ビット	0	R/W	
		D5	A8DF1	エリア8-7 出力ディセーブル遅延時間	A8DF[1:0]		サイクル数		1	R/W	
		D4	A8DF0		1	1	3.5	1			
					1	0	2.5				
					0	1	1.5				
					0	0	0.5				
		D3	—	reserved	—		—	—	読み出し時: 0		
		D2	A8WT2	エリア8-7ウェイト制御	A8WT[2:0]		ウェイト数		1	R/W	
		D1	A8WT1		1	1	1	7	1		
					1	1	0	6	1		
					1	0	1	5			
					1	0	0	4			
					0	1	1	3			
0	1				0	2					
0	0				1	1					
0	0				0	0					
D0	A8WT0										

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
エリア6-4 設定レジスタ	004812A (HW)	DF-E	-	reserved	-	-	-	読み出し時: 0
		DD	A6DF1	エリア6	A6DF[1:0]	サイクル数	1	R/W
		DC	A6DF0	出力ディセーブル遅延時間	1 1 3.5 1 0 2.5 0 1 1.5 0 0 0.5		1	
		DB	-	reserved	-	-	-	読み出し時: 0
		DA	A6WT2	エリア6ウェイト制御	A6WT[2:0]	ウェイト数	1	R/W
		D9	A6WT1		1 1 1 7 1 1 0 6 1 0 1 5 1 0 0 4 0 1 1 3 0 1 0 2 0 0 1 1 0 0 0 0		1	
		D8	A6WT0				1	
		D7	-	reserved	-	-	-	読み出し時: 0
		D6	A5SZ	エリア5-4デバイスサイズ選択	1 8ビット 0 16ビット		0	R/W
		D5	A5DF1	エリア5-4	A5DF[1:0]	サイクル数	1	R/W
		D4	A5DF0	出力ディセーブル遅延時間	1 1 3.5 1 0 2.5 0 1 1.5 0 0 0.5		1	
		D3	-	reserved	-	-	-	読み出し時: 0
		D2	A5WT2	エリア5-4ウェイト制御	A5WT[2:0]	ウェイト数	1	R/W
		D1	A5WT1		1 1 1 7 1 1 0 6 1 0 1 5 1 0 0 4 0 1 1 3 0 1 0 2 0 0 1 1 0 0 0 0		1	
		D0	A5WT0				1	
TTBRレジスタ 書き込み保護 レジスタ	004812D (B)	D7 D6 D5 D4 D3 D2 D1 D0	TBRP7 TBRP6 TBRP5 TBRP4 TBRP3 TBRP2 TBRP1 TBRP0	TTBRレジスタ書き込み保護	01011001(0x59)書き込みによりTTBRレジスタ(0x48134)の書き込み保護を解除 それ以外は書き込み禁止に設定		0 0 0 0 0 0 0 0	W 読み出し時: 不定
バスコントロー ルレジスタ	004812E (HW)	DF	RBCLK	BCLK出力イネーブル	1 H 固定 0 イネーブル		0	R/W
		DE	-	reserved	-	-	0	-
		DD	RBST8	バーストROMバーストモード選択	1 8連続 0 4連続		0	R/W
		DC	REDO	DRAMページモード選択	1 EDO 0 高速ページ		0	R/W
		DB	RCA1	カラムアドレスサイズ選択	RCA[1:0]	サイズ	0	R/W
		DA	RCA0		1 1 11 1 0 10 0 1 9 0 0 8		0	
		D9	RPC2	リフレッシュイネーブル	1 イネーブル 0 ディセーブル		0	R/W
		D8	RPC1	リフレッシュ方式選択	1 セルフ 0 CBR		0	R/W
		D7	RPC0	リフレッシュRPCディレイ	1 2.0 0 1.0		0	R/W
		D6	RRA1	リフレッシュ	RRA[1:0]	サイクル数	0	R/W
		D5	RRA0	RASパルス幅選択	1 1 5 1 0 4 0 1 3 0 0 2		0	
		D4	-	reserved	-	-	0	-
		D3	SBUSST	外部インタフェース方式設定	1 #BSL 0 A0		0	R/W
		D2	SEMAS	外部バスマスタ設定	1 存在 0 なし		0	R/W
		D1	SEPD	外部パワーダウン制御	1 有効 0 無効		0	R/W
		D0	SWAITE	#WAITイネーブル	1 許可 0 禁止		0	R/W

4 周辺回路

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
DRAM タイミング設定 レジスタ	0048130 (HW)	DF-C	-	reserved	-	-	-	読み出し時: 0
		DB	A3EEN	エリア3エミュレーション	1 内蔵ROM 0 エミュレーション	1	R/W	
		DA	CEFUNC1	#CE端子機能選択	CFFUNC[1:0] #CE出力	0	R/W	
		D9	CEFUNC0		1 x #CE7/8..#CE17/18 0 1 #CE6..#CE17 0 0 #CE4..#CE10	0		
		D8	CRAS	連続RASモード	1 連続 0 通常	0	R/W	
		D7	RPRC1	DRAM RASプリチャージサイクル数	RPRC[1:0] サイクル数	0	R/W	
		D6	RPRC0		1 1 4 1 0 3 0 1 2 0 0 1	0		
		D5	-		-	-	-	読み出し時: 0
		D4	CASC1		CASC[1:0] サイクル数	0	R/W	
		D3	CASC0		1 1 4 1 0 3 0 1 2 0 0 1	0		
		D2	-		-	-	-	読み出し時: 0
		D1	RASC1	DRAM RASサイクル数	RASC[1:0] サイクル数	0	R/W	
		D0	RASC0		1 1 4 1 0 3 0 1 2 0 0 1	0		
アクセス制御 レジスタ	0048132 (HW)	DF	A18IO	エリア18, 17外部/内部アクセス	1 内部 0 外部	0	R/W	
		DE	A16IO	エリア16, 15外部/内部アクセス	内部 アクセス	0 外部 アクセス	0	R/W
		DD	A14IO	エリア14, 13外部/内部アクセス			0	R/W
		DC	A12IO	エリア12, 11外部/内部アクセス			0	R/W
		DB	-	reserved	-	0	-	読み出し時: 0
		DA	A8IO	エリア8, 7外部/内部アクセス	1 内部 アクセス 0 外部 アクセス	0	R/W	
		D9	A6IO	エリア6外部/内部アクセス			0	R/W
		D8	A5IO	エリア5, 4外部/内部アクセス			0	R/W
		D7	A18EC	エリア18, 17エンディアン制御	1 ビッグエン ディアン	0 リトルエン ディアン	0	R/W
		D6	A16EC	エリア16, 15エンディアン制御			0	R/W
		D5	A14EC	エリア14, 13エンディアン制御			0	R/W
		D4	A12EC	エリア12, 11エンディアン制御			0	R/W
		D3	A10EC	エリア10, 9エンディアン制御			0	R/W
		D2	A8EC	エリア8, 7エンディアン制御			0	R/W
		D1	A6EC	エリア6エンディアン制御			0	R/W
		D0	A5EC	エリア5, 4エンディアン制御			0	R/W
TTBR 下位レジスタ	0048134 (HW)	DF	TTBR15	トラップテーブル		0	R/W	
		DE	TTBR14	ベースアドレス bit[15:10]		0		
		DD	TTBR13			0		
		DC	TTBR12			0		
		DB	TTBR11			0		
		DA	TTBR10			0		
		D9	TTBR09	トラップテーブル	0に固定	0	R	読み出し時: 0 1書き込み禁止
		D8	TTBR08	ベースアドレス bit[9:0]		0		
		D7	TTBR07			0		
		D6	TTBR06			0		
		D5	TTBR05			0		
		D4	TTBR04			0		
		D3	TTBR03			0		
		D2	TTBR02			0		
TTBR 上位レジスタ	0048136 (HW)	DF	TTBR33	トラップテーブル	0に固定	0	R	読み出し時: 0 1書き込み禁止
		DE	TTBR32	ベースアドレス bit[31:28]		0		
		DD	TTBR31			0		
		DC	TTBR30			0		
		DB	TTBR2B	トラップテーブル		0	R/W	
		DA	TTBR2A	ベースアドレス bit[27:16]		0		
		D9	TTBR29			0		
		D8	TTBR28			0		
		D7	TTBR27			1		
		D6	TTBR26			1		
		D5	TTBR25			0		
		D4	TTBR24			0		
		D3	TTBR23			0		
		D2	TTBR22			0		
		D1	TTBR21			0		
		D0	TTBR20			0		

レジスタ名	アドレス	ビット	名 称	機 能	設 定			Init.	R/W	注 釈		
G/Aリード信号 制御レジスタ	0048138 (HW)	DF	A18AS	エリア18, 17アドレスストローブ	1	生成	0	禁止	0	R/W		
		DE	A16AS	エリア16, 15アドレスストローブ					0	R/W		
		DD	A14AS	エリア14, 13アドレスストローブ					0	R/W		
		DC	A12AS	エリア12, 11アドレスストローブ					0	R/W		
		DB	—	reserved	—			0	—	読み出し時: 0		
		DA	A8AS	エリア8, 7アドレスストローブ	1	生成	0	禁止	0	R/W		
		D9	A6AS	エリア6アドレスストローブ					0	R/W		
		D8	A5AS	エリア5, 4アドレスストローブ					0	R/W		
		D7	A18RD	エリア18, 17リード信号	1	生成	0	禁止	0	R/W		
		D6	A16RD	エリア16, 15リード信号					0	R/W		
		D5	A14RD	エリア14, 13リード信号					0	R/W		
		D4	A12RD	エリア12, 11リード信号					0	R/W		
		D3	—	reserved	—			0	—	読み出し時: 0		
		D2	A8RD	エリア8, 7リード信号	1	生成	0	禁止	0	R/W		
		D1	A6RD	エリア6リード信号					0	R/W		
		D0	A5RD	エリア5, 4リード信号					0	R/W		
BCLK選択 レジスタ	004813A (B)	D7-4	—	reserved	—			0	—	読み出し時: 0		
		D3	A1X1MD	エリア1アクセス速度	1	2サイクル	0	4サイクル	0	R/W	x2スピードモード時	
		D2	—	reserved	—			0	—	読み出し時: 0		
		D1	BCLKSEL1	BCLK出力クロック選択	BCLKSEL[1:0]		BCLK		0	R/W		
		D0	BCLKSEL0		1	1	PLL_CLK					
					1	0	OSC3_CLK					
		0	1	BCU_CLK								
		0	0	CPU_CLK								

4 周辺回路

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
16bitタイマ0 コンペアデータ A設定レジスタ	0048180 (HW)	DF	CR0A15	16bitタイマ0	0～65535	X	R/W	
		DE	CR0A14	コンペアデータA		X		
		DD	CR0A13	CR0A15 = MSB		X		
		DC	CR0A12	CR0A0 = LSB		X		
		DB	CR0A11			X		
		DA	CR0A10			X		
		D9	CR0A9			X		
		D8	CR0A8			X		
		D7	CR0A7			X		
		D6	CR0A6			X		
		D5	CR0A5			X		
		D4	CR0A4			X		
		D3	CR0A3			X		
		D2	CR0A2			X		
		D1	CR0A1			X		
		D0	CR0A0			X		
16bitタイマ0 コンペアデータ B設定レジスタ	0048182 (HW)	DF	CR0B15	16bitタイマ0	0～65535	X	R/W	
		DE	CR0B14	コンペアデータB		X		
		DD	CR0B13	CR0B15 = MSB		X		
		DC	CR0B12	CR0B0 = LSB		X		
		DB	CR0B11			X		
		DA	CR0B10			X		
		D9	CR0B9			X		
		D8	CR0B8			X		
		D7	CR0B7			X		
		D6	CR0B6			X		
		D5	CR0B5			X		
		D4	CR0B4			X		
		D3	CR0B3			X		
		D2	CR0B2			X		
		D1	CR0B1			X		
		D0	CR0B0			X		
16bitタイマ0 カウンタデータ レジスタ	0048184 (HW)	DF	TC015	16bitタイマ0	0～65535	X	R	
		DE	TC014	カウンタデータ		X		
		DD	TC013	TC015 = MSB		X		
		DC	TC012	TC00 = LSB		X		
		DB	TC011			X		
		DA	TC010			X		
		D9	TC09			X		
		D8	TC08			X		
		D7	TC07			X		
		D6	TC06			X		
		D5	TC05			X		
		D4	TC04			X		
		D3	TC03			X		
		D2	TC02			X		
		D1	TC01			X		
		D0	TC00			X		
16bitタイマ0 制御レジスタ	0048186 (B)	D7	–	reserved	–	0	–	読み出し時: 0
		D6	SELFM0	16bitタイマ0ファインモード選択	1 ファイン 0 通常	0	R/W	
		D5	SELCRB0	16bitタイマ0コンペアバッファ	1 許可 0 禁止	0	R/W	
		D4	OUTINV0	16bitタイマ0出力反転	1 反転 0 通常	0	R/W	
		D3	CKSL0	16bitタイマ0入力クロック選択	1 外部クロック 0 内部クロック	0	R/W	
		D2	PTM0	16bitタイマ0クロック出力制御	1 On 0 Off	0	R/W	
		D1	PRESET0	16bitタイマ0リセット	1 リセット 0 無効	0	W	読み出し時: 0
		D0	PRUN0	16bitタイマ0 Run/Stop制御	1 Run 0 Stop	0	R/W	

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈		
16bitタイマ1 コンペアデータ A設定レジスタ	0048188 (HW)	DF	CR1A15	16bitタイマ1 コンペアデータA CR1A15 = MSB CR1A0 = LSB	0～65535	X	R/W			
		DE	CR1A14			X				
		DD	CR1A13			X				
		DC	CR1A12			X				
		DB	CR1A11			X				
		DA	CR1A10			X				
		D9	CR1A9			X				
		D8	CR1A8			X				
		D7	CR1A7			X				
		D6	CR1A6			X				
		D5	CR1A5			X				
		D4	CR1A4			X				
		D3	CR1A3			X				
		D2	CR1A2			X				
		D1	CR1A1			X				
		D0	CR1A0			X				
16bitタイマ1 コンペアデータ B設定レジスタ	004818A (HW)	DF	CR1B15	16bitタイマ1 コンペアデータB CR1B15 = MSB CR1B0 = LSB	0～65535	X	R/W			
		DE	CR1B14			X				
		DD	CR1B13			X				
		DC	CR1B12			X				
		DB	CR1B11			X				
		DA	CR1B10			X				
		D9	CR1B9			X				
		D8	CR1B8			X				
		D7	CR1B7			X				
		D6	CR1B6			X				
		D5	CR1B5			X				
		D4	CR1B4			X				
		D3	CR1B3			X				
		D2	CR1B2			X				
		D1	CR1B1			X				
		D0	CR1B0			X				
16bitタイマ1 カウンタデータ レジスタ	004818C (HW)	DF	TC115	16bitタイマ1 カウンタデータ TC115 = MSB TC10 = LSB	0～65535	X	R			
		DE	TC114			X				
		DD	TC113			X				
		DC	TC112			X				
		DB	TC111			X				
		DA	TC110			X				
		D9	TC19			X				
		D8	TC18			X				
		D7	TC17			X				
		D6	TC16			X				
		D5	TC15			X				
		D4	TC14			X				
		D3	TC13			X				
		D2	TC12			X				
		D1	TC11			X				
		D0	TC10			X				
16bitタイマ1 制御レジスタ	004818E (B)	D7	—	reserved	—		0	—	読み出し時: 0	
		D6	SELFM1	16bitタイマ1ファインモード選択	1	ファイン	0 通常	0	R/W	
		D5	SELCRB1	16bitタイマ1コンペアバッファ	1	許可	0 禁止	0	R/W	
		D4	OUTINV1	16bitタイマ1出力反転	1	反転	0 通常	0	R/W	
		D3	CKSL1	16bitタイマ1入力クロック選択	1	外部クロック	0 内部クロック	0	R/W	
		D2	PTM1	16bitタイマ1クロック出力制御	1	On	0 Off	0	R/W	
		D1	PRESET1	16bitタイマ1リセット	1	リセット	0 無効	0	W	読み出し時: 0
		D0	PRUN1	16bitタイマ1 Run/Stop制御	1	Run	0 Stop	0	R/W	

4 周辺回路

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
16bitタイマ2 コンペアデータ A設定レジスタ	0048190 (HW)	DF	CR2A15	16bitタイマ2 コンペアデータA CR2A15 = MSB CR2A0 = LSB	0～65535	X	R/W	
		DE	CR2A14			X		
		DD	CR2A13			X		
		DC	CR2A12			X		
		DB	CR2A11			X		
		DA	CR2A10			X		
		D9	CR2A9			X		
		D8	CR2A8			X		
		D7	CR2A7			X		
		D6	CR2A6			X		
		D5	CR2A5			X		
		D4	CR2A4			X		
		D3	CR2A3			X		
		D2	CR2A2			X		
		D1	CR2A1			X		
		D0	CR2A0			X		
16bitタイマ2 コンペアデータ B設定レジスタ	0048192 (HW)	DF	CR2B15	16bitタイマ2 コンペアデータB CR2B15 = MSB CR2B0 = LSB	0～65535	X	R/W	
		DE	CR2B14			X		
		DD	CR2B13			X		
		DC	CR2B12			X		
		DB	CR2B11			X		
		DA	CR2B10			X		
		D9	CR2B9			X		
		D8	CR2B8			X		
		D7	CR2B7			X		
		D6	CR2B6			X		
		D5	CR2B5			X		
		D4	CR2B4			X		
		D3	CR2B3			X		
		D2	CR2B2			X		
		D1	CR2B1			X		
		D0	CR2B0			X		
16bitタイマ2 カウンタデータ レジスタ	0048194 (HW)	DF	TC215	16bitタイマ2 カウンタデータ TC215 = MSB TC20 = LSB	0～65535	X	R	
		DE	TC214			X		
		DD	TC213			X		
		DC	TC212			X		
		DB	TC211			X		
		DA	TC210			X		
		D9	TC29			X		
		D8	TC28			X		
		D7	TC27			X		
		D6	TC26			X		
		D5	TC25			X		
		D4	TC24			X		
		D3	TC23			X		
		D2	TC22			X		
		D1	TC21			X		
		D0	TC20			X		
16bitタイマ2 制御レジスタ	0048196 (B)	D7	–	reserved	–	0	–	読み出し時: 0
		D6	SELFM2	16bitタイマ2ファインモード選択	1 ファイン 0 通常	0	R/W	
		D5	SELCRB2	16bitタイマ2コンペアバッファ	1 許可 0 禁止	0	R/W	
		D4	OUTINV2	16bitタイマ2出力反転	1 反転 0 通常	0	R/W	
		D3	CKSL2	16bitタイマ2入力クロック選択	1 外部クロック 0 内部クロック	0	R/W	
		D2	PTM2	16bitタイマ2クロック出力制御	1 On 0 Off	0	R/W	
		D1	PRESET2	16bitタイマ2リセット	1 リセット 0 無効	0	W	読み出し時: 0
		D0	PRUN2	16bitタイマ2 Run/Stop制御	1 Run 0 Stop	0	R/W	

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈		
16bitタイマ3 コンペアデータ A設定レジスタ	0048198 (HW)	DF	CR3A15	16bitタイマ3 コンペアデータA CR3A15 = MSB CR3A0 = LSB	0～65535	X	R/W			
		DE	CR3A14			X				
		DD	CR3A13			X				
		DC	CR3A12			X				
		DB	CR3A11			X				
		DA	CR3A10			X				
		D9	CR3A9			X				
		D8	CR3A8			X				
		D7	CR3A7			X				
		D6	CR3A6			X				
		D5	CR3A5			X				
		D4	CR3A4			X				
		D3	CR3A3			X				
		D2	CR3A2			X				
		D1	CR3A1			X				
		D0	CR3A0			X				
16bitタイマ3 コンペアデータ B設定レジスタ	004819A (HW)	DF	CR3B15	16bitタイマ3 コンペアデータB CR3B15 = MSB CR3B0 = LSB	0～65535	X	R/W			
		DE	CR3B14			X				
		DD	CR3B13			X				
		DC	CR3B12			X				
		DB	CR3B11			X				
		DA	CR3B10			X				
		D9	CR3B9			X				
		D8	CR3B8			X				
		D7	CR3B7			X				
		D6	CR3B6			X				
		D5	CR3B5			X				
		D4	CR3B4			X				
		D3	CR3B3			X				
		D2	CR3B2			X				
		D1	CR3B1			X				
		D0	CR3B0			X				
16bitタイマ3 カウンタデータ レジスタ	004819C (HW)	DF	TC315	16bitタイマ3 カウンタデータ TC315 = MSB TC30 = LSB	0～65535	X	R			
		DE	TC314			X				
		DD	TC313			X				
		DC	TC312			X				
		DB	TC311			X				
		DA	TC310			X				
		D9	TC39			X				
		D8	TC38			X				
		D7	TC37			X				
		D6	TC36			X				
		D5	TC35			X				
		D4	TC34			X				
		D3	TC33			X				
		D2	TC32			X				
		D1	TC31			X				
		D0	TC30			X				
16bitタイマ3 制御レジスタ	004819E (B)	D7	—	reserved	—		0	—	読み出し時: 0	
		D6	SELF3	16bitタイマ3ファインモード選択	1	ファイン	0 通常	0	R/W	
		D5	SELCRB3	16bitタイマ3コンペアバッファ	1	許可	0 禁止	0	R/W	
		D4	OUTINV3	16bitタイマ3出力反転	1	反転	0 通常	0	R/W	
		D3	CKSL3	16bitタイマ3入力クロック選択	1	外部クロック	0 内部クロック	0	R/W	
		D2	PTM3	16bitタイマ3クロック出力制御	1	On	0 Off	0	R/W	
		D1	PRESET3	16bitタイマ3リセット	1	リセット	0 無効	0	W	読み出し時: 0
		D0	PRUN3	16bitタイマ3 Run/Stop制御	1	Run	0 Stop	0	R/W	

4 周辺回路

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
16bitタイマ4 コンペアデータ A設定レジスタ	00481A0 (HW)	DF	CR4A15	16bitタイマ4	0～65535	X	R/W	
		DE	CR4A14	コンペアデータA		X		
		DD	CR4A13	CR4A15 = MSB		X		
		DC	CR4A12	CR4A0 = LSB		X		
		DB	CR4A11			X		
		DA	CR4A10			X		
		D9	CR4A9			X		
		D8	CR4A8			X		
		D7	CR4A7			X		
		D6	CR4A6			X		
		D5	CR4A5			X		
		D4	CR4A4			X		
		D3	CR4A3			X		
		D2	CR4A2			X		
		D1	CR4A1			X		
		D0	CR4A0			X		
16bitタイマ4 コンペアデータ B設定レジスタ	00481A2 (HW)	DF	CR4B15	16bitタイマ4	0～65535	X	R/W	
		DE	CR4B14	コンペアデータB		X		
		DD	CR4B13	CR4B15 = MSB		X		
		DC	CR4B12	CR4B0 = LSB		X		
		DB	CR4B11			X		
		DA	CR4B10			X		
		D9	CR4B9			X		
		D8	CR4B8			X		
		D7	CR4B7			X		
		D6	CR4B6			X		
		D5	CR4B5			X		
		D4	CR4B4			X		
		D3	CR4B3			X		
		D2	CR4B2			X		
		D1	CR4B1			X		
		D0	CR4B0			X		
16bitタイマ4 カウンタデータ レジスタ	00481A4 (HW)	DF	TC415	16bitタイマ4	0～65535	X	R	
		DE	TC414	カウンタデータ		X		
		DD	TC413	TC415 = MSB		X		
		DC	TC412	TC40 = LSB		X		
		DB	TC411			X		
		DA	TC410			X		
		D9	TC49			X		
		D8	TC48			X		
		D7	TC47			X		
		D6	TC46			X		
		D5	TC45			X		
		D4	TC44			X		
		D3	TC43			X		
		D2	TC42			X		
		D1	TC41			X		
		D0	TC40			X		
16bitタイマ4 制御レジスタ	00481A6 (B)	D7	–	reserved	–	0	–	読み出し時: 0
		D6	SELFM4	16bitタイマ4ファインモード選択	1 ファイン 0 通常	0	R/W	
		D5	SELCRB4	16bitタイマ4コンペアバッファ	1 許可 0 禁止	0	R/W	
		D4	OUTINV4	16bitタイマ4出力反転	1 反転 0 通常	0	R/W	
		D3	CKSL4	16bitタイマ4入力クロック選択	1 外部クロック 0 内部クロック	0	R/W	
		D2	PTM4	16bitタイマ4クロック出力制御	1 On 0 Off	0	R/W	
		D1	PRESET4	16bitタイマ4リセット	1 リセット 0 無効	0	W	読み出し時: 0
		D0	PRUN4	16bitタイマ4 Run/Stop制御	1 Run 0 Stop	0	R/W	

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
16bitタイマ5 コンペアデータ A設定レジスタ	00481A8 (HW)	DF	CR5A15	16bitタイマ5 コンペアデータA CR5A15 = MSB CR5A0 = LSB	0～65535	X	R/W	
		DE	CR5A14			X		
		DD	CR5A13			X		
		DC	CR5A12			X		
		DB	CR5A11			X		
		DA	CR5A10			X		
		D9	CR5A9			X		
		D8	CR5A8			X		
		D7	CR5A7			X		
		D6	CR5A6			X		
		D5	CR5A5			X		
		D4	CR5A4			X		
		D3	CR5A3			X		
		D2	CR5A2			X		
		D1	CR5A1			X		
		D0	CR5A0			X		
16bitタイマ5 コンペアデータ B設定レジスタ	00481AA (HW)	DF	CR5B15	16bitタイマ5 コンペアデータB CR5B15 = MSB CR5B0 = LSB	0～65535	X	R/W	
		DE	CR5B14			X		
		DD	CR5B13			X		
		DC	CR5B12			X		
		DB	CR5B11			X		
		DA	CR5B10			X		
		D9	CR5B9			X		
		D8	CR5B8			X		
		D7	CR5B7			X		
		D6	CR5B6			X		
		D5	CR5B5			X		
		D4	CR5B4			X		
		D3	CR5B3			X		
		D2	CR5B2			X		
		D1	CR5B1			X		
		D0	CR5B0			X		
16bitタイマ5 カウンタデータ レジスタ	00481AC (HW)	DF	TC515	16bitタイマ5 カウンタデータ TC515 = MSB TC50 = LSB	0～65535	X	R	
		DE	TC514			X		
		DD	TC513			X		
		DC	TC512			X		
		DB	TC511			X		
		DA	TC510			X		
		D9	TC59			X		
		D8	TC58			X		
		D7	TC57			X		
		D6	TC56			X		
		D5	TC55			X		
		D4	TC54			X		
		D3	TC53			X		
		D2	TC52			X		
		D1	TC51			X		
		D0	TC50			X		
16bitタイマ5 制御レジスタ	00481AE (B)	D7	—	reserved	—	0	—	読み出し時: 0
		D6	SELFM5	16bitタイマ5ファインモード選択	1 ファイン 0 通常	0	R/W	
		D5	SELCRB5	16bitタイマ5コンペアバッファ	1 許可 0 禁止	0	R/W	
		D4	OUTINV5	16bitタイマ5出力反転	1 反転 0 通常	0	R/W	
		D3	CKSL5	16bitタイマ5入力クロック選択	1 外部クロック 0 内部クロック	0	R/W	
		D2	PTM5	16bitタイマ5クロック出力制御	1 On 0 Off	0	R/W	
		D1	PRESET5	16bitタイマ5リセット	1 リセット 0 無効	0	W	読み出し時: 0
		D0	PRUN5	16bitタイマ5 Run/Stop制御	1 Run 0 Stop	0	R/W	

4 周辺回路

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
IDMA ベースアドレス 下位レジスタ	0048200 (HW)	DF	DBASEL15	IDMA		0	R/W	
		DE	DBASEL14	ベースアドレス 下位16ビット		0		
		DD	DBASEL13	(初期値: 0x0C003A0)		0		
		DC	DBASEL12			0		
		DB	DBASEL11			0		
		DA	DBASEL10			0		
		D9	DBASEL9			1		
		D8	DBASEL8			1		
		D7	DBASEL7			1		
		D6	DBASEL6			0		
		D5	DBASEL5			1		
		D4	DBASEL4			0		
		D3	DBASEL3			0		
		D2	DBASEL2			0		
		D1	DBASEL1			0		
		D0	DBASEL0			0		
IDMA ベースアドレス 上位レジスタ	0048202 (HW)	DF-C	-	reserved	-	-	-	読み出し時: 不定
		DB	DBASEH11	IDMA		0	R/W	
		DA	DBASEH10	ベースアドレス 上位12ビット		0		
		D9	DBASEH9	(初期値: 0x0C003A0)		0		
		D8	DBASEH8			0		
		D7	DBASEH7			1		
		D6	DBASEH6			1		
		D5	DBASEH5			0		
		D4	DBASEH4			0		
		D3	DBASEH3			0		
		D2	DBASEH2			0		
		D1	DBASEH1			0		
		D0	DBASEH0			0		
IDMAスタート レジスタ	0048204 (B)	D7	DSTART	IDMAスタート	1 IDMA開始 0 停止	0	R/W	
		D6-0	DCHN	IDMAチャネル番号	0~127	0	R/W	
IDMAイネー ブルレジスタ	0048205 (B)	D7-1	-	reserved	-	-	-	
		D0	IDMAEN	IDMAイネーブル	1 転送可 0 転送不可	0	R/W	

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
高速DMA Ch.0 転送カウンタ レジスタ	0048220 (HW)	DF	TC0_L7	Ch.0転送カウンタ[7:0] (ブロック転送モード)		X	R/W	
		DE	TC0_L6			X		
		DD	TC0_L5			X		
		DC	TC0_L4			X		
		DB	TC0_L3			X		
		DA	TC0_L2			X		
		D9	TC0_L1			X		
		D8	TC0_L0			X		
		D7	BLKLEN07	Ch.0ブロック長 (ブロック転送モード)		X	R/W	
		D6	BLKLEN06			X		
		D5	BLKLEN05			X		
		D4	BLKLEN04			X		
		D3	BLKLEN03			X		
		D2	BLKLEN02			X		
		D1	BLKLEN01			X		
		D0	BLKLEN00			X		
高速DMA Ch.0 制御レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048222 (HW)	DF	DUALM0	Ch.0アドレスモード選択	1 デュアル 0 シングル	0	R/W	
		DE	D0DIR	D) 無効	—	—	—	
				S) Ch.0転送方向制御	1 メモリWR 0 メモリRD	0	R/W	
		DD-8	—	reserved	—	—	—	読み出し時: 不定
		D7	TC0_H7	Ch.0転送カウンタ[15:8] (ブロック転送モード)		X	R/W	
		D6	TC0_H6			X		
		D5	TC0_H5			X		
		D4	TC0_H4			X		
		D3	TC0_H3	Ch.0転送カウンタ[23:16] (シングル/連続転送モード)		X		
		D2	TC0_H2			X		
		D1	TC0_H1			X		
		D0	TC0_H0			X		
高速DMA Ch.0 転送元下位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048224 (HW)	DF	S0ADRL15	D) Ch.0転送元アドレス[15:0] S) Ch.0メモリアドレス[15:0]		X	R/W	
		DE	S0ADRL14			X		
		DD	S0ADRL13			X		
		DC	S0ADRL12			X		
		DB	S0ADRL11			X		
		DA	S0ADRL10			X		
		D9	S0ADRL9			X		
		A8	S0ADRL8			X		
		D7	S0ADRL7			X		
		D6	S0ADRL6			X		
		D5	S0ADRL5			X		
		D4	S0ADRL4			X		
		D3	S0ADRL3			X		
		D2	S0ADRL2			X		
		D1	S0ADRL1			X		
		D0	S0ADRL0			X		
高速DMA Ch.0 転送元上位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048226 (HW)	DF	—	reserved	—	—	—	
		DE	DATSIZE0	Ch.0転送データサイズ	1 ハーフワード 0 バイト	0	R/W	
		DD	S0IN1	D) Ch.0転送元アドレス制御	S0IN[1:0]	0	R/W	
		DC	S0IN0	S) Ch.0メモリアドレス制御	1 1 Inc.(initなし) 1 0 Inc.(init) 0 1 Dec.(initなし) 0 0 固定	0		
		DB	S0ADRH11	D) Ch.0転送元アドレス[27:16] S) Ch.0メモリアドレス[27:16]		X	R/W	
		DA	S0ADRH10			X		
		D9	S0ADRH9			X		
		A8	S0ADRH8			X		
		D7	S0ADRH7			X		
		D6	S0ADRH6			X		
		D5	S0ADRH5			X		
		D4	S0ADRH4			X		
		D3	S0ADRH3			X		
		D2	S0ADRH2			X		
		D1	S0ADRH1			X		
		D0	S0ADRH0			X		

4 周辺回路

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
高速DMA Ch.0 転送先下位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048228 (HW)	DF DE DD DC DB DA D9 A8 D7 D6 D5 D4 D3 D2 D1 D0	D0ADRL15 D0ADRL14 D0ADRL13 D0ADRL12 D0ADRL11 D0ADRL10 D0ADRL9 D0ADRL8 D0ADRL7 D0ADRL6 D0ADRL5 D0ADRL4 D0ADRL3 D0ADRL2 D0ADRL1 D0ADRL0	D) Ch.0転送先アドレス[15:0] S) 無効		X X X X X X X X X X X X X X X X	R/W	
高速DMA Ch.0 転送先上位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	004822A (HW)	DF DE DD DC DB DA D9 A8 D7 D6 D5 D4 D3 D2 D1 D0	D0MOD1 D0MOD0 D0IN1 D0IN0 D0ADRH11 D0ADRH10 D0ADRH9 D0ADRH8 D0ADRH7 D0ADRH6 D0ADRH5 D0ADRH4 D0ADRH3 D0ADRH2 D0ADRH1 D0ADRH0	Ch.0転送モード D) Ch.0転送先アドレス制御 S) 無効 D) Ch.0転送先アドレス[27:16] S) 無効	D0MOD[1:0] 1 1 1 0 0 1 0 0 D0IN[1:0] 1 1 1 0 0 1 0 0 モード 無効 ブロック転送 連続転送 シングル転送 Inc/dec Inc.(initなし) Inc.(init) Dec.(initなし) 固定	0 0 0 0 X X X X X X X X X X X	R/W R/W R/W	
高速DMA Ch.0 イネーブル レジスタ	004822C (HW)	DF-1 D0	- HS0_EN	reserved Ch.0イネーブル	- 1 許可 0 禁止	- 0	- R/W	読み出し時: 不定
高速DMA Ch.0 トリガフラグ レジスタ	004822E (HW)	DF-1 D0	- HS0_TF	reserved Ch.0トリガフラグクリア(WR) Ch.0トリガフラグステータス(RD)	- 1 クリア 0 無効 1 セット 0 クリア	- 0	- R/W	読み出し時: 不定

レジスタ名	アドレス	ビット	名 称	機 能	設 定			Init.	R/W	注 釈		
高速DMA Ch.1 転送カウンタ レジスタ	0048230 (HW)	DF	TC1_L7	Ch.1転送カウンタ[7:0] (ブロック転送モード) Ch.1転送カウンタ[15:8] (シングル/連続転送モード)				X	R/W			
		DE	TC1_L6					X				
		DD	TC1_L5					X				
		DC	TC1_L4					X				
		DB	TC1_L3					X				
		DA	TC1_L2					X				
		D9	TC1_L1					X				
		D8	TC1_L0					X				
		D7	BLKLEN17	Ch.1ブロック長 (ブロック転送モード) Ch.1転送カウンタ[7:0] (シングル/連続転送モード)				X	R/W			
		D6	BLKLEN16					X				
		D5	BLKLEN15					X				
		D4	BLKLEN14					X				
		D3	BLKLEN13					X				
		D2	BLKLEN12					X				
		D1	BLKLEN11					X				
		D0	BLKLEN10					X				
高速DMA Ch.1 制御レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048232 (HW)	DF	DUALM1	Ch.1アドレスモード選択	1	デュアル	0	シングル	0	R/W		
		DE	D1DIR	D)無効 S) Ch.1転送方向制御	—			—	—	読み出し時: 不定		
		DD-8	—	reserved	—			—	—			
		D7	TC1_H7	Ch.1転送カウンタ[15:8] (ブロック転送モード) Ch.1転送カウンタ[23:16] (シングル/連続転送モード)				X	R/W			
		D6	TC1_H6					X				
		D5	TC1_H5					X				
		D4	TC1_H4					X				
		D3	TC1_H3					X				
		D2	TC1_H2					X				
		D1	TC1_H1					X				
		D0	TC1_H0					X				
		高速DMA Ch.1 転送元下位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048234 (HW)	DF	S1ADRL15	D) Ch.1転送元アドレス[15:0] S) Ch.1メモリアドレス[15:0]				X	R/W	
				DE	S1ADRL14					X		
				DD	S1ADRL13					X		
				DC	S1ADRL12					X		
				DB	S1ADRL11					X		
DA	S1ADRL10			X								
D9	S1ADRL9			X								
A8	S1ADRL8			X								
D7	S1ADRL7			X								
D6	S1ADRL6			X								
D5	S1ADRL5			X								
D4	S1ADRL4			X								
D3	S1ADRL3			X								
D2	S1ADRL2			X								
D1	S1ADRL1			X								
D0	S1ADRL0			X								
高速DMA Ch.1 転送元上位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048236 (HW)	DF	—	reserved	—			—	—			
		DE	DATSIZE1	Ch.1転送データサイズ	1	ハーフワード	0	バイト	0		R/W	
		DD	S1IN1	D) Ch.1転送元アドレス制御	S1IN[1:0]		Inc/dec		0		R/W	
		DC	S1IN0	S) Ch.1メモリアドレス制御	1	1	Inc.(initなし)		0			
				1	0	Inc.(init)						
				0	1	Dec.(initなし)						
				0	0	固定						
		DB	S1ADRH11	D) Ch.1転送元アドレス[27:16] S) Ch.1メモリアドレス[27:16]					X	R/W		
		DA	S1ADRH10						X			
		D9	S1ADRH9						X			
		A8	S1ADRH8						X			
		D7	S1ADRH7						X			
		D6	S1ADRH6						X			
		D5	S1ADRH5						X			
		D4	S1ADRH4						X			
		D3	S1ADRH3						X			
D2	S1ADRH2	X										
D1	S1ADRH1	X										
D0	S1ADRH0	X										

4 周辺回路

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
高速DMA Ch.1 転送先下位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048238 (HW)	DF DE DD DC DB DA D9 A8 D7 D6 D5 D4 D3 D2 D1 D0	D1ADRL15 D1ADRL14 D1ADRL13 D1ADRL12 D1ADRL11 D1ADRL10 D1ADRL9 D1ADRL8 D1ADRL7 D1ADRL6 D1ADRL5 D1ADRL4 D1ADRL3 D1ADRL2 D1ADRL1 D1ADRL0	D) Ch.1転送先アドレス[15:0] S) 無効		X X X X X X X X X X X X X X X X X	R/W	
高速DMA Ch.1 転送先上位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	004823A (HW)	DF DE DD DC DB DA D9 A8 D7 D6 D5 D4 D3 D2 D1 D0	D1MOD1 D1MOD0 D1IN1 D1IN0 D1ADRH11 D1ADRH10 D1ADRH9 D1ADRH8 D1ADRH7 D1ADRH6 D1ADRH5 D1ADRH4 D1ADRH3 D1ADRH2 D1ADRH1 D1ADRH0	Ch.1転送モード D) Ch.1転送先アドレス制御 S) 無効 D) Ch.1転送先アドレス[27:16] S) 無効	D1MOD[1:0] 1 1 1 0 0 1 0 0 D1IN[1:0] 1 1 1 0 0 1 0 0 モード 無効 ブロック転送 連続転送 シングル転送 Inc/dec Inc.(initなし) Inc.(init) Dec.(initなし) 固定	0 0 0 0 X X X X X X X X X X X X	R/W R/W R/W	
高速DMA Ch.1 イネーブル レジスタ	004823C (HW)	DF-1 D0	- HS1_EN	reserved Ch.1イネーブル	- 1 許可 0 禁止	- 0	- R/W	読み出し時: 不定
高速DMA Ch.1 トリガフラグ レジスタ	004823E (HW)	DF-1 D0	- HS1_TF	reserved Ch.1トリガフラグクリア(WR) Ch.1トリガフラグステータス(RD)	- 1 クリア 0 無効 1 セット 0 クリア	- 0	- R/W	読み出し時: 不定

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
高速DMA Ch.2 転送カウンタ レジスタ	0048240 (HW)	DF	TC2_L7	Ch.2転送カウンタ[7:0] (ブロック転送モード)		X	R/W	
		DE	TC2_L6			X		
		DD	TC2_L5			X		
		DC	TC2_L4			X		
		DB	TC2_L3			X		
		DA	TC2_L2			X		
		D9	TC2_L1			X		
		D8	TC2_L0			X		
		D7	BLKLEN27	Ch.2ブロック長 (ブロック転送モード)		X	R/W	
		D6	BLKLEN26			X		
		D5	BLKLEN25			X		
		D4	BLKLEN24			X		
		D3	BLKLEN23			X		
		D2	BLKLEN22			X		
		D1	BLKLEN21			X		
		D0	BLKLEN20			X		
高速DMA Ch.2 制御レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048242 (HW)	DF	DUALM2	Ch.2アドレスモード選択	1 デュアル 0 シングル	0	R/W	
		DE	D2DIR	D) 無効	—	—	—	
				S) Ch.2転送方向制御	1 メモリWR 0 メモリRD	0	R/W	
		DD-8	—	reserved	—	—	—	読み出し時: 不定
		D7	TC2_H7	Ch.2転送カウンタ[15:8] (ブロック転送モード)		X	R/W	
		D6	TC2_H6			X		
		D5	TC2_H5			X		
		D4	TC2_H4			X		
		D3	TC2_H3	Ch.2転送カウンタ[23:16] (シングル/連続転送モード)		X		
		D2	TC2_H2			X		
		D1	TC2_H1			X		
		D0	TC2_H0			X		
高速DMA Ch.2 転送元下位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048244 (HW)	DF	S2ADRL15	D) Ch.2転送元アドレス[15:0] S) Ch.2メモリアドレス[15:0]		X	R/W	
		DE	S2ADRL14			X		
		DD	S2ADRL13			X		
		DC	S2ADRL12			X		
		DB	S2ADRL11			X		
		DA	S2ADRL10			X		
		D9	S2ADRL9			X		
		A8	S2ADRL8			X		
		D7	S2ADRL7			X		
		D6	S2ADRL6			X		
		D5	S2ADRL5			X		
		D4	S2ADRL4			X		
		D3	S2ADRL3			X		
		D2	S2ADRL2			X		
		D1	S2ADRL1			X		
		D0	S2ADRL0			X		
高速DMA Ch.2 転送元上位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048246 (HW)	DF	—	reserved	—	—	—	
		DE	DATSIZE2	Ch.2転送データサイズ	1 ハーフワード 0 バイト	0	R/W	
		DD	S2IN1	D) Ch.2転送元アドレス制御	S2IN[1:0]	Inc/dec	0	R/W
		DC	S2IN0	S) Ch.2メモリアドレス制御	1 1 Inc.(initなし)	0		
					1 0 Inc.(init)			
					0 1 Dec.(initなし)			
					0 0 固定			
		DB	S2ADRH11	D) Ch.2転送元アドレス[27:16] S) Ch.2メモリアドレス[27:16]		X	R/W	
		DA	S2ADRH10			X		
		D9	S2ADRH9			X		
		A8	S2ADRH8			X		
		D7	S2ADRH7			X		
		D6	S2ADRH6			X		
		D5	S2ADRH5			X		
		D4	S2ADRH4			X		
		D3	S2ADRH3			X		
		D2	S2ADRH2			X		
		D1	S2ADRH1			X		
		D0	S2ADRH0			X		

4 周辺回路

レジスタ名	アドレス	ビット	名 称	機 能	設 定		Init.	R/W	注 釈		
高速DMA Ch.2 転送先下位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048248 (HW)	DF	D2ADRL15	D) Ch.2転送先アドレス[15:0] S) 無効			X	R/W			
		DE	D2ADRL14				X				
		DD	D2ADRL13				X				
		DC	D2ADRL12				X				
		DB	D2ADRL11				X				
		DA	D2ADRL10				X				
		D9	D2ADRL9				X				
		A8	D2ADRL8				X				
		D7	D2ADRL7				X				
		D6	D2ADRL6				X				
		D5	D2ADRL5				X				
		D4	D2ADRL4				X				
		D3	D2ADRL3				X				
		D2	D2ADRL2				X				
		D1	D2ADRL1				X				
		D0	D2ADRL0				X				
		高速DMA Ch.2 転送先上位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	004824A (HW)				DF			D2MOD1	Ch.2転送モード
DE	D2MOD0			1	1	無効		0			
				1	0	ブロック転送		R/W			
				0	1	連続転送					
				0	0	シングル転送					
DD	D2IN1			D) Ch.2転送先アドレス制御 S) 無効	D2IN[1:0]		Inc/dec		0	R/W	
DC	D2IN0				1	1	Inc.(initなし)		0		
					1	0	Inc.(init)				
					0	1	Dec.(initなし)				
					0	0	固定				
DB	D2ADRH11			D) Ch.2転送先アドレス[27:16] S) 無効			X	R/W			
DA	D2ADRH10										
D9	D2ADRH9										
A8	D2ADRH8										
D7	D2ADRH7										
D6	D2ADRH6										
D5	D2ADRH5										
D4	D2ADRH4										
D3	D2ADRH3										
D2	D2ADRH2										
D1	D2ADRH1										
D0	D2ADRH0										
高速DMA Ch.2 イネーブル レジスタ	004824C (HW)	DF-1	-	reserved	-		-	-	読み出し時: 不定		
		D0	HS2_EN	Ch.2イネーブル	1	許可	0	禁止	0	R/W	
高速DMA Ch.2 トリガフラグ レジスタ	004824E (HW)	DF-1	-	reserved	-		-	-	読み出し時: 不定		
		D0	HS2_TF	Ch.2トリガフラグクリア(WR) Ch.2トリガフラグステータス(RD)	1	クリア	0	無効	0	R/W	
					1	セット	0	クリア			

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
高速DMA Ch.3 転送カウンタ レジスタ	0048250 (HW)	DF	TC3_L7	Ch.3転送カウンタ[7:0] (ブロック転送モード)		X	R/W	
		DE	TC3_L6			X		
		DD	TC3_L5			X		
		DC	TC3_L4			X		
		DB	TC3_L3			X		
		DA	TC3_L2			X		
		D9	TC3_L1			X		
		D8	TC3_L0			X		
		D7	BLKLEN37	Ch.3ブロック長 (ブロック転送モード)		X	R/W	
		D6	BLKLEN36			X		
		D5	BLKLEN35			X		
		D4	BLKLEN34			X		
		D3	BLKLEN33			X		
		D2	BLKLEN32			X		
		D1	BLKLEN31			X		
		D0	BLKLEN30			X		
高速DMA Ch.3 制御レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048252 (HW)	DF	DUALM3	Ch.3アドレスモード選択	1 デュアル 0 シングル	0	R/W	
		DE	D3DIR	D) 無効	—	—	—	
				S) Ch.3転送方向制御	1 メモリWR 0 メモリRD	0	R/W	
		DD-8	—	reserved	—	—	—	読み出し時: 不定
		D7	TC3_H7	Ch.3転送カウンタ[15:8] (ブロック転送モード)		X	R/W	
		D6	TC3_H6			X		
		D5	TC3_H5			X		
		D4	TC3_H4			X		
		D3	TC3_H3	Ch.3転送カウンタ[23:16] (シングル/連続転送モード)		X		
		D2	TC3_H2			X		
		D1	TC3_H1			X		
		D0	TC3_H0			X		
高速DMA Ch.3 転送元下位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048254 (HW)	DF	S3ADRL15	D) Ch.3転送元アドレス[15:0] S) Ch.3メモリアドレス[15:0]		X	R/W	
		DE	S3ADRL14			X		
		DD	S3ADRL13			X		
		DC	S3ADRL12			X		
		DB	S3ADRL11			X		
		DA	S3ADRL10			X		
		D9	S3ADRL9			X		
		A8	S3ADRL8			X		
		D7	S3ADRL7			X		
		D6	S3ADRL6			X		
		D5	S3ADRL5			X		
		D4	S3ADRL4			X		
		D3	S3ADRL3			X		
		D2	S3ADRL2			X		
		D1	S3ADRL1			X		
		D0	S3ADRL0			X		
高速DMA Ch.3 転送元上位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048256 (HW)	DF	—	reserved	—	—	—	
		DE	DATSIZE3	Ch.3転送データサイズ	1 ハーフワード 0 バイト	0	R/W	
		DD	S3IN1	D) Ch.3転送元アドレス制御	S3IN[1:0]	Inc/dec	0	R/W
		DC	S3IN0	S) Ch.3メモリアドレス制御	1 1 Inc.(initなし) 1 0 Inc.(init) 0 1 Dec.(initなし) 0 0 固定	0		
		DB	S3ADRH11	D) Ch.3転送元アドレス[27:16] S) Ch.3メモリアドレス[27:16]		X	R/W	
		DA	S3ADRH10			X		
		D9	S3ADRH9			X		
		A8	S3ADRH8			X		
		D7	S3ADRH7			X		
		D6	S3ADRH6			X		
		D5	S3ADRH5			X		
		D4	S3ADRH4			X		
		D3	S3ADRH3			X		
		D2	S3ADRH2			X		
		D1	S3ADRH1			X		
		D0	S3ADRH0			X		

4 周辺回路

レジスタ名	アドレス	ビット	名 称	機 能	設 定			Init.	R/W	注 釈	
高速DMA Ch.3 転送先下位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048258 (HW)	DF	D3ADRL15	D) Ch.3転送先アドレス[15:0] S) 無効				X	R/W		
		DE	D3ADRL14					X			
		DD	D3ADRL13					X			
		DC	D3ADRL12					X			
		DB	D3ADRL11					X			
		DA	D3ADRL10					X			
		D9	D3ADRL9					X			
		A8	D3ADRL8					X			
		D7	D3ADRL7					X			
		D6	D3ADRL6					X			
		D5	D3ADRL5					X			
		D4	D3ADRL4					X			
		D3	D3ADRL3					X			
		D2	D3ADRL2					X			
		D1	D3ADRL1					X			
		D0	D3ADRL0					X			
		高速DMA Ch.3 転送先上位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	004825A (HW)					DF DE			D3MOD1 D3MOD0
1	1			無効	0						
1	0			ブロック転送	連続転送 シングル転送						
0	1										
0	0										
DD DC	D3IN1 D3IN0			D) Ch.3転送先アドレス制御 S) 無効	D3IN[1:0]		Inc/dec	0	R/W		
					1	1	Inc.(initなし)	0			
					1	0	Inc.(init)				
					0	1	Dec.(initなし)				
					0	0	固定				
DB DA D9 A8 D7 D6 D5 D4 D3 D2 D1 D0	D3ADRH11 D3ADRH10 D3ADRH9 D3ADRH8 D3ADRH7 D3ADRH6 D3ADRH5 D3ADRH4 D3ADRH3 D3ADRH2 D3ADRH1 D3ADRH0			D) Ch.3転送先アドレス[27:16] S) 無効				X	R/W		
								X			
								X			
								X			
								X			
								X			
								X			
								X			
								X			
								X			
								X			
								X			
								X			
								X			
高速DMA Ch.3 イネーブル レジスタ	004825C (HW)	DF-1	-	reserved	-			-	-	読み出し時: 不定	
D0		HS3_EN	Ch.3イネーブル	1	許可	0	禁止	0	R/W		
高速DMA Ch.3 トリガフラグ レジスタ	004825E (HW)	DF-1	-	reserved	-			-	-	読み出し時: 不定	
		D0	HS3_TF	Ch.3トリガフラグクリア(WR)	1	クリア	0	無効	0	R/W	
				Ch.3トリガフラグステータス(RD)	1	セット	0	クリア			

レジスタ名	アドレス	ビット	名 称	設 定				Init.	R/W	注 釈	
SID13705 REG[00h] レビジョン コードレジスタ	039FFE0 (B)	D7	プロダクトコードビット5	SID13705 = "001001"				0	R		
		D6	プロダクトコードビット4					0			
		D5	プロダクトコードビット3					1			
		D4	プロダクトコードビット2					0			
		D3	プロダクトコードビット1					0			
		D2	プロダクトコードビット0					1			
		D1	レビジョンコードビット1	レビジョン = "01"				0	R		
		D0	レビジョンコードビット0					1			
SID13705 REG[01h] モードレジスタ0	039FFE1 (B)	D7	TFT/STN	1	TFT/D-TFD	0	STN	0	R/W		
		D6	デュアル/シングル	1	デュアル	0	シングル	0	R/W		
		D5	カラー/モノクロ	1	カラー	0	モノクロ	0	R/W		
		D4	FPLINE極性(アクティブHigh/Low)	1	High	0	Low	0	R/W		
		D3	FPFLAME極性(アクティブHigh/Low)	1	High	0	Low	0	R/W		
		D2	マスクFPSHIFT	1	マスク	0	マスクなし	0	R/W		
		D1	データ幅ビット1	SID13705 Hardware Functional Specification参照				0	R/W		
		D0	データ幅ビット0					0			
SID13705 REG[02h] モードレジスタ1	039FFE2 (B)	D7	ビット/ピクセルビット1	ビット[1:0]		ビット/ピクセル		0	R/W		
		D6	ビット/ピクセルビット0								8 bpp 4 bpp 2 bpp 1 bpp
		D5	ハイパフォーマンス	1	MClk=PClk	0	MClk=PClk/x	0	R/W		
		D4	入力クロック分周(Clk / 2)	1	Clk/1	0	Clk/2	0	R/W		
		D3	表示ブランク	1	ブランク	0	表示	0	R/W		
		D2	フレーム繰り返し	1	繰り返す	0	繰り返さない	0	R/W		
		D1	ハードウェアビデオインパースイネーブル	1	インパート	0	GPIO4	0	R/W		
		D0	ソフトウェアビデオインパース	1	インパート	0	ノーマル	0	R/W		
SID13705 REG[03h] モードレジスタ2	039FFE3 (B)	D7-4	n/a	-				-	-		
		D3	LCDPWRオーバーライド	1	無効	0	使用	0	R/W		
		D2	ハードウェアパワーセーブイネーブル	1	イネーブル	0	GPIO0	0	R/W		
		D1	ソフトウェアパワーセーブビット1	ビット[1:0]		モード		0	R/W		
		D0	ソフトウェアパワーセーブビット0								1 1 1 0 0 1 0 0
SID13705 REG[04h] 水平方向パネル サイズレジスタ	039FFE4 (B)	D7	n/a							-	
		D6	水平方向パネルサイズビット6	設定値 = (水平パネル解像度/8) - 1				0	R/W		
		D5	水平方向パネルサイズビット5					0			
		D4	水平方向パネルサイズビット4					0			
		D3	水平方向パネルサイズビット3					0			
		D2	水平方向パネルサイズビット2					0			
		D1	水平方向パネルサイズビット1					0			
		D0	水平方向パネルサイズビット0					0			
SID13705 REG[05h] 垂直方向パネル サイズレジスタ (LSB)	039FFE5 (B)	D7	垂直方向パネルサイズビット7	設定値 = 垂直パネル解像度 - 1				0	R/W		
		D6	垂直方向パネルサイズビット6					0			
		D5	垂直方向パネルサイズビット5					0			
		D4	垂直方向パネルサイズビット4					0			
		D3	垂直方向パネルサイズビット3					0			
		D2	垂直方向パネルサイズビット2					0			
		D1	垂直方向パネルサイズビット1					0			
		D0	垂直方向パネルサイズビット0					0			
SID13705 REG[06h] 垂直方向パネル サイズレジスタ (MSB)	039FFE6 (B)	D7-2	n/a	-				-	-		
		D1	垂直方向パネルサイズビット9	設定値 = 垂直パネル解像度 - 1				0	R/W		
		D0	垂直方向パネルサイズビット8					0			
SID13705 REG[07h] FPLINEスタート ポジション	039FFE7 (B)	D7-5	n/a	-				-	-		
		D4	FPLINEスタートポジションビット4	FPLINE スタートポジション(ピクセル) = (REG[07h] + 2) × 8				0	R/W		
		D3	FPLINEスタートポジションビット3					0			
		D2	FPLINEスタートポジションビット2					0			
		D1	FPLINEスタートポジションビット1					0			
		D0	FPLINEスタートポジションビット0					0			
SID13705 REG[08h] 水平方向非表示 期間	039FFE8 (B)	D7-5	n/a	-				-	-		
		D4	水平方向非表示期間ビット4	水平方向非表示期間(ピクセル) = (REG[08h] + 4) × 8				0	R/W		
		D3	水平方向非表示期間ビット3					0			
		D2	水平方向非表示期間ビット2					0			
		D1	水平方向非表示期間ビット1					0			
		D0	水平方向非表示期間ビット0					0			

4 周辺回路

レジスタ名	アドレス	ビット	名 称	設 定	Init.	R/W	注 釈
SID13705 REG[09h] FPFRAMEスタート ポジション	039FFE9 (B)	D7-6	n/a	—	—	—	
		D5	FPFRAMEスタートポジションビット5	FPFRAME スタートポジション(ライン) = REG[09h]	0	R/W	
		D4	FPFRAMEスタートポジションビット4		0		
		D3	FPFRAMEスタートポジションビット3		0		
		D2	FPFRAMEスタートポジションビット2		0		
		D1	FPFRAMEスタートポジションビット1		0		
		D0	FPFRAMEスタートポジションビット0		0		
SID13705 REG[0Ah] 垂直方向非表示 期間	039FFEA (B)	D7	垂直方向非表示ステータス	1 非表示期間 0 表示	0	R	
		D6	n/a	—	—	—	
		D5	垂直方向非表示期間ビット5	垂直方向非表示期間(ライン) = REG[0Ah]ビット[5:0]	0	R/W	
		D4	垂直方向非表示期間ビット4		0		
		D3	垂直方向非表示期間ビット3		0		
		D2	垂直方向非表示期間ビット2		0		
		D1	垂直方向非表示期間ビット1		0		
		D0	垂直方向非表示期間ビット0		0		
SID13705 REG[0Bh] MOD周期 レジスタ	039FFEB (B)	D7-6	n/a	—	—	—	
		D5	MODレートビット5		0	R/W	
		D4	MODレートビット4		0		
		D3	MODレートビット3		0		
		D2	MODレートビット2		0		
		D1	MODレートビット1		0		
		D0	MODレートビット0		0		
SID13705 REG[0Ch] 第一画面スター トアドレスレジ スタ(LSB)	039FFEC (B)	D7	画面1スタートアドレスビット7		0	R/W	
		D6	画面1スタートアドレスビット6		0		
		D5	画面1スタートアドレスビット5		0		
		D4	画面1スタートアドレスビット4		0		
		D3	画面1スタートアドレスビット3		0		
		D2	画面1スタートアドレスビット2		0		
		D1	画面1スタートアドレスビット1		0		
SID13705 REG[0Dh] 第一画面スター トアドレスレジ スタ(MSB)	039FFED (B)	D7	画面1スタートアドレスビット15		0	R/W	
		D6	画面1スタートアドレスビット14		0		
		D5	画面1スタートアドレスビット13		0		
		D4	画面1スタートアドレスビット12		0		
		D3	画面1スタートアドレスビット11		0		
		D2	画面1スタートアドレスビット10		0		
		D1	画面1スタートアドレスビット9		0		
SID13705 REG[0Eh] 第二画面スター トアドレスレジ スタ(LSB)	039FFEE (B)	D7	画面2スタートアドレスビット7		0	R/W	
		D6	画面2スタートアドレスビット6		0		
		D5	画面2スタートアドレスビット5		0		
		D4	画面2スタートアドレスビット4		0		
		D3	画面2スタートアドレスビット3		0		
		D2	画面2スタートアドレスビット2		0		
		D1	画面2スタートアドレスビット1		0		
SID13705 REG[0Fh] 第二画面スター トアドレスレジ スタ(MSB)	039FFEF (B)	D7	画面2スタートアドレスビット15		0	R/W	
		D6	画面2スタートアドレスビット14		0		
		D5	画面2スタートアドレスビット13		0		
		D4	画面2スタートアドレスビット12		0		
		D3	画面2スタートアドレスビット11		0		
		D2	画面2スタートアドレスビット10		0		
		D1	画面2スタートアドレスビット9		0		
SID13705 REG[10h] 画面1スタートア ドレスオーバ フローレジスタ	039FFF0 (B)	D7-1	n/a	—	—	—	
		D0	画面1スタートアドレスビット16 (ポートレートモードのみ)		0	R/W	
SID13705 REG[11h] メモリアドレス オフセットレジ スタ	039FFF1 (B)	D7	メモリアドレスオフセットビット7		0	R/W	
		D6	メモリアドレスオフセットビット6		0		
		D5	メモリアドレスオフセットビット5		0		
		D4	メモリアドレスオフセットビット4		0		
		D3	メモリアドレスオフセットビット3		0		
		D2	メモリアドレスオフセットビット2		0		
		D1	メモリアドレスオフセットビット1		0		
		D0	メモリアドレスオフセットビット0		0		

レジスタ名	アドレス	ビット	名 称	設 定	Init.	R/W	注 釈
SID13705 REG[12h] 第一画面垂直方向 サイズレジスタ (LSB)	039FFF2 (B)	D7	画面1垂直方向サイズビット7		0	R/W	
		D6	画面1垂直方向サイズビット6		0		
		D5	画面1垂直方向サイズビット5		0		
		D4	画面1垂直方向サイズビット4		0		
		D3	画面1垂直方向サイズビット3		0		
		D2	画面1垂直方向サイズビット2		0		
		D1	画面1垂直方向サイズビット1		0		
		D0	画面1垂直方向サイズビット0		0		
SID13705 REG[13h] 第一画面垂直方向 サイズレジスタ (MSB)	039FFF3 (B)	D7-2	n/a		—	—	
		D1	画面1垂直方向サイズビット9		0	R/W	
		D0	画面1垂直方向サイズビット8		0		
SID13705 REG[15h] ルックアップテ ーブルアドレス レジスタ	039FFF5 (B)	D7	LUTアドレスビット7		0	R/W	
		D6	LUTアドレスビット6		0		
		D5	LUTアドレスビット5		0		
		D4	LUTアドレスビット4		0		
		D3	LUTアドレスビット3		0		
		D2	LUTアドレスビット2		0		
		D1	LUTアドレスビット1		0		
		D0	LUTアドレスビット0		0		
SID13705 REG[17h] ルックアップ テーブルデータ レジスタ	039FFF7 (B)	D7	LUTデータビット3		0	R/W	
		D6	LUTデータビット2		0		
		D5	LUTデータビット1		0		
		D4	LUTデータビット0		0		
		D3-0	n/a	—	—	—	
SID13705 REG[18h] GPIO設定 レジスタ	039FFF8 (B)	D7-5	n/a	—	—	—	
		D4	GPIO4端子I/O設定	1 出力 0 入力	0	R/W	
		D3	GPIO3端子I/O設定	1 出力 0 入力	0	R/W	
		D2	GPIO2端子I/O設定	1 出力 0 入力	0	R/W	
		D1	GPIO1端子I/O設定	1 出力 0 入力	0	R/W	
		D0	GPIO0端子I/O設定	1 出力 0 入力	0	R/W	
SID13705 REG[19h] GPIOステータ ス/コントロール レジスタ	039FFF9 (B)	D7-5	n/a	—	—	—	
		D4	GPIO4端子I/Oステータス	1 1 0 0	0	R/W	
		D3	GPIO3端子I/Oステータス	1 1 0 0	0	R/W	
		D2	GPIO2端子I/Oステータス	1 1 0 0	0	R/W	
		D1	GPIO1端子I/Oステータス	1 1 0 0	0	R/W	
		D0	GPIO0端子I/Oステータス	1 1 0 0	0	R/W	
SID13705 REG[1Ah] スクラッチパッ ドレジスタ	039FFFA (B)	D7	スクラッチビット7	1 1 0 0	0	R/W	
		D6	スクラッチビット6		0	R/W	
		D5	スクラッチビット5		0	R/W	
		D4	スクラッチビット4		0	R/W	
		D3	スクラッチビット3		0	R/W	
		D2	スクラッチビット2		0	R/W	
		D1	スクラッチビット1		0	R/W	
		D0	スクラッチビット0		0	R/W	
SID13705 REG[1Bh] ポートレート モードレジスタ	039FFFB (B)	D7	ポートレートモードイネーブル	1 縦長画面 0 横長画面	0	R/W	
		D6	ポートレートモード選択	1 オルタネート 0 デフォルト	0	R/W	
		D5-3	n/a	—	—	—	
		D2	reserved	0固定	0	R/W	
		D1	ポートレートモードピクセルクロック選択1	SID13705 Hardware	0	R/W	
SID13705 REG[1Ch] ラインバイトカ ウントレジスタ (ポートレート モード用)	039FFFC (B)	D7	ラインバイトカウントビット7		0	R/W	
		D6	ラインバイトカウントビット6		0		
		D5	ラインバイトカウントビット5		0		
		D4	ラインバイトカウントビット4		0		
		D3	ラインバイトカウントビット3		0		
		D2	ラインバイトカウントビット2		0		
		D1	ラインバイトカウントビット1		0		
		D0	ラインバイトカウントビット0		0		

4.3 SID13705 LCDコントローラブロック

S1C33L01はLCDコントローラとしてSID13705ブロックを内蔵しています。

ここでは、オリジナルのSID13705チップと異なる内容およびS1C33L01での使用上の注意について説明します。

SID13705のレジスタや表示の制御方法については、"SID13705 Hardware Functional Specification"を参照してください。

アドレスマッピング

SID13705ブロックは、エリア6に割り付けられています。

SID13705レジスタ: 0x39FFE0～0x39FFF

VRAM (40KB): 0x380000～0x389FFF

"SID13705 Hardware Functional Specification"に記載のレジスタアドレス等は、ベースアドレスが0x380000となります。

SID13705のホストインタフェース

S1C33L01内のSID13705ブロックはホストインタフェースの設定が不要のため、ホストインタフェース関係の端子、およびインタフェースを選択するCNF[2:0]端子はありません。

クロック入力

SID13705チップではCLKI端子から入力する外部クロックが唯一のソースクロックですが、S1C33L01ではそれ以外に内部クロックを使用することもできます。クロックの選択には、CKSEL[2:0]端子を使用します。

表4.3.1 クロックの選択

CKSEL2	CKSEL1	CKSEL0	SID13705のソースクロック
0	0	0	PLL出力クロック
0	0	1	OSC3発振クロック
0	1	0	OSC3発振クロック × 1/2
0	1	1	OSC3発振クロック × 1/3
1	0	0	OSC3発振クロック × 1/4
1	0	1	CLKI端子に入力する外部クロック
1	1	0	SID13705ディセーブルモード
1	1	1	reserved

SID13705のソースクロックに内部クロック(OSC3発振クロックまたはPLL出力クロック)を選択した場合、またはSID13705ディセーブルモードを選択した場合は、CLKI端子をHighまたはLowに固定してください。

バス条件の設定

SID13705ブロックのレジスタ/VRAMへのアクセスはC33コアブロックのBCUを介して行われます。BCUとSID13705ブロックとのインタフェースは、#WAIT信号(SID13705ブロックが出力)を使用したバスサイクル制御により行われます。

このため、BCUレジスタは以下のとおり設定してください。

1) エリア6-4設定レジスタ(0x4812A)

- エリア6出力ディセーブル遅延時間 = 0.5サイクル (A6DF[1:0]/D[D:C] = 0b010)
- エリア6ウェイト数 = 2ウェイト (A6WT[2:0]/D[A:8] = 0b010)

2) バスコントロールレジスタ(0x4812E)

- 外部インタフェース方式選択 = A0方式 (SBUSST/D3 = 0)
- #WAITをイネーブル (SWAITE/D0 = 1)

3) アクセス制御レジスタ(0x48132)

- エリア6内部アクセス (A6IO/D9 = 1)

4) BCLK選択レジスタ(0x4813A)

- BCU_CLKまたは33MHz以下のクロック(PLL_CLK、OSC3_CLK、CPU_CLKを選択する場合)を選択 (BCLKSEL[1:0]/D[1:0])

SID13705ディセーブルモード

CKSEL[2:0]端子を"110"に設定してSID13705をディセーブルにすると、VRAMはSID13705から切り離され、S1C33L01のバスに接続されます。これにより、VRAMを汎用データRAMとして使用することができます。

SID13705ブロックはパワーセーブモードになります。

VRAMを汎用データRAMとして使用する場合、アクセス時のウェイト数は以下のように設定してください。

- 1) コア電圧 = $3.3V \pm 0.3V$ 、バスクロック 20MHz以下の場合: ノーウェイト
- 2) コア電圧 = $3.3V \pm 0.3V$ 、バスクロック 20MHz以上の場合: 1ウェイト
- 3) コア電圧 = $3.0V \pm 0.3V$ の場合: 1ウェイト(バスクロック 33MHz max.)
- 4) コア電圧 = $2.0V \pm 0.2V$ の場合: 1ウェイト(バスクロック 20MHz max.)

ウェイト数はBCUのエリア6-4設定レジスタ(0x4812A)の"エリア6ウェイト制御ビット"(A6WT[2:0]/D[A:8])により設定可能です。

OSC3クロック使用時の注意

SID13705のクロックに内部クロック(PLL出力またはOSC3クロック)を選択した場合、OSC3発振を停止する前に以下の操作を行ってください。

- 1) SID13705ブロックをソフトウェアパワーセーブモードに設定
- 2) 128フレームサイクル以上待機

また、SID13705のクロックに外部クロック(CLKI端子)を選択している場合も、外部クロックを停止する際には同様の操作が必要です。

5 パワーダウン制御

ここでは、省電力化のための制御について説明します。

■ 省電力化のポイント

消費電流はCPUの動作モード、システムクロック、動作させる周辺回路により大きく変わります。

消費電流	小←			→大		
CPU/BCU	SLEEP	HALT2	動作	HALT2	HALT(基本)	動作
システムクロック	—	OSC1	OSC1	OSC3	OSC3	OSC3
OSC3発振回路	OFF	OFF	OFF	ON	ON	ON
プリスケアラ/周辺回路	STOP			RUN		
LCDコントローラ	パワーセーブモード			通常動作モード		

省電力化を図るためには、不要な回路をできるだけ多く停止することがポイントです。特に、高速に動作する周辺回路は電流を多く消費しますので、必要なとき以外は停止するようにプログラミングしてください。

■ スタンバイモードによる省電力化

キー入力や周辺回路からの割り込み待ちなど、CPUの処理が不要な場合はスタンバイモードに設定して消費電流を低減してください。

スタンバイモード	移行方法	停止する回路/機能
HALT基本モード	HLT2OP(クロックオプションレジスタ0x40190・D3) = "0"の状態ではALT命令を実行 SEPD(バスコントロールレジスタ0x4812E・D1) = "1"の状態では外部バスマスタによるバス権解放要求が発生	CPUのみ
HALT2モード	HLT2OP = "1"の状態ではALT命令を実行	CPU, BCU, バスクロック, DMA
SLEEPモード	SLP命令を実行	CPU, BCU, バスクロック, DMA, 高速(OSC3)発振回路, プリスケアラ, プリスケアラ出力クロックを使用する周辺回路

HALTモードを選択するクロックオプションレジスタ(0x40190)のHLT2OP(D3)は、イニシャルリセット時に"0"(HALT基本モード)に設定されます。

- 注:
- DRAMを直結したシステムでは、HALT2モードおよびSLEEPモード時にリフレッシュ機能が停止します。
 - スタンバイモードは割り込みの発生によって解除されます(外部バスマスタによって設定されたHALT基本モードを除く)。このため、スタンバイモードに移行する前に、解除に使用する割り込みが発生可能な状態に設定しておくことが必要です。

低速(OSC1)発振回路と計時タイマはSLEEPモード時も動作します。不要な場合は、これらの回路も停止させることができます。

機 能	レジスタ	"1"	"0"	デフォルト
低速(OSC1)発振回路ON/OFF制御	SOSC1(パワーコントロールレジスタ0x40180・D0)	ON	OFF	ON

■ システムクロックの切り換え

通常、システムは高速(OSC3)発振クロックにより動作します。高速動作が不要な場合は、システムクロックを低速(OSC1)発振クロックに切り換え、高速(OSC3)発振回路を停止することにより消費電流を低減できます。ただし、DRAMを直結しているシステムでは、リフレッシュ機能も停止しますので注意してください。

また、高速(OSC3)発振クロックで動作させる場合でも、その分周クロック(1/1、1/2、1/4、1/8に分周可能)をシステムクロックとして使用することで省電力化を図ることができます。

機 能	レジスタ	"1"	"0"	デフォルト
システムクロックの切り換え	CLKCHG(パワーコントロールレジスタ0x40180・D2)	OSC3	OSC1	OSC3
高速(OSC3)発振回路ON/OFF制御	SOSC3(パワーコントロールレジスタ0x40180・D1)	ON	OFF	ON
システムクロック分周比選択	CLKDT(パワーコントロールレジスタ0x40180・D[7:6])	"11" = 1/8 "10" = 1/4 "01" = 1/2 "00" = 1/1		1/1

■ プリスケアラと周辺回路の停止

高速動作する周辺回路をできるだけ停止させることで、消費電流が低減できます。

以下の回路は、プリスケアラで動作クロックを生成します。

- ・16ビットプログラマブルタイマ0～5(ウォッチドッグタイマ)
- ・8ビットプログラマブルタイマ0～3(DRAMリフレッシュ、シリアルI/F)
- ・A/D変換器

これらのすべてを使用しない場合は、プリスケアラの動作を停止させてください。

一部の回路のみを使用する場合は、それ以外の回路を停止させ、併せてプリスケアラから各回路へのクロック供給も停止させてください。

機 能	制御ビット	"1"	"0"	デフォルト
プリスケアラON/OFF制御	PSCON(パワーコントロールレジスタ0x40180・D5)	ON	OFF	ON
16ビットタイマ0クロック制御	P16TON0(16bitタイマ0クロックコントロールレジスタ0x40147・D3)	ON	OFF	OFF
16ビットタイマ0 Run/Stop制御	PRUN0(16bitタイマ0制御レジスタ0x48186・D0)	RUN	STOP	STOP
16ビットタイマ1クロック制御	P16TON1(16bitタイマ1クロックコントロールレジスタ0x40148・D3)	ON	OFF	OFF
16ビットタイマ1 Run/Stop制御	PRUN1(16bitタイマ1制御レジスタ0x4818E・D0)	RUN	STOP	STOP
16ビットタイマ2クロック制御	P16TON2(16bitタイマ2クロックコントロールレジスタ0x40149・D3)	ON	OFF	OFF
16ビットタイマ2 Run/Stop制御	PRUN2(16bitタイマ2制御レジスタ0x48196・D0)	RUN	STOP	STOP
16ビットタイマ3クロック制御	P16TON3(16bitタイマ3クロックコントロールレジスタ0x4014A・D3)	ON	OFF	OFF
16ビットタイマ3 Run/Stop制御	PRUN3(16bitタイマ3制御レジスタ0x4819E・D0)	RUN	STOP	STOP
16ビットタイマ4クロック制御	P16TON4(16bitタイマ4クロックコントロールレジスタ0x4014B・D3)	ON	OFF	OFF
16ビットタイマ4 Run/Stop制御	PRUN4(16bitタイマ4制御レジスタ0x481A6・D0)	RUN	STOP	STOP
16ビットタイマ5クロック制御	P16TON5(16bitタイマ5クロックコントロールレジスタ0x4014C・D3)	ON	OFF	OFF
16ビットタイマ5 Run/Stop制御	PRUN5(16bitタイマ5制御レジスタ0x481AE・D0)	RUN	STOP	STOP
8ビットタイマ0クロック制御	P8TON0(8bitタイマ0/1クロックコントロールレジスタ0x4014D・D3)	ON	OFF	OFF
8ビットタイマ0 Run/Stop制御	PTRUN0(8bitタイマ0制御レジスタ0x40160・D0)	RUN	STOP	STOP
8ビットタイマ1クロック制御	P8TON1(8bitタイマ0/1クロックコントロールレジスタ0x4014D・D7)	ON	OFF	OFF
8ビットタイマ1 Run/Stop制御	PTRUN1(8bitタイマ1制御レジスタ0x40164・D0)	RUN	STOP	STOP
8ビットタイマ2クロック制御	P8TON2(8bitタイマ2/3クロックコントロールレジスタ0x4014E・D3)	ON	OFF	OFF
8ビットタイマ2 Run/Stop制御	PTRUN2(8bitタイマ2制御レジスタ0x40168・D0)	RUN	STOP	STOP
8ビットタイマ3クロック制御	P8TON3(8bitタイマ2/3クロックコントロールレジスタ0x4014E・D7)	ON	OFF	OFF
8ビットタイマ3 Run/Stop制御	PTRUN3(8bitタイマ3制御レジスタ0x4016C・D0)	RUN	STOP	STOP
A/D変換器クロック制御	PSONAD(A/Dクロックコントロールレジスタ0x4014F・D3)	ON	OFF	OFF
A/D変換イネーブル	ADE(A/Dイネーブルレジスタ0x40244・D2)	RUN	STOP	STOP

プリスケアラの動作クロックにはCPU動作クロックと同じクロック源を使用する必要があります。したがって、CPUをOSC1クロックにより低速動作させる場合は、プリスケアラの入力クロックもCPUに合わせて切り換えます。この場合、周辺回路の誤動作を防止するため、CPUの動作クロックを切り換える前にプリスケアラをOFFにしてください。CPUの動作クロックを切り換え後、プリスケアラの動作クロックを切り換えてからプリスケアラをONにします。

機 能	レジスタ	"1"	"0"	デフォルト
プリスケアラ動作クロックの切り換え	PSCDT0(プリスケアラクロック選択レジスタ0x40181・D0)	OSC1	OSC3/ PLL	OSC3/ PLL


■ LCDコントローラのパワーダウン制御

SID13705は独自にパワーセーブモードを持っています。ソフトウェアパワーセーブモードはソフトウェアで制御可能ですので、LCD表示が不要な場合に設定してください。

機 能	レジスタ	"11"	"00"	デフォルト
ソフトウェアパワーセーブモード	REG[03h](0x39FFE3)・D[1:0]	通常動作	ソフトウェアパワーセーブ	ソフトウェアパワーセーブ

注: ソフトウェアパワーセーブによりLCDパネル電源制御信号LCDPWRもインアクティブになります。この時点でSID13705へのクロック供給が止まると、LCDパネルを損傷する可能性があります。したがって、ソフトウェアパワーセーブを設定後も、最低128フレームサイクル以上はクロックを停止しないでください。

6 基本外部結線図



注: ここに記載されている値は一例であり、特に動作を保証するものではありません。

7 実装上の注意事項


基板の設計およびICを実装する際の注意事項を以下に示します。

■ 発振回路

- 発振特性は諸条件(使用部品、基板パターン等)により変化します。
特にセラミック発振子または水晶振動子を使用する場合は、容量や抵抗などの定数は発振子メーカーの推奨値を使用してください。

- ノイズによる発振クロックの乱れは誤動作の原因となります。これを防止するため次の点に配慮してください。

- (1) OSC3(OSC1)、OSC4(OSC2)、PLL_C端子に接続する発振子、抵抗、コンデンサ等の部品は、できるだけ最短で接続してください。
- (2) OSC3(OSC1)、OSC4(OSC2)端子およびこれらの端子に接続された部品の周辺部は下図のようにV_{SS}パターンをできるだけ広く作成してください。PLL_C端子も同様です。
また、このV_{SS}パターンには発振系以外の部品等は接続しないでください。



- (3) OSC3(OSC1)端子に外部クロックを入力する場合、クロック源からできるだけ最短で接続してください。OSC4(OSC2)端子は開放してください。

- OSC3(OSC1)–V_{DD}間のリーク電流による発振回路の不安定動作を防止するため、基板パターンにおいて、OSC3(OSC1)はV_{DD}電源や信号線とは十分な距離を確保してください。

■ リセット回路

- 電源投入時、#RESET端子に入力されるリセット信号は、諸条件(電源の立ち上がり時間、使用部品、基板パターン等)により変化します。容量や抵抗などの定数は応用製品にて十分確認を行い、決定してください。

#RESET端子のプルアップ抵抗については、抵抗値のばらつきを十分考慮した定数設定が必要です。


- ノイズによる動作中のリセットを防ぐため、#RESET端子に接続するコンデンサ、抵抗等の部品は、できるだけ最短で接続してください。

■ 電源回路

- ノイズによる急激な電源変動は誤動作の原因となります。これを防止するため次の点に配慮してください。

- (1) 電源からV_{DD}、V_{DDE1}、V_{DDE2}、V_{SS}端子およびAV_{DDE}端子へはできるだけ短くかつ太いパターンで接続してください。
特にAV_{DDE}電源は、A/D変換器に用いるため変換精度に影響を与えます。

- (2) VDD-VSSのバイパスコンデンサを接続する場合、VDD端子とVSS端子をできるだけ最短で接続してください。




■ A/D変換器

- A/D変換器を使用しない場合でも、AVDDEをVDDE1に接続してください。

■ 信号線の配置

- 相互インダクタンスによって生じる電磁誘導ノイズを防止するために、発振部、アナログ入力部等のノイズに弱い回路近くには、大電流信号線を配置しないでください。
- 高速動作する信号線と、長くかつ平行にまたは交差させて別の信号線を配置することは、信号間の相互干渉によって発生するノイズにより誤動作の原因となります。特に、発振部、アナログ入力部等のノイズに弱い回路近くには、高速に動作する信号線を配置しないでください。



8 電気的特性

8.1 絶対最大定格

(V_{SS}=0V)

項目	記号	条件	定格値	単位	注
電源電圧	V _{DD}		-0.3～+4.0	V	
C33 I/O電源電圧	V _{DDE1}		-0.3～+7.0	V	
LCDインタフェース電源電圧	V _{DDE2}		-0.3～+7.0	V	
入力電圧	V _I		-0.3～V _{DDE} +0.5	V	
高レベル出力電流	I _{OH}	1端子	-10	mA	
		全端子合計	-40	mA	
低レベル出力電流	I _{OL}	1端子	10	mA	
		全端子合計	40	mA	
アナログ電源電圧	AV _{DDE}		-0.3～+7.0	V	
アナログ入力電圧	AV _{IN}		-0.3～AV _{DDE} +0.3	V	
保存温度	T _{STG}		-65～+150	°C	

8.2 推奨動作条件

1) 3.3V/5.0V 2電源の場合

(VSS=0V)

項目	記号	条件	Min.	Typ.	Max.	単位	注
電源電圧(高電圧)	VDDE1		4.50	5.00	5.50	V	1
	VDDE2		4.50	5.00	5.50	V	1
電源電圧(低電圧)	VDD		2.70	—	3.60	V	
入力電圧	HVi		VSS	—	VDDE	V	
	LVi		VSS	—	VDD	V	
CPU動作周波数	fCPU		—	—	50	MHz	
低速発振動作周波数	fOSC1		—	32.768	—	kHz	
LCDコントローラ動作周波数	fLCD		—	—	25	MHz	
動作温度	Ta		-40	25	85	°C	
入力立ち上がり時間(ノーマル入力)	tri		—	—	50	ns	
入力立ち下がり時間(ノーマル入力)	tfi		—	—	50	ns	
入力立ち上がり時間(シュミット入力)	tri		—	—	5	ms	
入力立ち下がり時間(シュミット入力)	tfi		—	—	5	ms	

注1: VDDE1、VDDE2いずれかを低電圧電源(3.3V)で使用することも可能です。

2) 3.3V単一電源の場合

(VDDE1=VDDE2=VDD, VSS=0V)

項目	記号	条件	Min.	Typ.	Max.	単位	注
電源電圧	VDD		2.70	—	3.60	V	
入力電圧	Vi		VSS	—	VDD	V	
CPU動作周波数	fCPU		—	—	50	MHz	
低速発振動作周波数	fOSC1		—	32.768	—	kHz	
LCDコントローラ動作周波数	fLCD		—	—	25	MHz	
動作温度	Ta		-40	25	85	°C	
入力立ち上がり時間(ノーマル入力)	tri		—	—	50	ns	
入力立ち下がり時間(ノーマル入力)	tfi		—	—	50	ns	
入力立ち上がり時間(シュミット入力)	tri		—	—	5	ms	
入力立ち下がり時間(シュミット入力)	tfi		—	—	5	ms	

3) 2.0V単一電源の場合

(VDDE1=VDDE2=VDD, VSS=0V)

項目	記号	条件	Min.	Typ.	Max.	単位	注
電源電圧	VDD		1.80	2.00	2.20	V	
入力電圧	Vi		VSS	—	VDD	V	
CPU動作周波数	fCPU		—	—	20	MHz	
低速発振動作周波数	fOSC1		—	32.768	—	kHz	
LCDコントローラ動作周波数	fLCD		—	—	10	MHz	
動作温度	Ta		-40	25	85	°C	
入力立ち上がり時間(ノーマル入力)	tri		—	—	100	ns	
入力立ち下がり時間(ノーマル入力)	tfi		—	—	100	ns	
入力立ち上がり時間(シュミット入力)	tri		—	—	10	ms	
入力立ち下がり時間(シュミット入力)	tfi		—	—	10	ms	

8.3 DC特性

1) 3.3V/5.0V 2電源の場合

(特記なき場合: $V_{DDE}=5.0V\pm0.5V$, $V_{DD}=2.7V\sim3.6V$, $V_{SS}=0V$, $T_a=-40^{\circ}C\sim+85^{\circ}C$)

項目	記号	条件	Min.	Typ.	Max.	単位	注
入力リーク電流	I_{LI}		-1	—	1	μA	
オフステートリーク電流	I_{OZ}		-1	—	1	μA	
高レベル出力電圧	V_{OH}	$I_{OH}=-3mA$ (Type1), $I_{OH}=-12mA$ (Type3), $V_{DDE}=\text{Min.}$	$V_{DDE}-0.4$	—	—	V	
低レベル出力電圧	V_{OL}	$I_{OL}=3mA$ (Type1), $I_{OL}=12mA$ (Type3), $V_{DDE}=\text{Min.}$	—	—	0.4	V	
高レベル入力電圧	V_{IH}	CMOSレベル, $V_{DDE}=\text{Max.}$	3.5	—	—	V	
低レベル入力電圧	V_{IL}	CMOSレベル, $V_{DDE}=\text{Min.}$	—	—	1.0	V	
ポジティブトリガ入力電圧	V_{T+}	CMOSシュミット	2.0	—	4.0	V	
ネガティブトリガ入力電圧	V_{T-}	CMOSシュミット	0.8	—	3.1	V	
ヒステリシス電圧	V_H	CMOSシュミット	0.3	—	—	V	
プルアップ抵抗	R_{PU}	$V_I=0V$	60	120	288	$k\Omega$	
プルダウン抵抗	R_{PD}	$V_I=V_{DDE}$ (#ICEMD)	30	60	144	$k\Omega$	
入力端子容量	C_I	$f=1MHz$, $V_{DDE}=0V$	—	—	10	pF	
出力端子容量	C_O	$f=1MHz$, $V_{DDE}=0V$	—	—	10	pF	
入出力端子容量	C_{IO}	$f=1MHz$, $V_{DDE}=0V$	—	—	10	pF	

2) 3.3V単一電源の場合

(特記なき場合: $V_{DDE}=V_{DD}=2.7V\sim3.6V$, $T_a=-40^{\circ}C\sim+85^{\circ}C$)

項目	記号	条件	Min.	Typ.	Max.	単位	注
入力リーク電流	I_{LI}		-1	—	1	μA	
オフステートリーク電流	I_{OZ}		-1	—	1	μA	
高レベル出力電圧	V_{OH}	$I_{OH}=-2mA$ (Type1), $I_{OH}=-6mA$ (Type2), $I_{OH}=-12mA$ (Type3), $V_{DD}=\text{Min.}$	$V_{DD}-0.4$	—	—	V	
低レベル出力電圧	V_{OL}	$I_{OL}=2mA$ (Type1), $I_{OL}=6mA$ (Type2), $I_{OL}=12mA$ (Type3), $V_{DD}=\text{Min.}$	—	—	0.4	V	
高レベル入力電圧	V_{IH}	CMOSレベル, $V_{DD}=\text{Max.}$	2.4	—	—	V	
低レベル入力電圧	V_{IL}	CMOSレベル, $V_{DD}=\text{Min.}$	—	—	0.4	V	
ポジティブトリガ入力電圧	V_{T+}	LVTTTLシュミット	1.1	—	2.4	V	
ネガティブトリガ入力電圧	V_{T-}	LVTTLシュミット	0.6	—	1.8	V	
ヒステリシス電圧	V_H	LVTTLシュミット	0.1	—	—	V	
プルアップ抵抗	R_{PU}	$V_I=0V$ DSIO以外	80	200	480	$k\Omega$	
		DSIO	40	100	240	$k\Omega$	
プルダウン抵抗	R_{PD}	$V_I=V_{DD}$ (#ICEMD)	40	100	240	$k\Omega$	
入力端子容量	C_I	$f=1MHz$, $V_{DD}=0V$	—	—	10	pF	
出力端子容量	C_O	$f=1MHz$, $V_{DD}=0V$	—	—	10	pF	
入出力端子容量	C_{IO}	$f=1MHz$, $V_{DD}=0V$	—	—	10	pF	

注: 端子の特性については、"Appendix B 端子特性"を参照してください。

3) 2.0V単一電源の場合

(特記なき場合: $V_{DDE}=V_{DD}=2V\pm0.2V$, $V_{SS}=0V$, $T_a=-40^{\circ}C\sim+85^{\circ}C$)

項目	記号	条件	Min.	Typ.	Max.	単位	注
入力リーク電流	I_{LI}		-1	—	1	μA	
オフステートリーク電流	I_{OZ}		-1	—	1	μA	
高レベル出力電圧	V_{OH}	$I_{OH}=-0.6mA$ (Type1), $I_{OH}=-2mA$ (Type2), $I_{OH}=-4mA$ (Type3), $V_{DD}=\text{Min.}$	V_{DD} -0.2	—	—	V	
低レベル出力電圧	V_{OL}	$I_{OL}=0.6mA$ (Type1), $I_{OL}=2mA$ (Type2), $I_{OL}=4mA$ (Type3), $V_{DD}=\text{Min.}$	—	—	0.2	V	
高レベル入力電圧	V_{IH}	CMOSレベル, $V_{DD}=\text{Max.}$	1.6	—	—	V	
低レベル入力電圧	V_{IL}	CMOSレベル, $V_{DD}=\text{Min.}$	—	—	0.3	V	
ポジティブトリガ入力電圧	V_{T+}	CMOSシュミット	0.4	—	1.6	V	
ネガティブトリガ入力電圧	V_{T-}	CMOSシュミット	0.3	—	1.4	V	
ヒステリシス電圧	V_H	CMOSシュミット	0	—	—	V	
ブルアップ抵抗	R_{PU}	$V_I=0V$	DSIO以外	120	480	1200	$k\Omega$
			DSIO	60	240	600	$k\Omega$
ブルダウン抵抗	R_{PD}	$V_I=V_{DD}$ (#ICEMD)	60	240	600	$k\Omega$	
入力端子容量	C_I	$f=1MHz$, $V_{DD}=0V$	—	—	10	pF	
出力端子容量	C_O	$f=1MHz$, $V_{DD}=0V$	—	—	10	pF	
入出力端子容量	C_{IO}	$f=1MHz$, $V_{DD}=0V$	—	—	10	pF	

注: 端子の特性については、"Appendix B 端子特性"を参照してください。

8.4 消費電流

1) 3.3V電源の場合

(特記なき場合: $V_{DDE}=2.7V\sim 5.5V$, $V_{DD}=2.7V\sim 3.6V$, $V_{SS}=0V$, $T_a=-40^{\circ}C\sim +85^{\circ}C$)

項目		記号	条件	Min.	Typ.	Max.	単位	注
動作電流	IDD1	CPU動作時	20MHz	—	25	35	mA	1
			33MHz	—	45	60		
			50MHz	—	60	75		
	IDD2	halt命令実行時	20MHz	—	13	16	mA	2
			33MHz	—	23	30		
			50MHz	—	30	45		
	IDD3	halt命令実行時 (HALT2モード)	20MHz	—	4	7	mA	3
			33MHz	—	6	10		
			50MHz	—	8	13		
IDD4	slp命令実行時	—	1	30	μA	4		
計時タイマ動作電流	IDDCT	計時タイマのみ動作 OSC1発振は32kHz	—	7	—	μA	5	

2) 2.0V電源の場合

(特記なき場合: $V_{DDE}=V_{DD}=2.0V\pm 0.2V$, $V_{SS}=0V$, $T_a=-40^{\circ}C\sim +85^{\circ}C$)

項目	記号	条件	Min.	Typ.	Max.	単位	注
動作電流	IDD1	CPU動作時 20MHz	—	12	17	mA	1
	IDD2	halt命令実行時 20MHz	—	7	10	mA	2
	IDD4	halt命令実行時(HALT2モード) 20MHz	—	1.8	2.5	mA	3
	IDD5	slp命令実行時	—	1	30	μA	4
計時タイマ動作電流	IDDCT	計時タイマのみ動作 OSC1発振は32kHz	—	1.5	—	μA	5

3) アナログ電源電流

(特記なき場合: $V_{SS}=0V$, $T_a=-40^{\circ}C\sim +85^{\circ}C$)

項目	記号	条件	Min.	Typ.	Max.	単位	注
A/D変換器動作電流	AIDD1	$V_{DD}=3.6V$, $V_{DDE}=AV_{DD}=5.0V\pm 0.5V$	—	800	1400	μA	6
		$V_{DD}=V_{DDE}=AV_{DD}=2.7V\sim 3.6V$	—	500	800		

4) LCDコントローラ部消費電流

(特記なき場合: $V_{DDE}=2.7V\sim 5.5V$, $V_{DD}=2.7V\sim 3.6V$, $V_{SS}=0V$, $T_a=-40^{\circ}C\sim +85^{\circ}C$)

項目	記号	条件	Min.	Typ.	Max.	単位	注
LCDコントローラ部動作電流	LIDD1	表示解像度 640×480, 1bpp CLK 25MHz	—	8.5	14	mA	7
	LIDD2	表示解像度 320×240, 1bpp CLK 6.8MHz	—	2.2	3.5	mA	7
	LIDD3	表示解像度 320×240, 4bpp CLK 6.8MHz	—	2.7	4.0	mA	7

消費電流測定条件: $V_{IH}=V_{DD}$, $V_{IL}=0V$, 出力端子はオープン, V_{DDE1} および V_{DDE2} の消費電流は含まれない。

注)	No.	高速発振	低速発振	CPU	計時タイマ	その他 (LCDコントローラを含む)
	1	発振	停止	通常動作 *1	停止	停止
	2	発振	停止	HALTモード	停止	停止
	3	発振	停止	HALT2モード	停止	停止
	4	停止	停止	SLEEPモード	停止	停止
	5	停止	発振	HALTモード	動作	停止
	6	発振	停止	HALTモード	停止	A/D変換器のみ動作、変換周波数=2MHz

注7) LCDコントローラ部のみの動作電流値です。電流値は表示の設定、LCDコントローラの入力クロック周波数により変わります。

*1 CPU動作時の消費電流は、"ロード命令 55%、演算命令 23%、mac命令 1%、分岐命令 12%、ext命令9%"の試験プログラムを内蔵ROMからフェッチしながら連続動作させた場合の値です。

8.5 A/D変換器特性

1) 3.3V/5.0V 2電源の場合

(特記なき場合: $V_{DDE}=AV_{DD}=4.5V\sim5.5V$, $V_{DD}=2.7V\sim3.6V$, $V_{SS}=0V$, $T_a=-40^{\circ}C\sim+85^{\circ}C$, $ST[1:0]=11$)

項目	記号	条件	Min.	Typ.	Max.	単位	注
分解能	—		—	10	—	bit	
変換時間	—		5	—	625	μs	1
ゼロスケール誤差	E _{ZS}		0	2	4	LSB	
フルスケール誤差	E _{FS}		-2	—	2	LSB	
積分直線性誤差	E _L		-3	—	3	LSB	
微分直線性誤差	E _D		-3	—	3	LSB	
許容信号源インピーダンス	—		—	—	5	k Ω	
アナログ入力容量	—		—	—	45	pF	

注1: Min値はA/D変換器クロック入力=4MHz (5V系の最大動作周波数)の場合

Max値はA/D変換器クロック入力=32kHz (5V系の最小動作周波数)の場合

2) 3.3V単一電源の場合

(特記なき場合: $V_{DDE}=AV_{DD}=V_{DD}=2.7V\sim3.6V$, $V_{SS}=0V$, $T_a=-40^{\circ}C\sim+85^{\circ}C$, $ST[1:0]=11$)

項目	記号	条件	Min.	Typ.	Max.	単位	注
分解能	—		—	10	—	bit	
変換時間	—		10	—	625	μs	1
ゼロスケール誤差	E _{ZS}		0	2	4	LSB	
フルスケール誤差	E _{FS}		-2	—	2	LSB	
積分直線性誤差	E _L		-3	—	3	LSB	
微分直線性誤差	E _D		-3	—	3	LSB	
許容信号源インピーダンス	—		—	—	5	k Ω	
アナログ入力容量	—		—	—	45	pF	

注1: Min値はA/D変換器クロック入力=2MHz (3V系の最大動作周波数)の場合

Max値はA/D変換器クロック入力=32kHz (3V系の最小動作周波数)の場合

注: ・必ず $V_{DDE}=AV_{DD}$ として使用してください。

・S1C33L01を2V単一電源で使用する場合、A/D変換器は使用できません。

A/D変換誤差

$V[000]_h$ = 理想のゼロスケール点電圧(=0.5LSB)

$V'[000]_h$ = 実際のゼロスケール点電圧


$V[3FF]_h$ = 理想のフルスケール点電圧(=1022.5LSB)

$V'[3FF]_h$ = 実際のフルスケール点電圧

$$1LSB = \frac{AV_{DD} - V_{SS}}{2^{10} - 1}$$


$$1LSB' = \frac{V'[3FF]_h - V'[000]_h}{2^{10} - 2}$$

■ ゼロスケール誤差




$$\text{ゼロスケール誤差 } E_{ZS} = \frac{(V'[000]_h - 0.5LSB') - (V[000]_h - 0.5LSB)}{1LSB} \text{ [LSB]}$$

■ フルスケール誤差




$$\text{フルスケール誤差 } E_{FS} = \frac{(V'[3FF]_h + 0.5LSB') - (V[3FF]_h + 0.5LSB)}{1LSB} \text{ [LSB]}$$

■ 積分直線性誤差



$$\text{積分直線性誤差 } E_L = \frac{V_{N'} - V_N}{1\text{LSB}'} [\text{LSB}]$$

■ 微分直線性誤差



$$\text{微分直線性誤差 } E_D = \frac{V'[N]h - V'[N-1]h}{1\text{LSB}'} - 1 [\text{LSB}]$$

8.6 AC特性

8.6.1 記号説明

tcyc: バスクロックサイクルタイム

- x1モードでは CPU 20MHz動作のとき tcyc = 50ns (20MHz)
CPU 33MHz動作のとき tcyc = 30ns (33MHz)
- x2モードでは CPU 40MHz動作のとき tcyc = 50ns (20MHz)
CPU 50MHz動作のとき tcyc = 40ns (25MHz)
CPU 60MHz動作のとき tcyc = 33ns (30MHz)

WC: ウェイトサイクル数

ウェイトサイクルは、BCUの制御レジスタで最大7サイクルまで設定可能です。さらに、外部から#WAIT端子への入力で、必要なだけウェイトサイクルを延ばすことができます。

"0"ウェイトに設定した場合、リード時の最小サイクル数は1サイクルです。

"0"ウェイトに設定した場合、ライト時の最小サイクル数は2サイクルです。BCUの制御レジスタで"1"ウェイトを設定した場合でも、この最小サイクル数は変わりません。"2"ウェイト以上を設定すると、実際にライトサイクルが延長されます。

外部から#WAIT端子への入力でウェイトサイクルを挿入する場合、#WAIT端子のサンプリングタイミングに注意してください。リードサイクルの場合は、#WAIT端子のネゲートをサンプリングしたサイクルでそのリードサイクルを終了します。ライトサイクルの場合は、#WAIT端子のネゲートをサンプリングした次のサイクルでそのライトサイクルを終了します。

C1, C2, C3, Cn: サイクル番号

C1は、BCUが外部メモリなどとデータ転送を行うときの第1サイクルであることを示します。同様にC2は第2サイクル、Cnは第nサイクルであることを示します。

Cw: ウェイトサイクル

そのサイクルがウェイトサイクルであることを示します。

8.6.2 AC特性測定条件

信号検定レベル: 入力信号 Highレベル $V_{IH} = V_{DDE} - 0.4V$
Lowレベル $V_{IL} = 0.4V$

出力信号 Highレベル $V_{OH} = 1/2 V_{DDE}$
Lowレベル $V_{OL} = 1/2 V_{DDE}$

ただし、OSC3外部クロック入力の場合は下記のとおりです。

入力信号 Highレベル $V_{IH} = 1/2 V_{DD}$
Lowレベル $V_{IL} = 1/2 V_{DD}$

入力信号波形: 立ち上がり (10%→90% V_{DD}) 5ns
立ち下がり (90%→10% V_{DD}) 5ns

出力負荷容量: $C_L = 50pF$

8.6.3 C33ブロックAC特性表

■ 外部クロック入力特性

(注) このAC特性値は、外部クロック入力の場合に適用されます。

OSC3への入力は、必ずV_{DD}とV_{SS}の範囲内で与えてください。

1) 3.3V/5.0V 2電源の場合

(特記なき場合: V_{DDE}=5.0±0.5V, V_{DD}=2.7~3.6V, V_{SS}=0V, Ta=-40°C~+85°C)

項目	記号	Min.	Max.	単位	注
高速クロックサイクル時間	t _{C3}	30		ns	
OSC3クロック入力デューティ	t _{C3ED}	45	55	%	
OSC3クロック入力立ち上がり時間	t _{IF}		5	ns	
OSC3クロック入力立ち下がり時間	t _{IR}		5	ns	
BCLKハイレベル出力遅延時間	t _{CD1}		35	ns	
BCLKローレベル出力遅延時間	t _{CD2}		35	ns	
最小リセットパルス幅	t _{RST}	6t _{CYC}		ns	

2) 3.3V単一電源の場合

(特記なき場合: V_{DDE}=V_{DD}=2.7~3.6V, V_{SS}=0V, Ta=-40°C~+85°C)

項目	記号	Min.	Max.	単位	注
高速クロックサイクル時間	t _{C3}	30		ns	
OSC3クロック入力デューティ	t _{C3ED}	45	55	%	
OSC3クロック入力立ち上がり時間	t _{IF}		5	ns	
OSC3クロック入力立ち下がり時間	t _{IR}		5	ns	
BCLKハイレベル出力遅延時間	t _{CD1}		35	ns	
BCLKローレベル出力遅延時間	t _{CD2}		35	ns	
最小リセットパルス幅	t _{RST}	6t _{CYC}		ns	

3) 2.0V単一電源の場合

(特記なき場合: V_{DDE}=V_{DD}=2.0V±0.2V, V_{SS}=0V, Ta=-40°C~+85°C)

項目	記号	Min.	Max.	単位	注
高速クロックサイクル時間	t _{C3}	50		ns	
OSC3クロック入力デューティ	t _{C3ED}	45	55	%	
OSC3クロック入力立ち上がり時間	t _{IF}		5	ns	
OSC3クロック入力立ち下がり時間	t _{IR}		5	ns	
BCLKハイレベル出力遅延時間	t _{CD1}		60	ns	
BCLKローレベル出力遅延時間	t _{CD2}		60	ns	
最小リセットパルス幅	t _{RST}	6t _{CYC}		ns	

■ BCLKクロック出力特性

(注) このAC特性値は、高速発振回路使用の場合に適用されます。

1) 3.3V/5.0V 2電源の場合

(特記なき場合: V_{DDE}=5.0±0.5V, V_{DD}=2.7~3.6V, V_{SS}=0V, Ta=-40°C~+85°C)

項目	記号	Min.	Max.	単位	注
BCLKクロック出力デューティ	t _{CBD}	40	60	%	

2) 3.3V単一電源の場合

(特記なき場合: V_{DDE}=V_{DD}=2.7~3.6V, V_{SS}=0V, Ta=-40°C~+85°C)

項目	記号	Min.	Max.	単位	注
BCLKクロック出力デューティ	t _{CBD}	40	60	%	

3) 2.0V単一電源の場合

(特記なき場合: V_{DDE}=V_{DD}=2.0V±0.2V, V_{SS}=0V, Ta=-40°C~+85°C)

項目	記号	Min.	Max.	単位	注
BCLKクロック出力デューティ	t _{CBD}	40	60	%	

■ 共通特性

1) 3.3V/5.0V 2電源の場合

(特記なき場合: $V_{DDE}=5.0\pm0.5V$, $V_{DD}=2.7\sim3.6V$, $V_{SS}=0V$, $T_a=-40^{\circ}C\sim+85^{\circ}C$)

項目	記号	Min.	Max.	単位	注
アドレス遅延時間	t_{AD}	—	8	ns	1
#CE $\times$ 遅延時間(1)	t_{CE1}	—	8	ns	
#CE $\times$ 遅延時間(2)	t_{CE2}	—	8	ns	
ウェイトセットアップ時間	t_{WTS}	15	—	ns	
ウェイトホールド時間	t_{WTH}	0	—	ns	
リード信号遅延時間(1)	t_{RDD1}		8	ns	2
リードデータセットアップ時間	t_{RDS}	12		ns	
リードデータホールド時間	t_{RDH}	0		ns	
ライト信号遅延時間(1)	t_{WRD1}		8	ns	3
ライトデータ遅延時間(1)	t_{WDD1}		10	ns	
ライトデータ遅延時間(2)	t_{WDD2}	0	10	ns	
ライトデータホールド時間	t_{WDH}	0		ns	

2) 3.3V単一電源の場合

(特記なき場合: $V_{DDE}=V_{DD}=2.7\sim3.6V$, $V_{SS}=0V$, $T_a=-40^{\circ}C\sim+85^{\circ}C$)

項目	記号	Min.	Max.	単位	注
アドレス遅延時間	t_{AD}	—	10	ns	1
#CE $\times$ 遅延時間(1)	t_{CE1}	—	10	ns	
#CE $\times$ 遅延時間(2)	t_{CE2}	—	10	ns	
ウェイトセットアップ時間	t_{WTS}	15	—	ns	
ウェイトホールド時間	t_{WTH}	0	—	ns	
リード信号遅延時間(1)	t_{RDD1}		10	ns	2
リードデータセットアップ時間	t_{RDS}	15		ns	
リードデータホールド時間	t_{RDH}	0		ns	
ライト信号遅延時間(1)	t_{WRD1}		10	ns	3
ライトデータ遅延時間(1)	t_{WDD1}		10	ns	
ライトデータ遅延時間(2)	t_{WDD2}	0	10	ns	
ライトデータホールド時間	t_{WDH}	0		ns	

3) 2.0V単一電源の場合

(特記なき場合: $V_{DDE}=V_{DD}=2.0V\pm0.2V$, $V_{SS}=0V$, $T_a=-40^{\circ}C\sim+85^{\circ}C$)

項目	記号	Min.	Max.	単位	注
アドレス遅延時間	t_{AD}	—	20	ns	1
#CE $\times$ 遅延時間(1)	t_{CE1}	—	20	ns	
#CE $\times$ 遅延時間(2)	t_{CE2}	—	20	ns	
ウェイトセットアップ時間	t_{WTS}	40	—	ns	
ウェイトホールド時間	t_{WTH}	0	—	ns	
リード信号遅延時間(1)	t_{RDD1}		20	ns	2
リードデータセットアップ時間	t_{RDS}	40		ns	
リードデータホールド時間	t_{RDH}	0		ns	
ライト信号遅延時間(1)	t_{WRD1}		20	ns	3
ライトデータ遅延時間(1)	t_{WDD1}		20	ns	
ライトデータ遅延時間(2)	t_{WDD2}	0	20	ns	
ライトデータホールド時間	t_{WDH}	0		ns	

注1: #BSH、#BSLも同じタイミングです。

2: #GAAS、#GARDも同じタイミングです。

3: #GAASも同じタイミングです。

■ SRAMリードサイクル

1) 3.3V/5.0V 2電源の場合

(特記なき場合: $V_{DDE}=5.0\pm0.5V$, $V_{DD}=2.7\sim3.6V$, $V_{SS}=0V$, $T_a=-40^{\circ}C\sim+85^{\circ}C$)

項目	記号	Min.	Max.	単位	注
リード信号遅延時間(2)	tRDD2		8	ns	
リード信号パルス幅	tRDW	tCYC(0.5+WC)-8		ns	
リードアドレスアクセス時間(1)	tACC1		tCYC(1+WC)-20	ns	
チップイネーブルアクセス時間(1)	tCEAC1		tCYC(1+WC)-20	ns	
リード信号アクセス時間(1)	tRDAC1		tCYC(0.5+WC)-20	ns	

2) 3.3V単一電源の場合

(特記なき場合: $V_{DDE}=V_{DD}=2.7\sim3.6V$, $V_{SS}=0V$, $T_a=-40^{\circ}C\sim+85^{\circ}C$)

項目	記号	Min.	Max.	単位	注
リード信号遅延時間(2)	tRDD2		10	ns	
リード信号パルス幅	tRDW	tCYC(0.5+WC)-10		ns	
リードアドレスアクセス時間(1)	tACC1		tCYC(1+WC)-25	ns	
チップイネーブルアクセス時間(1)	tCEAC1		tCYC(1+WC)-25	ns	
リード信号アクセス時間(1)	tRDAC1		tCYC(0.5+WC)-25	ns	

3) 2.0V単一電源の場合

(特記なき場合: $V_{DDE}=V_{DD}=2.0V\pm0.2V$, $V_{SS}=0V$, $T_a=-40^{\circ}C\sim+85^{\circ}C$)

項目	記号	Min.	Max.	単位	注
リード信号遅延時間(2)	tRDD2		10	ns	
リード信号パルス幅	tRDW	tCYC(0.5+WC)-10		ns	
リードアドレスアクセス時間(1)	tACC1		tCYC(1+WC)-60	ns	
チップイネーブルアクセス時間(1)	tCEAC1		tCYC(1+WC)-60	ns	
リード信号アクセス時間(1)	tRDAC1		tCYC(0.5+WC)-60	ns	

■ SRAMライトサイクル

1) 3.3V/5.0V 2電源の場合

(特記なき場合: $V_{DDE}=5.0\pm0.5V$, $V_{DD}=2.7\sim3.6V$, $V_{SS}=0V$, $T_a=-40^{\circ}C\sim+85^{\circ}C$)

項目	記号	Min.	Max.	単位	注
ライト信号遅延時間(2)	tWRD2		8	ns	
ライト信号パルス幅	tWRW	tCYC(1+WC)-10		ns	

2) 3.3V単一電源の場合

(特記なき場合: $V_{DDE}=V_{DD}=2.7\sim3.6V$, $V_{SS}=0V$, $T_a=-40^{\circ}C\sim+85^{\circ}C$)

項目	記号	Min.	Max.	単位	注
ライト信号遅延時間(2)	tWRD2		10	ns	
ライト信号パルス幅	tWRW	tCYC(1+WC)-10		ns	

3) 2.0V単一電源の場合

(特記なき場合: $V_{DDE}=V_{DD}=2.0V\pm0.2V$, $V_{SS}=0V$, $T_a=-40^{\circ}C\sim+85^{\circ}C$)

項目	記号	Min.	Max.	単位	注
ライト信号遅延時間(2)	tWRD2		20	ns	
ライト信号パルス幅	tWRW	tCYC(1+WC)-20		ns	

■ DRAMアクセスサイクル共通特性

1) 3.3V/5.0V 2電源の場合

(特記なき場合: $V_{DDE}=5.0\pm0.5V$, $V_{DD}=2.7\sim3.6V$, $V_{SS}=0V$, $T_a=-40^{\circ}C\sim+85^{\circ}C$)

項目	記号	Min.	Max.	単位	注
#RAS信号遅延時間(1)	tRASD1		10	ns	
#RAS信号遅延時間(2)	tRASD2		10	ns	
#RAS信号パルス幅	tRASW	t _{CYC} (2+WC)-10		ns	
#CAS信号遅延時間(1)	tCASD1		10	ns	
#CAS信号遅延時間(2)	tCASD2		10	ns	
#CAS信号パルス幅	tCASW	t _{CYC} (0.5+WC)-5		ns	
リード信号遅延時間(3)	tRDD3		10	ns	
リード信号パルス幅(2)	tRDW2	t _{CYC} (2+WC)-10		ns	
ライト信号遅延時間(3)	tWRD3		10	ns	
ライト信号パルス幅(2)	tWRW2	t _{CYC} (2+WC)-10		ns	

2) 3.3V単一電源の場合

(特記なき場合: $V_{DDE}=V_{DD}=2.7\sim3.6V$, $V_{SS}=0V$, $T_a=-40^{\circ}C\sim+85^{\circ}C$)

項目	記号	Min.	Max.	単位	注
#RAS信号遅延時間(1)	tRASD1		10	ns	
#RAS信号遅延時間(2)	tRASD2		10	ns	
#RAS信号パルス幅	tRASW	t _{CYC} (2+WC)-10		ns	
#CAS信号遅延時間(1)	tCASD1		10	ns	
#CAS信号遅延時間(2)	tCASD2		10	ns	
#CAS信号パルス幅	tCASW	t _{CYC} (0.5+WC)-10		ns	
リード信号遅延時間(3)	tRDD3		10	ns	
リード信号パルス幅(2)	tRDW2	t _{CYC} (2+WC)-10		ns	
ライト信号遅延時間(3)	tWRD3		10	ns	
ライト信号パルス幅(2)	tWRW2	t _{CYC} (2+WC)-10		ns	

3) 2.0V単一電源の場合

(特記なき場合: $V_{DDE}=V_{DD}=2.0V\pm0.2V$, $V_{SS}=0V$, $T_a=-40^{\circ}C\sim+85^{\circ}C$)

項目	記号	Min.	Max.	単位	注
#RAS信号遅延時間(1)	tRASD1		20	ns	
#RAS信号遅延時間(2)	tRASD2		20	ns	
#RAS信号パルス幅	tRASW	t _{CYC} (2+WC)-20		ns	
#CAS信号遅延時間(1)	tCASD1		20	ns	
#CAS信号遅延時間(2)	tCASD2		20	ns	
#CAS信号パルス幅	tCASW	t _{CYC} (0.5+WC)-20		ns	
リード信号遅延時間(3)	tRDD3		20	ns	
リード信号パルス幅(2)	tRDW2	t _{CYC} (2+WC)-20		ns	
ライト信号遅延時間(3)	tWRD3		20	ns	
ライト信号パルス幅(2)	tWRW2	t _{CYC} (2+WC)-20		ns	

■ DRAMランダムアクセスサイクル, DRAM高速ページサイクル

1) 3.3V/5.0V 2電源の場合

(特記なき場合: $V_{DDE}=5.0\pm0.5V$, $V_{DD}=2.7\sim3.6V$, $V_{SS}=0V$, $T_a=-40^{\circ}C\sim+85^{\circ}C$)

項目	記号	Min.	Max.	単位	注
カラムアドレスアクセス時間	t_{ACCF}		$t_{CYC}(1+WC)-25$	ns	
#RASアクセス時間	t_{RACF}		$t_{CYC}(1.5+WC)-25$	ns	
#CASアクセス時間	t_{CACF}		$t_{CYC}(0.5+WC)-25$	ns	

2) 3.3V単一電源の場合

(特記なき場合: $V_{DDE}=V_{DD}=2.7\sim3.6V$, $V_{SS}=0V$, $T_a=-40^{\circ}C\sim+85^{\circ}C$)

項目	記号	Min.	Max.	単位	注
カラムアドレスアクセス時間	t_{ACCF}		$t_{CYC}(1+WC)-25$	ns	
#RASアクセス時間	t_{RACF}		$t_{CYC}(1.5+WC)-25$	ns	
#CASアクセス時間	t_{CACF}		$t_{CYC}(0.5+WC)-25$	ns	

3) 2.0V単一電源の場合

(特記なき場合: $V_{DDE}=V_{DD}=2.0V\pm0.2V$, $V_{SS}=0V$, $T_a=-40^{\circ}C\sim+85^{\circ}C$)

項目	記号	Min.	Max.	単位	注
カラムアドレスアクセス時間	t_{ACCF}		$t_{CYC}(1+WC)-60$	ns	
#RASアクセス時間	t_{RACF}		$t_{CYC}(1.5+WC)-60$	ns	
#CASアクセス時間	t_{CACF}		$t_{CYC}(0.5+WC)-60$	ns	

■ EDO DRAMランダムアクセスサイクル, EDO DRAMページサイクル

1) 3.3V/5.0V 2電源の場合

(特記なき場合: $V_{DDE}=5.0\pm0.5V$, $V_{DD}=2.7\sim3.6V$, $V_{SS}=0V$, $T_a=-40^{\circ}C\sim+85^{\circ}C$)

項目	記号	Min.	Max.	単位	注
カラムアドレスアクセス時間	t_{ACCE}		$t_{CYC}(1.5+WC)-25$	ns	
#RASアクセス時間	t_{RACE}		$t_{CYC}(2+WC)-25$	ns	
#CASアクセス時間	t_{CACE}		$t_{CYC}(1+WC)-15$	ns	
リードデータセットアップ時間	t_{RDS2}	20		ns	

2) 3.3V単一電源の場合

(特記なき場合: $V_{DDE}=V_{DD}=2.7\sim3.6V$, $V_{SS}=0V$, $T_a=-40^{\circ}C\sim+85^{\circ}C$)

項目	記号	Min.	Max.	単位	注
カラムアドレスアクセス時間	t_{ACCE}		$t_{CYC}(1.5+WC)-25$	ns	
#RASアクセス時間	t_{RACE}		$t_{CYC}(2+WC)-25$	ns	
#CASアクセス時間	t_{CACE}		$t_{CYC}(1+WC)-20$	ns	
リードデータセットアップ時間	t_{RDS2}	20		ns	

3) 2.0V単一電源の場合

(特記なき場合: $V_{DDE}=V_{DD}=2.0V\pm0.2V$, $V_{SS}=0V$, $T_a=-40^{\circ}C\sim+85^{\circ}C$)

項目	記号	Min.	Max.	単位	注
カラムアドレスアクセス時間	t_{ACCE}		$t_{CYC}(1.5+WC)-60$	ns	
#RASアクセス時間	t_{RACE}		$t_{CYC}(2+WC)-60$	ns	
#CASアクセス時間	t_{CACE}		$t_{CYC}(1+WC)-60$	ns	
リードデータセットアップ時間	t_{RDS2}	20		ns	

■ バーストROMリードサイクル

1) 3.3V/5.0V 2電源の場合

(特記なき場合: $V_{DDE}=5.0\pm0.5V$, $V_{DD}=2.7\sim3.6V$, $V_{SS}=0V$, $T_a=-40^{\circ}C\sim+85^{\circ}C$)

項目	記号	Min.	Max.	単位	注
リードアドレスアクセス時間(2)	t_{ACC2}		$t_{CYC}(1+WC)-20$	ns	
チップイネーブルアクセス時間(2)	t_{CEAC2}		$t_{CYC}(1+WC)-20$	ns	
リード信号アクセス時間(2)	t_{RDAC2}		$t_{CYC}(0.5+WC)-20$	ns	
バーストアドレスアクセス時間	t_{ACCB}		$t_{CYC}(1+WC)-20$	ns	

2) 3.3V単一電源の場合

(特記なき場合: $V_{DDE}=V_{DD}=2.7\sim3.6V$, $V_{SS}=0V$, $T_a=-40^{\circ}C\sim+85^{\circ}C$)

項目	記号	Min.	Max.	単位	注
リードアドレスアクセス時間(2)	t_{ACC2}		$t_{CYC}(1+WC)-25$	ns	
チップイネーブルアクセス時間(2)	t_{CEAC2}		$t_{CYC}(1+WC)-25$	ns	
リード信号アクセス時間(2)	t_{RDAC2}		$t_{CYC}(0.5+WC)-25$	ns	
バーストアドレスアクセス時間	t_{ACCB}		$t_{CYC}(1+WC)-25$	ns	

3) 2.0V単一電源の場合

(特記なき場合: $V_{DDE}=V_{DD}=2.0V\pm0.2V$, $V_{SS}=0V$, $T_a=-40^{\circ}C\sim+85^{\circ}C$)

項目	記号	Min.	Max.	単位	注
リードアドレスアクセス時間(2)	t_{ACC2}		$t_{CYC}(1+WC)-60$	ns	
チップイネーブルアクセス時間(2)	t_{CEAC2}		$t_{CYC}(1+WC)-60$	ns	
リード信号アクセス時間(2)	t_{RDAC2}		$t_{CYC}(0.5+WC)-60$	ns	
バーストアドレスアクセス時間	t_{ACCB}		$t_{CYC}(1+WC)-60$	ns	

■ 外部バスマスタとNMI

1) 3.3V/5.0V 2電源の場合

(特記なき場合: $V_{DDE}=5.0\pm0.5V$, $V_{DD}=2.7\sim3.6V$, $V_{SS}=0V$, $T_a=-40^{\circ}C\sim+85^{\circ}C$)

項目	記号	Min.	Max.	単位	注
#BUSREQ信号セットアップ時間	t_{BRQS}	15		ns	
#BUSREQ信号ホールド時間	t_{BRQH}	0		ns	
#BUSACK信号出力遅延時間	t_{BAKD}		10	ns	
ハインピーダンス→出力 遅延時間	t_{Z2E}		10	ns	
出力→ハインピーダンス 遅延時間	t_{B2Z}		10	ns	
#NMIパルス幅	t_{NMIW}	30		ns	

2) 3.3V単一電源の場合

(特記なき場合: $V_{DDE}=V_{DD}=2.7\sim3.6V$, $V_{SS}=0V$, $T_a=-40^{\circ}C\sim+85^{\circ}C$)

項目	記号	Min.	Max.	単位	注
#BUSREQ信号セットアップ時間	t_{BRQS}	15		ns	
#BUSREQ信号ホールド時間	t_{BRQH}	0		ns	
#BUSACK信号出力遅延時間	t_{BAKD}		10	ns	
ハインピーダンス→出力 遅延時間	t_{Z2E}		10	ns	
出力→ハインピーダンス 遅延時間	t_{B2Z}		10	ns	
#NMIパルス幅	t_{NMIW}	30		ns	

3) 2.0V単一電源の場合

(特記なき場合: $V_{DDE}=V_{DD}=2.0V\pm0.2V$, $V_{SS}=0V$, $T_a=-40^{\circ}C\sim+85^{\circ}C$)

項目	記号	Min.	Max.	単位	注
#BUSREQ信号セットアップ時間	t_{BRQS}	40		ns	
#BUSREQ信号ホールド時間	t_{BRQH}	0		ns	
#BUSACK信号出力遅延時間	t_{BAKD}		20	ns	
ハインピーダンス→出力 遅延時間	t_{Z2E}		20	ns	
出力→ハインピーダンス 遅延時間	t_{B2Z}		20	ns	
#NMIパルス幅	t_{NMIW}	90		ns	

■ 入力, 出力, 入出力兼用ポート

1) 3.3V/5.0V 2電源の場合

(特記なき場合: $V_{DDE}=5.0\pm0.5V$, $V_{DD}=2.7\sim3.6V$, $V_{SS}=0V$, $T_a=-40^{\circ}C\sim+85^{\circ}C$)

項目	記号	Min.	Max.	単位	注
入力データセットアップ時間	t_{INPS}	20		ns	
入力データホールド時間	t_{INPH}	10		ns	
出力データ遅延時間	t_{OUTD}		20	ns	
Kポート割り込み	SLEEP, HALT2モード時	t_{KINW}	30	ns	
入力パルス幅	上記以外	$2 \times t_{CYC}$		ns	

2) 3.3V単一電源の場合

(特記なき場合: $V_{DDE}=V_{DD}=2.7\sim3.6V$, $V_{SS}=0V$, $T_a=-40^{\circ}C\sim+85^{\circ}C$)

項目	記号	Min.	Max.	単位	注
入力データセットアップ時間	t_{INPS}	20		ns	
入力データホールド時間	t_{INPH}	10		ns	
出力データ遅延時間	t_{OUTD}		20	ns	
Kポート割り込み	SLEEP, HALT2モード時	t_{KINW}	30	ns	
入力パルス幅	上記以外	$2 \times t_{CYC}$		ns	

3) 2.0V単一電源の場合


(特記なき場合: $V_{DDE}=V_{DD}=2.0V\pm0.2V$, $V_{SS}=0V$, $T_a=-40^{\circ}C\sim+85^{\circ}C$)

項目	記号	Min.	Max.	単位	注
入力データセットアップ時間	t_{INPS}	40		ns	
入力データホールド時間	t_{INPH}	20		ns	
出力データ遅延時間	t_{OUTD}		30	ns	
Kポート割り込み	SLEEP, HALT2モード時	t_{KINW}	90	ns	
入力パルス幅	上記以外	$2 \times t_{CYC}$		ns	


8.6.4 C33ブロックAC特性タイミングチャート

■ クロック


(1) 外部クロック入力の場合 (x1スピードモード時)



(2) 高速発振回路動作の場合




■ SRAMリードサイクル (基本サイクル: 1サイクル)




*1 t_{RDH} は、#RD、#CEx、A[23:0]の中の最も早い信号変化(ネゲート)からの規定とします。

■ SRAMリードサイクル (ウェイトサイクル挿入時)




*1 t_{RDH} は、#RD、#CEx、A[23:0]の中の最も早い信号変化(ネゲート)からの規定とします。


■ SRAMライトサイクル (基本サイクル: 2サイクル)



■ SRAMライトサイクル (ウェイトサイクル挿入時)




■ DRAMランダムアクセスサイクル (基本サイクル)




*1 t_{RDH} は、#RD、A[23:0]の中の最も早い信号変化(ネゲート)からの規定とします。

■ DRAM高速ページアクセスサイクル




*1 t_{RDH} は、#RD、A[23:0]の中の最も早い信号変化(ネゲート)からの規定とします。

■ EDO DRAMランダムアクセスサイクル (基本サイクル)




*1 t_{RDH} は、#RD、#RASxの中の最も早い信号変化(ネゲート)からの規定とします。

■ EDO DRAMページアクセスサイクル




*1 t_{RDH} は、#RD、#RASx(ネゲート)、または#CAS(立ち下がり)の中の最も早い信号変化からの規定とします。


■ DRAM CASビフォアRASリフレッシュサイクル



■ DRAM セルフリフレッシュサイクル




■ バーストROMリードサイクル



*1 t_{RDH} は、#RD、#CEx、A[23:0]の中の最も早い信号変化(ネゲート)からの規定とします。


■ #BUSREQ, #BUSACK, #NMIタイミング



*1 eBUS_OUTは、以下の端子を示します。


A[23:0], #RD, #WRL, #WRH, #HCAS, #LCAS, #CE[17:4], D[15:0]

■ 入力, 出力, 入出力兼用ポートタイミング



8.6.5 LCDインタフェースAC特性


■ パワーオン/リセットタイミング



記号	項目	Min.	Typ.	Max.	単位
t ₁	REG[03h]→FPLINE, FPFREAME, FPSHIFT, FPDAT, DRDYアクティブ			TFPFREAME	ns
t ₂	FPLINE, FPFREAME, FPSHIFT, FPDAT, DRDYアクティブ→LCPWR		0		フレーム


注: TPFREAMEはFPFREAME、TPCLKはピクセルクロック(PCLK)の周期です。

■ パワーダウン/アップタイミング



記号	項目	Min.	Typ.	Max.	単位
t ₁	HWパワーセーブアクティブ→FPLINE, FPFREAME, FPSHIFT, FPDAT, DRDYインアクティブ- LCPWR Override = 1			1	フレーム
t ₂	HWパワーセーブインアクティブ→FPLINE, FPFREAME, FPSHIFT, FPDAT, DRDYアクティブ- LCPWR Override = 1			1	フレーム
t ₃	HWパワーセーブアクティブ→FPLINE, FPFREAME, FPSHIFT, FPDAT, DRDYインアクティブ- LCPWR Override = 0			1	フレーム
t ₄	LCPWR Low→FPLINE, FPFREAME, FPSHIFT, FPDAT, DRDYインアクティブ- LCPWR Override = 0		127		フレーム
t ₅	HWパワーセーブインアクティブ→FPLINE, FPFREAME, FPSHIFT, FPDAT, DRDY, LCPWRアクティブ- LCPWR Override = 0		0		フレーム
t ₆	LCPWR Overrideアクティブ(1)→LCPWRインアクティブ			1	フレーム
t ₇	LCPWR Overrideインアクティブ(1)→LCPWRアクティブ			1	フレーム

■ 4ビットシングルグレースケールパネルタイミング



図は320×240パネル、垂直非表示期間が2FPLINEの場合のタイミング例です。マスクFPSHIFT(REG[01h]ビット3)は"1"に設定されているものとします。

VDP = 垂直表示期間 = (REG[06h]ビット[1:0], REG[05h]ビット[7:0]) + 1 ライン


VNDP = 垂直非表示期間 = REG[0Ah]ビット[5:0] ライン

HDP = 水平表示期間 = ((REG[04h]ビット[6:0]) + 1) × 8Ts


HNDP = 水平非表示期間 = (REG[08h] + 4) × 8Ts

8 電気的特性

Sync Timing



Data Timing



注: マスクFPSHIFT(REG[01h]ビット3)が"1"に設定されている場合のACタイミングです。

4ビットシングルグレースケールパネルACタイミング

記号	項目	Min.	Typ.	Max.	単位
t1	Frame Pulseセットアップ→Line Pulse立ち下がりエッジ	注2			(注1)
t2	Line Pulse立ち下がりエッジ→Frame Pulseホールド時間	9			Ts
t3	Line Pulse周期	注3			
t4	Line Pulseパルス幅	9			Ts
t5	Line Pulse立ち上がりエッジ→MOD遅延時間	1			Ts
t6	Shift Pulse立ち下がりエッジ→Line Pulse立ち上がりエッジ	注4			
t7	Shift Pulse立ち下がりエッジ→Line Pulse立ち下がりエッジ	注5			
t8	Line Pulse立ち下がりエッジ→Shift Pulse立ち下がりエッジ	t14+2			Ts
t9	Shift Pulse周期	4			Ts
t10	Shift Pulse Lowパルス幅	2			Ts
t11	Shift Pulse Highパルス幅	2			Ts
t12	FPDAT[7:4]セットアップ→Shift Pulse立ち下がりエッジ	2			Ts
t13	Shift Pulse立ち下がりエッジ→FPDAT[7:4]ホールド時間	2			Ts
t14	Line Pulse立ち下がりエッジ→Shift Pulse立ち上がりエッジ	23			Ts

注: 1. Ts = ピクセルクロック周期


2. t1min = t3min - 9Ts

3. t3min = [((REG[04h]ビット[6:0]) + 1) × 8 + ((REG[08h]ビット[4:0]) + 4) × 8]Ts

4. t6min = [(REG[08h]ビット[4:0]) × 8 + 2]Ts

5. t7min = [(REG[08h]ビット[4:0]) × 8 + 11]Ts

■ 8ビットシングルグレースケールパネルタイミング



図は640×480パネル、垂直非表示期間が2FPLINEの場合のタイミング例です。マスクFPSHIFT(REG[01h]ビット3)は"1"に設定されているものとします。


VDP = 垂直表示期間 = (REG[06h]ビット[1:0], REG[05h]ビット[7:0]) + 1 ライン

VNDP = 垂直非表示期間 = REG[0Ah]ビット[5:0] ライン

HDP = 水平表示期間 = ((REG[04h]ビット[6:0]) + 1) × 8Ts

HNDP = 水平非表示期間 = (REG[08h] + 4) × 8Ts

8 電気的特性



注: マスクFPSHIFT(REG[01h]ビット3)が"1"に設定されている場合のACタイミングです。

8ビットシングルグレースケールパネルACタイミング

記号	項目	Min.	Typ.	Max.	単位
t1	Frame Pulseセットアップ→Line Pulse立ち下がりエッジ	注2			(注1)
t2	Line Pulse立ち下がりエッジ→Frame Pulseホールド時間	9			Ts
t3	Line Pulse周期	注3			
t4	Line Pulseパルス幅	9			Ts
t5	Line Pulse立ち上がりエッジ→MOD遅延時間	1			Ts
t6	Shift Pulse立ち下がりエッジ→Line Pulse立ち上がりエッジ	注4			
t7	Shift Pulse立ち下がりエッジ→Line Pulse立ち下がりエッジ	注5			
t8	Line Pulse立ち下がりエッジ→Shift Pulse立ち下がりエッジ	t14+4			Ts
t9	Shift Pulse周期	8			Ts
t10	Shift Pulse Lowパルス幅	4			Ts
t11	Shift Pulse Highパルス幅	4			Ts
t12	FPDAT[7:0]セットアップ→Shift Pulse立ち下がりエッジ	4			Ts
t13	Shift Pulse立ち下がりエッジ→FPDAT[7:0]ホールド時間	4			Ts
t14	Line Pulse立ち下がりエッジ→Shift Pulse立ち上がりエッジ	23			Ts

注: 1. Ts = ピクセルクロック周期


2. t1min = t3min - 9Ts

3. t3min = (((REG[04h]ビット[6:0]) + 1) × 8 + ((REG[08h]ビット[4:0]) + 4) × 8)Ts

4. t6min = ((REG[08h]ビット[4:0]) × 8 + 4)Ts

5. t7min = ((REG[08h]ビット[4:0]) × 8 + 13)Ts

■ 4ビットシングルカラーパネルタイミング



図は320×240パネル、垂直非表示期間が2FPLINEの場合のタイミング例です。

VDP = 垂直表示期間 = (REG[06h]ビット[1:0], REG[05h]ビット[7:0]) + 1 ライン


VNDP = 垂直非表示期間 = REG[0Ah]ビット[5:0] ライン

HDP = 水平表示期間 = ((REG[04h]ビット[6:0]) + 1) × 8Ts


HNDP = 水平非表示期間 = (REG[08h] + 4) × 8Ts

8 電気的特性

Sync Timing



Data Timing



4ビットシングルカラーパネルACタイミング

記号	項目	Min.	Typ.	Max.	単位
t1	Frame Pulseセットアップ→Line Pulse立ち下がりエッジ	注2			(注1)
t2	Line Pulse立ち下がりエッジ→Frame Pulseホールド時間	9			Ts
t3	Line Pulse周期	注3			
t4	Line Pulseパルス幅	9			Ts
t5	Line Pulse立ち上がりエッジ→MOD遅延時間	1			Ts
t6	Shift Pulse立ち下がりエッジ→Line Pulse立ち上がりエッジ	注4			
t7	Shift Pulse立ち下がりエッジ→Line Pulse立ち下がりエッジ	注5			
t8	Line Pulse立ち下がりエッジ→Shift Pulse立ち下がりエッジ	t14+0.5			Ts
t9	Shift Pulse周期	1			Ts
t10	Shift Pulse Lowパルス幅	0.5			Ts
t11	Shift Pulse Highパルス幅	0.5			Ts
t12	FPDAT[7:4]セットアップ→Shift Pulse立ち下がりエッジ	0.5			Ts
t13	Shift Pulse立ち下がりエッジ→FPDAT[7:4]ホールド時間	0.5			Ts
t14	Line Pulse立ち下がりエッジ→Shift Pulse立ち上がりエッジ	23			Ts

注: 1. Ts = ピクセルクロック周期


2. t1min = t3min - 9Ts

3. t3min = [((REG[04h]ビット[6:0]) + 1) × 8 + ((REG[08h]ビット[4:0]) + 4) × 8]Ts

4. t6min = [(REG[08h]ビット[4:0]) × 8 + 0.5]Ts

5. t7min = [(REG[08h]ビット[4:0]) × 8 + 9.5]Ts

■ 8ビットシングルカラーパネルタイミング(Format 1)




図は640 × 480パネル、垂直非表示期間が2FPLINEの場合のタイミング例です。


- VDP** = 垂直表示期間 = (REG[06h]ビット[1:0], REG[05h]ビット[7:0]) + 1 ライン
VNDP = 垂直非表示期間 = REG[0Ah]ビット[5:0] ライン
HDP = 水平表示期間 = ((REG[04h]ビット[6:0]) + 1) × 8Ts
HNBP = 水平非表示期間 = (REG[08h] + 4) × 8Ts

8 電気的特性

Sync Timing



Data Timing



8ビットシングルカラーパネルACタイミング(Format 1)

記号	項目	Min.	Typ.	Max.	単位
t1	Frame Pulseセットアップ→Line Pulse立ち下がりエッジ	注2			(注1)
t2	Line Pulse立ち下がりエッジ→Frame Pulseホールド時間	9			Ts
t3	Line Pulse周期	注3			
t4	Line Pulseパルス幅	9			Ts
t6a	Shift Pulse立ち下がりエッジ→Line Pulse立ち上がりエッジ	注4			
t6b	Shift Pulse 2立ち下がりエッジ→Line Pulse立ち上がりエッジ	注5			
t7a	Shift Pulse 2立ち下がりエッジ→Line Pulse立ち下がりエッジ	注6			
t7b	Shift Pulse立ち下がりエッジ→Line Pulse立ち下がりエッジ	注7			
t8	Line Pulse立ち下がりエッジ→Shift Pulse立ち上がり, Shift Pulse 2立ち下がりエッジ	t14+2			Ts
t9	Shift Pulse 2, Shift Pulse周期	4			Ts
t10	Shift Pulse 2, Shift Pulse Lowパルス幅	2			Ts
t11	Shift Pulse 2, Shift Pulse Highパルス幅	2			Ts
t12	FPDAT[7:0]セットアップ→Shift Pulse 2, Shift Pulse立ち下がりエッジ	1			Ts
t13	Shift Pulse 2, Shift Pulse立ち下がりエッジ→FPDAT[7:0]ホールド時間	1			Ts
t14	Line Pulse立ち下がりエッジ→Shift Pulse立ち上がりエッジ	23			Ts

注: 1.Ts = ピクセルクロック周期

2.t1min = t3min - 9Ts

3.t3min = [((REG[04h]ビット[6:0]) + 1) × 8 + ((REG[08h]ビット[4:0]) + 4) × 8]Ts


4.t6amin = [(REG[08h]ビット[4:0]) × 8 + t13 - t10]Ts

5.t6bmin = [(REG[08h]ビット[4:0]) × 8 + t13]Ts

6.t7amin = [(REG[08h]ビット[4:0]) × 8 + 11]Ts

7.t7bmin = [((REG[08h]ビット[4:0]) × 8 + 11) - t10]Ts

■ 8ビットシングルカラーパネルタイミング(Format 2)



図は640 × 480パネル、垂直非表示期間が2FPLINEの場合のタイミング例です。

VDP = 垂直表示期間 = (REG[06h]ビット[1:0], REG[05h]ビット[7:0]) + 1 ライン


VNDP = 垂直非表示期間 = REG[0Ah]ビット[5:0] ライン

HDP = 水平表示期間 = ((REG[04h]ビット[6:0]) + 1) × 8Ts


HNDP = 水平非表示期間 = (REG[08h] + 4) × 8Ts

8 電気的特性

Sync Timing



Data Timing



8ビットシングルカラーパネルACタイミング(Format 2)

記号	項目	Min.	Typ.	Max.	単位
t1	Frame Pulseセットアップ→Line Pulse立ち下がりエッジ	注2			(注1)
t2	Line Pulse立ち下がりエッジ→Frame Pulseホールド時間	9			Ts
t3	Line Pulse周期	注3			
t4	Line Pulseパルス幅	9			Ts
t5	Line Pulse立ち上がりエッジ→MOD遅延時間	1			Ts
t6	Shift Pulse立ち下がりエッジ→Line Pulse立ち上がりエッジ	注4			
t7	Shift Pulse立ち下がりエッジ→Line Pulse立ち下がりエッジ	注5			
t8	Line Pulse立ち下がりエッジ→Shift Pulse立ち下がりエッジ	t14+2			Ts
t9	Shift Pulse周期	2			Ts
t10	Shift Pulse Lowパルス幅	1			Ts
t11	Shift Pulse Highパルス幅	1			Ts
t12	FPDAT[7:0]セットアップ→Shift Pulse立ち下がりエッジ	1			Ts
t13	Shift Pulse立ち下がりエッジ→FPDAT[7:0]ホールド時間	1			Ts
t14	Line Pulse立ち下がりエッジ→Shift Pulse立ち上がりエッジ	23			Ts

注: 1. Ts = ピクセルクロック周期


2. t1min = t3min - 9Ts

3. t3min = [((REG[04h]ビット[6:0]) + 1) × 8 + ((REG[08h]ビット[4:0]) + 4) × 8]Ts

4. t6min = [(REG[08h]ビット[4:0]) × 8 + 1]Ts

5. t7min = [(REG[08h]ビット[4:0]) × 8 + 10]Ts

■ 8ビットデュアルグレースケールパネルタイミング



図は640 × 480パネル、垂直非表示期間が2FPLINEの場合のタイミング例です。


VDP = 垂直表示期間 = (REG[06h]ビット[1:0], REG[05h]ビット[7:0]) + 1 ライン

VNDP = 垂直非表示期間 = REG[0Ah]ビット[5:0] ライン

HDP = 水平表示期間 = ((REG[04h]ビット[6:0]) + 1) × 8Ts

HNDP = 水平非表示期間 = (REG[08h] + 4) × 8Ts

8 電気的特性



注: マスクFPSHIFT(REG[01h]ビット3)が"1"に設定されて場合のACタイミングです。

8ビットデュアルグレースケールパネルACタイミング

記号	項目	Min.	Typ.	Max.	単位
t1	Frame Pulseセットアップ→Line Pulse立ち下がりエッジ	注2			(注1)
t2	Line Pulse立ち下がりエッジ→Frame Pulseホールド時間	9			Ts
t3	Line Pulse周期	注3			
t4	Line Pulseパルス幅	9			Ts
t5	Line Pulse立ち上がりエッジ→MOD遅延時間	1			Ts
t6	Shift Pulse立ち下がりエッジ→Line Pulse立ち上がりエッジ	注4			
t7	Shift Pulse立ち下がりエッジ→Line Pulse立ち下がりエッジ	注5			
t8	Line Pulse立ち下がりエッジ→Shift Pulse立ち下がりエッジ	t14+4			Ts
t9	Shift Pulse周期	8			Ts
t10	Shift Pulse Lowパルス幅	4			Ts
t11	Shift Pulse Highパルス幅	4			Ts
t12	FPDAT[7:0]セットアップ→Shift Pulse立ち下がりエッジ	4			Ts
t13	Shift Pulse立ち下がりエッジ→FPDAT[7:0]ホールド時間	4			Ts
t14	Line Pulse立ち下がりエッジ→Shift Pulse立ち上がりエッジ	39			Ts

注: 1. Ts = ピクセルクロック周期


2. t1min = t3min - 9Ts

3. t3min = [(((REG[04h]ビット[6:0]) + 1) × 8 + ((REG[08h]ビット[4:0]) + 4) × 8) × 2]Ts

4. t6min = [((REG[08h]ビット[4:0]) × 2) × 8 + 20]Ts

5. t7min = [((REG[08h]ビット[4:0]) × 2) × 8 + 29]Ts

■ 8ビットデュアルカラーパネルタイミング



図は640×480パネル、垂直非表示期間が2FPLINEの場合のタイミング例です。

VDP = 垂直表示期間 = (REG[06h]ビット[1:0], REG[05h]ビット[7:0]) + 1 ライン


VNDP = 垂直非表示期間 = REG[0Ah]ビット[5:0] ライン

HDP = 水平表示期間 = ((REG[04h]ビット[6:0]) + 1) × 8Ts


HNDP = 水平非表示期間 = (REG[08h] + 4) × 8Ts

8 電気的特性

Sync Timing



Data Timing



8ビットデュアルカラーパネルACタイミング

記号	項目	Min.	Typ.	Max.	単位
t1	Frame Pulseセットアップ→Line Pulse立ち下がりエッジ	注2			(注1)
t2	Line Pulse立ち下がりエッジ→Frame Pulseホールド時間	9			Ts
t3	Line Pulse周期	注3			
t4	Line Pulseパルス幅	9			Ts
t5	Line Pulse立ち上がりエッジ→MOD遅延時間	1			Ts
t6	Shift Pulse立ち下がりエッジ→Line Pulse立ち上がりエッジ	注4			
t7	Shift Pulse立ち下がりエッジ→Line Pulse立ち下がりエッジ	注5			
t8	Line Pulse立ち下がりエッジ→Shift Pulse立ち下がりエッジ	t14+1			Ts
t9	Shift Pulse周期	2			Ts
t10	Shift Pulse Lowパルス幅	1			Ts
t11	Shift Pulse Highパルス幅	1			Ts
t12	FPDAT[7:0]セットアップ→Shift Pulse立ち下がりエッジ	1			Ts
t13	Shift Pulse立ち下がりエッジ→FPDAT[7:0]ホールド時間	1			Ts
t14	Line Pulse立ち下がりエッジ→Shift Pulse立ち上がりエッジ	39			Ts

注: 1. Ts = ピクセルクロック周期


2. t1min = t3min - 9Ts

3. t3min = [(((REG[04h]ビット[6:0]) + 1) × 8 + ((REG[08h]ビット[4:0]) + 4) × 8) × 2]Ts

4. t6min = [(((REG[08h]ビット[4:0]) × 2) × 8 + 17]Ts

5. t7min = [(((REG[08h]ビット[4:0]) × 2) × 8 + 26]Ts

■ 12ビットTFT/D-TFDパネルタイミング



図は640×480パネルのタイミング例です。DRDYは最初のピクセルを示すために使用しています。

VDP = 垂直表示期間 = (REG[06h]ビット[1:0], REG[05h]ビット[7:0]) + 1 ライン

VNDP = 垂直非表示期間 = VNDP1 + VNDP2 = REG[0Ah]ビット[5:0] ライン

VNDP1 = 垂直非表示期間1 = REG[09h]ビット[5:0] ライン

VNDP2 = 垂直非表示期間2 = (REG[0Ah]ビット[5:0]) - (REG[09h]ビット[5:0]) ライン


HDP = 水平表示期間 = ((REG[04h]ビット[6:0]) + 1) × 8Ts

HNDP = 水平非表示期間 = HNDP1 + HNDP2 = (REG[08h] + 4) × 8Ts

HNDP1 = 水平非表示期間1 = ((REG[07h]ビット[4:0]) × 8) + 16Ts

HNDP2 = 水平非表示期間2 = (((REG[08h]ビット[4:0]) - (REG[07h]ビット[4:0])) × 8) + 16Ts

8 電気的特性



DRDYは最初のピクセルを示すために使用しています。

TFT/D-TFDパネルACタイミング

記号	項目	Min.	Typ.	Max.	単位
t1	Shift Pulse周期	1			(注1)
t2	Shift Pulse Highパルス幅	0.5			Ts
t3	Shift Pulse Lowパルス幅	0.5			Ts
t4	データセットアップ→Shift Pulse立ち下がりエッジ	0.5			Ts
t5	Shift Pulse立ち下がりエッジ→データホールド時間	0.5			Ts
t6	Line Pulse周期	注2			
t7	Line Pulse Lowパルス幅	9			Ts
t8	Frame Pulse周期	注3			
t9	Frame Pulse Lowパルス幅	2t6			Ts
t10	水平表示期間	注4			
t11	Line Pulseセットアップ→Shift Pulse立ち下がりエッジ	0.5			Ts
t12	Frame Pulse立ち下がりエッジ→Line Pulse立ち下がりエッジ位相差	t6-18Ts			
t13	DRDY→Shift Pulse立ち下がりセットアップ時間	0.5			Ts
t14	DRDYパルス幅	注5			
t15	DRDY立ち下がりエッジ→Line Pulse立ち下がりエッジ	注6			
t16	Shift Pulse立ち下がりエッジ→DRDYホールド時間	0.5			Ts
t17	Line Pulse立ち下がりエッジ→DRDYアクティブ	注7		250	Ts

注: 1. Ts = ピクセルクロック周期

2. t6min = $[(\text{REG}[04\text{h}] \text{ビット}[6:0]) + 1] \times 8 + ((\text{REG}[08\text{h}] \text{ビット}[4:0]) + 4) \times 8] \text{Ts}$

3. t8min = $[(\text{REG}[06\text{h}] \text{ビット}[1:0], \text{REG}[05\text{h}] \text{ビット}[7:0]) + 1] + (\text{REG}[0A\text{h}] \text{ビット}[6:0]) \text{ライン}$

4. t10min = $[(\text{REG}[04\text{h}] \text{ビット}[6:0]) + 1] \times 8] \text{Ts}$

5. t14min = $[(\text{REG}[04\text{h}] \text{ビット}[6:0]) + 1] \times 8] \text{Ts}$

6. t15min = $[(\text{REG}[07\text{h}] \text{ビット}[4:0]) \times 8 + 16] \text{Ts}$

7. t17min = $[(\text{REG}[08\text{h}] \text{ビット}[4:0]) - (\text{REG}[07\text{h}] \text{ビット}[4:0]) \times 8 + 16] \text{Ts}$

8.7 発振特性

発振特性は諸条件(使用部品、基板パターン等)により変化します。以下の特性は参考値としてご使用ください。特にセラミック発振子または水晶振動子を使用する場合は、容量や抵抗などの定数は発振子メーカーの推奨値を使用してください。

■ OSC1水晶発振

(特記なき場合: 水晶振動子=Q11C02RX*¹ 32.768kHz, Rf1=20MΩ, C_{G1}=C_{D1}=15pF*²)

項目	記号	条件	Min.	Typ.	Max.	単位	注
動作温度	Ta	V _{DD} =2.7~3.6V	-40		85	°C	
		V _{DD} =1.9~2.2V	-40		85	°C	
		V _{DD} =1.8~2.2V	0		70	°C	

*1 Q11C02RX: セイコーエプソン製水晶振動子 *2 C_{G1}=C_{D1}=15pFは基板容量を含みます。

(特記なき場合: V_{DD}=3.3V, V_{SS}=0V, 水晶振動子=Q11C02RX*¹ 32.768kHz, Rf1=20MΩ, C_{G1}=C_{D1}=15pF*², Ta=25°C)

項目	記号	条件	Min.	Typ.	Max.	単位	注
発振開始時間	t _{STA1}				3	sec	
外付けゲート容量, ドレイン容量	C _{G1} , C _{D1}	C _{G1} =C _{D1} , 基板容量などを含む	5		25	pF	
周波数IC偏差	Δf/ΔIC		-10		10	ppm	
周波数電源電圧偏差	Δf/ΔV		-10		10	ppm/V	
周波数調整範囲	Δf/ΔC _G	C _{G1} =C _{D1} =5~25pF	50			ppm	

*1 Q11C02RX: セイコーエプソン製水晶振動子 *2 C_{G1}=C_{D1}=15pFは基板容量を含みます。

(特記なき場合: V_{DD}=2.0V, V_{SS}=0V, 水晶振動子=Q11C02RX*¹ 32.768kHz, Rf1=20MΩ, C_{G1}=C_{D1}=15pF*², Ta=25°C)

項目	記号	条件	Min.	Typ.	Max.	単位	注
発振開始時間	t _{STA1}				20	sec	
外付けゲート容量, ドレイン容量	C _{G1} , C _{D1}	C _{G1} =C _{D1} , 基板容量などを含む	5		25	pF	
周波数IC偏差	Δf/ΔIC		-10		10	ppm	
周波数電源電圧偏差	Δf/ΔV		-10		10	ppm/V	
周波数調整範囲	Δf/ΔC _G	C _{G1} =C _{D1} =5~25pF	50			ppm	

*1 Q11C02RX: セイコーエプソン製水晶振動子 *2 C_{G1}=C_{D1}=15pFは基板容量を含みます。

■ OSC3水晶発振

注: OSC3水晶発振回路には、"基本波を使用した水晶振動子"を使用してください。

(特記なき場合: V_{SS}=0V, 水晶振動子=Q22MA306*¹ 33.8688MHz, Rf2=1MΩ, C_{G1}=C_{D1}=15pF*², Ta=25°C)

項目	記号	条件	Min.	Typ.	Max.	単位	注
発振開始時間	t _{STA3}	V _{DD} =3.3V			10	ms	
		V _{DD} =2.0V			25	ms	

*1 Q22MA306: セイコーエプソン製水晶振動子 *2 C_{G1}=C_{D1}=15pFは基板容量を含みます。

■ OSC3セラミック発振

(特記なき場合: V_{SS}=0V, Ta=25°C)

項目	記号	条件	Min.	Typ.	Max.	単位	注
発振開始時間	t _{STA3}	10MHzセラミック発振子			10	ms	1
		16MHzセラミック発振子			10	ms	2
		20MHzセラミック発振子			10	ms	3
		25MHzセラミック発振子			5	ms	4
		33MHzセラミック発振子			5	ms	5

注)	No.	セラミック発振子 品種名	推奨定数			電源電圧 範囲(V)	備考
			C _{G2} (pF)	C _{D2} (pF)	Rf2 (MΩ)		
	1	CST10.0MTW	30	30	1	1.8~2.2	村田製作所製セラミック発振子 *1
	2	CST16.00MXW0C1	5	5	1	1.8~2.2	村田製作所製セラミック発振子
	3	CST20.00MXW0H1	5	5	1	1.8~2.2	村田製作所製セラミック発振子
	4	CST25.00MXW0H1	5	5	1	2.7~3.6	村田製作所製セラミック発振子
	5	CST33.00MXZ040	Open	Open	1	2.7~3.6	村田製作所製セラミック発振子

*1 周波数が0.3%高めにずれる傾向があります。

8.8 PLL特性

■ PLLS0, PLLS1の設定(推奨動作条件)

V_{DD}=2.7V~3.6V

PLLS1	PLLS0	モード	Fin (OSC3クロック)	Fout
1	1	2逓倍	10~25MHz	20~50MHz
0	1	4逓倍	10~12.5MHz	40~50MHz
0	0	PLL未使用	—	—

V_{DD}=2.0V±0.2V

PLLS1	PLLS0	モード	Fin (OSC3クロック)	Fout
1	1	2逓倍	10MHz	20MHz
0	0	PLL未使用	—	—

■ PLL特性

(特記なき場合: V_{DD}=2.7V~3.6V, V_{SS}=0V, 水晶発振器=Q3204DC*1, R₁=4.7kΩ, C₁=100pF, C₂=5pF, Ta=-40°C~+85°C)

項目	記号	条件	Min.	Typ.	Max.	単位	注
ジッタ(ピークジッタ)	tpj		-1		1	ns	
ロックアップ時間	tpll				1	ms	

*1 Q3204DC: セイコーエプソン製水晶発振器

(特記なき場合: V_{DD}=2.0V±0.2V, V_{SS}=0V, 水晶発振器=Q3204DC*1, R₁=4.7kΩ, C₁=100pF, C₂=5pF, Ta=-40°C~+85°C)

項目	記号	条件	Min.	Typ.	Max.	単位	注
ジッタ(ピークジッタ)	tpj		-2		2	ns	
ロックアップ時間	tpll				2	ms	


*1 Q3204DC: セイコーエプソン製水晶発振器

9 パッケージ

9.1 プラスチックパッケージ

QFP18-176pin

(単位: mm)



※消費電力制限

LSIは消費電力に従ってチップ温度が上昇します。パッケージに搭載された状態では、LSIのチップ温度はその周辺温度 T_a 、パッケージの熱抵抗 θ および消費電力 P_D から計算できます。

$$\text{チップ温度}(T_j) = T_a + (P_D \times \theta) (^{\circ}\text{C})$$

通常の使用においては、チップ温度(Tj)は85°C以下を目安に使用してください。

QFP18-176pinパッケージの熱抵抗は次のとおりです。

熱抵抗(°C/W) = 105~115°C (Cuリードフレームの場合は75~85°C)

なお、この値はサンプルが由づりされた無風状態での熱抵抗です。基板への実装状態や強制空冷の有無によって、熱抵抗は大きく変動します。

Appendix A 〈参考資料〉 外部デバイスとのインタフェースタイミング

外部デバイスを接続してシステムを構成する際の参考資料として、外部システムインタフェースのタイミング条件設定例を示します。

ただし、本参考資料を利用する場合は以下の点に注意してください。

- 外部デバイスのAC特性値には、一般的な数値を記載しています。実際のデバイスのAC特性値とは必ずしも一致しませんので、使用するデバイスのマニュアルまたは仕様書等を参照し、実際の設定値(サイクル数)を決定してください。
- 実際には、バスや信号線の負荷容量、接続するデバイス数、使用温度範囲、入出力レベル等に従って適切なマージン設定が必要です。記載のサイクル数はあくまでも一例であり、これらの条件を満たすものではありません。
- 表中の"時間"として記載されている数値は、単にサイクル数に周期を掛け合わせた値で、各デバイスの出力遅延時間や、配線・負荷容量による遅延、入力セットアップ時間等を考慮した数値ではありません。
- 記載内容は参考資料であり、動作を保証するものではありません。

A.1 DRAM (70ns)


■ DRAMインタフェース設定例 - 70ns

動作周波数	RASプリチャージ サイクル	RASサイクル	CASサイクル	リフレッシュ RASパルス幅	リフレッシュ RPCディレイ
20MHz	2	1	2	2	1
25MHz	2	1	2	2	1
33MHz	2	2	3	3	1


■ DRAMインタフェースタイミング - 70ns

DRAMインタフェース		単位: ns		33MHz		25MHz		20MHz	
パラメータ	シンボル	Min.	Max.	サイクル	時間	サイクル	時間	サイクル	時間
《共通パラメータ》									
ランダムリード/ライトサイクル時間	t _{RC}	130	—	7	210	5	200	5	250
#RASプリチャージ時間	t _{RP}	50	—	2	60	2	80	2	100
#RASパルス幅	t _{RAS}	70	10000	5	150	3	120	3	150
#CASパルス幅	t _{CAS}	20	10000	2.5	75	1.5	60	1.5	75
ローアドレスセットアップ時間	t _{ASR}	0	—	0.5	15	0.5	20	0.5	25
ローアドレスホールド時間	t _{RAH}	10	—	1.5	45	0.5	20	0.5	25
カラムアドレスセットアップ時間	t _{ASC}	0	—	0.5	15	0.5	20	0.5	25
#RAS→#CAS遅延時間	t _{RCD}	20	—	2.0	60	1.0	40	1.0	50
#RAS→カラムアドレス遅延時間	t _{RAD}	15	—	1.5	45	0.5	20	0.5	25
《リードサイクルパラメータ》									
#RASアクセス時間	t _{RAC}	—	70	4.5	135	2.5	100	2.5	125
#CASアクセス時間	t _{CAC}	—	20	2.5	75	1.5	60	1.5	75
アドレスアクセス時間	t _{AA}	—	35	3.0	90	2.0	80	2.0	100
#OEアクセス時間	t _{OAC}	—	20	4.5	135	2.5	100	2.5	125
出力バッファターンオフ時間	t _{OFF}	0	20	2	60	2	80	2	100
《ライトサイクルパラメータ》									
データ入力ホールド時間	t _{DH}	15	—	2.5	75	1.5	60	1.5	75
《高速ページモード》									
高速ページモードサイクル時間	t _{PC}	45	—	3.0	90	2.0	80	2.0	100
高速ページモード#CASプリチャージ時間	t _{CP}	10	—	0.5	15	0.5	20	0.5	25
#CASプリチャージからのアクセス時間	t _{ACP}	—	40	3.0	90	2.0	80	2.0	100
《リフレッシュサイクル》									
#CASセットアップ時間	t _{CSR}	10	—	1.0	30	1.0	40	1.0	50
#CASホールド時間	t _{CHR}	10	—	2.5	75	1.5	60	1.5	75
#RASプリチャージ→#CASホールド時間	t _{PPC}	10	—	1.0	30	1.0	40	1.0	50
#RASパルス幅(リフレッシュサイクルのみ)	t _{RAS}	70	10000	3.0	90	2.0	80	2.0	100


■ DRAM: 70ns, CPU: 33MHz, ランダムリード/ライトサイクル




■ DRAM: 70ns, CPU: 33MHz, ページモードリード/ライトサイクル




■ DRAM: 70ns, CPU: 33MHz, CASビフォアRASリフレッシュサイクル




■ DRAM: 70ns, CPU: 25/20MHz, ランダムリード/ライトサイクル



■ DRAM: 70ns, CPU: 25/20MHz, ページモードリード/ライトサイクル



■ DRAM: 70ns, CPU: 25/20MHz, CASビフォアRASリフレッシュサイクル



A.2 DRAM (60ns)


■ DRAMインタフェース設定例 - 60ns

動作周波数	RASプリチャージ サイクル	RASサイクル	CASサイクル	リフレッシュ RASパルス幅	リフレッシュ RPCディレイ
20MHz	1	1	2	2	1
25MHz	2	1	2	2	1
33MHz	2	2	2	3	1


■ DRAMインタフェースタイミング - 60ns

DRAMインタフェース		単位: ns		33MHz		25MHz		20MHz	
パラメータ	シンボル	Min.	Max.	サイクル	時間	サイクル	時間	サイクル	時間
《共通パラメータ》									
ランダムリード/ライトサイクル時間	t _{RC}	110	—	6	180	5	200	4	200
#RASプリチャージ時間	t _{RP}	40	—	2	60	2	80	1	50
#RASパルス幅	t _{RAS}	60	10000	4	120	3	120	3	150
#CASパルス幅	t _{CAS}	15	10000	1.5	45	1.5	60	1.5	75
ローアドレスセットアップ時間	t _{ASR}	0	—	0.5	15	0.5	20	0.5	25
ローアドレスホールド時間	t _{RAH}	10	—	1.5	45	0.5	20	0.5	25
カラムアドレスセットアップ時間	t _{ASC}	0	—	0.5	15	0.5	20	0.5	25
#RAS→#CAS遅延時間	t _{RCD}	20	—	2.0	60	1.0	40	1.0	50
#RAS→カラムアドレス遅延時間	t _{RAD}	15	—	1.5	45	0.5	20	0.5	25
《リードサイクルパラメータ》									
#RASアクセス時間	t _{RAC}	—	60	3.5	105	2.5	100	2.5	125
#CASアクセス時間	t _{CAC}	—	15	1.5	45	1.5	60	1.5	75
アドレスアクセス時間	t _{AA}	—	30	2.0	60	2.0	80	2.0	100
#OEアクセス時間	t _{OAC}	—	15	3.5	105	2.5	100	2.5	125
出力バッファターンオフ時間	t _{OFF}	0	15	2	60	2	80	1	50
《ライトサイクルパラメータ》									
データ入力ホールド時間	t _{DH}	10	—	1.5	45	1.5	60	1.5	75
《高速ページモード》									
高速ページモードサイクル時間	t _{PC}	40	—	2.0	60	2.0	80	2.0	100
高速ページモード#CASプリチャージ時間	t _{CP}	10	—	0.5	15	0.5	20	0.5	25
#CASプリチャージからのアクセス時間	t _{ACP}	—	35	2.0	60	2.0	80	2.0	100
《リフレッシュサイクル》									
#CASセットアップ時間	t _{CSR}	10	—	1.0	30	1.0	40	1.0	50
#CASホールド時間	t _{CHR}	10	—	2.5	75	1.5	60	1.5	75
#RASプリチャージ→#CASホールド時間	t _{PPC}	10	—	1.0	30	1.0	40	1.0	50
#RASパルス幅(リフレッシュサイクルのみ)	t _{RAS}	60	10000	3.0	90	2.0	80	2.0	100


■ DRAM: 60ns, CPU: 33MHz, ランダムリード/ライトサイクル




■ DRAM: 60ns, CPU: 33MHz, ページモードリード/ライトサイクル




■ DRAM: 60ns, CPU: 33MHz, CASビフォアRASリフレッシュサイクル




■ DRAM: 60ns, CPU: 25MHz, ランダムリード/ライトサイクル




■ DRAM: 60ns, CPU: 25MHz, ページモードリード/ライトサイクル




■ DRAM: 60ns, CPU: 25MHz, CASビフォアRASリフレッシュサイクル




■ DRAM: 60ns, CPU: 20MHz, ランダムリード/ライトサイクル



■ DRAM: 60ns, CPU: 20MHz, ページモードリード/ライトサイクル



■ DRAM: 60ns, CPU: 20MHz, CASビフォアRASリフレッシュサイクル



A.3 ROM, バーストROM


■ バーストROM, マスクROMインタフェース設定例

動作周波数	ノーマルリードサイクル		バーストリードサイクル		出力ディセーブル 遅延サイクル
	ウェイトサイクル	リードサイクル	ウェイトサイクル	リードサイクル	
20MHz	2	3	1	2	1.5
25MHz	3	4	1	2	1.5
33MHz	4	5	2	3	1.5


■ バーストROM, マスクROMインタフェースタイミング

バーストROM, マスクROMインタフェース				33MHz		25MHz		20MHz	
パラメータ	シンボル	Min.	Max.	サイクル	時間	サイクル	時間	サイクル	時間
アクセス時間	t_{ACC}	—	100	5	150	4	160	3	150
#CE出力遅延時間	t_{CE}	—	100	5	150	4	160	3	150
#OE出力遅延時間	t_{OE}	—	50	4.5	135	3.5	140	2.5	125
バーストアクセス時間	t_{BAC}	—	50	3	90	2	80	2	100
出力ディセーブル遅延時間	t_{DF}	0	40	1.5	45	1.5	60	1.5	75


■ ROM: 100ns, CPU: 33MHz, ノーマルリード




■ ROM: 100ns, CPU: 33MHz, バーストリード




■ ROM: 100ns, CPU: 25MHz, ノーマルリード




■ ROM: 100ns, CPU: 25MHz, バーストリード



■ ROM: 100ns, CPU: 20MHz, ノーマルリード



■ ROM: 100ns, CPU: 20MHz, バーストリード



A.4 SRAM (55ns)


■ SRAMインタフェース設定例 - 55ns

動作周波数	リードサイクル		ライトサイクル	出力ディセーブル 遅延サイクル
	ウェイトサイクル	リードサイクル		
20MHz	1	2	2	1.5
25MHz	2	3	3	1.5
33MHz	2	3	3	1.5


■ SRAMインタフェースタイミング - 55ns

SRAMインタフェース				33MHz		25MHz		20MHz	
パラメータ	シンボル	Min.	Max.	サイクル	時間	サイクル	時間	サイクル	時間
《リードサイクル》									
リードサイクル時間	t _{RC}	55	—	3	90	3	120	2	100
アドレスアクセス時間	t _{ACC}	—	55	3	90	3	120	2	100
#CEアクセス時間	t _{ACS}	—	55	3	90	3	120	2	100
#OEアクセス時間	t _{OE}	—	30	2.5	75	2.5	100	1.5	75
出力ディセーブル遅延時間	t _{OHZ}	0	30	1.5	45	1.5	60	1.5	75
《ライトサイクル》									
ライトサイクル時間	t _{WC}	55	—	3	90	3	120	2	100
アドレスイネーブル時間	t _{AW}	50	—	2.5	75	2.5	100	1.5	75
ライトパルス幅	t _{WP}	45	—	2	60	2	80	1	50
入カデータセットアップ時間	t _{DW}	30	—	2	60	2	80	1	50
入カデータホールド時間	t _{DH}	0	—	0.5	15	0.5	20	0.5	25


■ SRAM: 55ns, CPU: 33/25MHz, リードサイクル




■ SRAM: 55ns, CPU: 33/25MHz, ライトサイクル



■ SRAM: 55ns, CPU: 20MHz, リードサイクル



■ SRAM: 55ns, CPU: 20MHz, ライトサイクル



A.5 SRAM (70ns)


■ SRAMインタフェース設定例 – 70ns

動作周波数	リードサイクル		ライトサイクル	出力ディセーブル 遅延サイクル
	ウェイトサイクル	リードサイクル		
20MHz	2	3	3	1.5
25MHz	2	3	3	1.5
33MHz	3	4	4	1.5


■ SRAMインタフェースタイミング – 70ns

SRAMインタフェース				33MHz		25MHz		20MHz	
パラメータ	シンボル	Min.	Max.	サイクル	時間	サイクル	時間	サイクル	時間
《リードサイクル》									
リードサイクル時間	t _{RC}	70	–	4	120	3	120	3	150
アドレスアクセス時間	t _{ACC}	–	70	4	120	3	120	3	150
#CEアクセス時間	t _{ACS}	–	70	4	120	3	120	3	150
#OEアクセス時間	t _{OE}	–	40	3.5	105	2.5	100	2.5	125
出力ディセーブル遅延時間	t _{OHZ}	0	30	1.5	45	1.5	60	1.5	75
《ライトサイクル》									
ライトサイクル時間	t _{WC}	70	–	4	120	3	120	3	150
アドレスイネーブル時間	t _{AW}	60	–	3.5	105	2.5	100	2.5	125
ライトパルス幅	t _{WP}	55	–	3	90	2	80	2	100
入カデータセットアップ時間	t _{DW}	30	–	3	90	2	80	2	100
入カデータホールド時間	t _{DH}	0	–	0.5	15	0.5	20	0.5	25


■ SRAM: 70ns, CPU: 33MHz, リードサイクル




■ SRAM: 70ns, CPU: 33MHz, ライトサイクル



■ SRAM: 70ns, CPU: 25/20MHz, **リードサイクル**



■ SRAM: 70ns, CPU: 25/20MHz, **ライトサイクル**



A.6 8255A

■ 8255Aインタフェース設定例

動作周波数	リードサイクル		ライトサイクル	出力ディセーブル 遅延サイクル
	ウェイトサイクル	リードサイクル		
20MHz	9 *1	10	10	3.5
25MHz	11	12	12	3.5
33MHz	14	15	15	3.5 *2

■ 8255Aインタフェースタイミング

SRAMインタフェース					33MHz		25MHz		20MHz	
パラメータ		シンボル	Min.	Max.	サイクル	時間	サイクル	時間	サイクル	時間
《リードサイクル》										
リードサイクル時間		t _{RC}	300	—	15	450	12	480	10	500
アドレスアクセス時間		t _{ACC}	—	250	15	450	12	480	10	500
#CEアクセス時間		t _{ACS}	—	250	15	450	12	480	10	500
#OEアクセス時間		t _{OE}	—	250	14.5	435	11.5	460	9.5	475
出力ディセーブル遅延時間		t _{OHZ}	10	150	3.5	105	3.5	140	3.5	175
《ライトサイクル》										
ライトサイクル時間		t _{WC}	430	—	15	450	12	480	10	500
アドレスイネーブル時間		t _{AW}	400	—	14.5	435	11.5	460	9.5	475
ライトパルス幅		t _{WP}	400	—	14	420	11	440	9	450
入力データセットアップ時間		t _{DW}	100	—	14	420	11	440	9	450
入力データホールド時間		*3 t _{DH}	30	—	0.5	15	0.5	20	0.5	25

- *1 S1C33L01ではウェイトサイクルが7サイクルまでしか設定できませんので、7サイクル以上のウェイトは外部のハードウェアから#WAIT信号を入力して挿入します。#WAIT端子によってウェイトサイクルを挿入するためには、インタフェースがSRAMタイプに設定されている必要があります。(詳細は、"S1C33L01 FUNCTION PART"の"BCU(バスコントロールユニット)"参照)
- *2 この設定では、8255Aが要求する150nsの出力ディセーブル遅延時間の仕様を満たすことができません。このような低速デバイスをシステムに組み込む場合は、外部システムバスのCPUから見て出力側に3ステートのバスバッファ等を挿入してバスを分離する必要があります。
- *3 データホールド時間が足りない場合、外部データバスD[15:0]にバスリピータを接続、または外部システムインタフェースの出力側にラッチを挿入などの方法により、ホールド時間を保証してください。

Appendix B 端子特性

端子 No.	信号名	I/Oセル名	入力特性	出力 特性	Pull-up Pull-down	電源	備考
1	A23	XHBC1T	注1	Type1		V _{DDE1}	
2	A22	XHBC1T	注1	Type1		V _{DDE1}	
3	A21	XHBC1T	注1	Type1		V _{DDE1}	
4	A20	XHBC1T	注1	Type1		V _{DDE1}	
5	V _{DDE1}	XHVDD					
6	A19	XHBC1T	注1	Type1		V _{DDE1}	
7	A18	XHBC1T	注1	Type1		V _{DDE1}	
8	A17	XHBC1T	注1	Type1		V _{DDE1}	
9	A16	XHBC1T	注1	Type1		V _{DDE1}	
10	A15	XHBC1T	注1	Type1		V _{DDE1}	
11	V _{SS}	XVSS					
12	A14	XHBC1T	注1	Type1		V _{DDE1}	
13	A13	XHBC1T	注1	Type1		V _{DDE1}	
14	A12	XHBC1T	注1	Type1		V _{DDE1}	
15	A11	XHBC1T	注1	Type1		V _{DDE1}	
16	A10	XHBC1T	注1	Type1		V _{DDE1}	
17	V _{DD}	XLVDD					
18	A9	XHBC1T	注1	Type1		V _{DDE1}	
19	A8	XHBC1T	注1	Type1		V _{DDE1}	
20	A7	XHBC1T	注1	Type1		V _{DDE1}	
21	A6	XHBC1T	注1	Type1		V _{DDE1}	
22	A5	XHBC1T	注1	Type1		V _{DDE1}	
23	V _{SS}	XVSS					
24	A4	XHBC1T	注1	Type1		V _{DDE1}	
25	A3	XHBC1T	注1	Type1		V _{DDE1}	
26	A2	XHBC1T	注1	Type1		V _{DDE1}	
27	A1	XHBC1T	注1	Type1		V _{DDE1}	
28	A0/#BSL	XHBC1T	注1	Type1		V _{DDE1}	
29	V _{DDE1}	XHVDD					
30	D15	XHBC1T	CMOS/LVTTL	Type1		V _{DDE1}	
31	D14	XHBC1T	CMOS/LVTTL	Type1		V _{DDE1}	
32	D13	XHBC1T	CMOS/LVTTL	Type1		V _{DDE1}	
33	D12	XHBC1T	CMOS/LVTTL	Type1		V _{DDE1}	
34	D11	XHBC1T	CMOS/LVTTL	Type1		V _{DDE1}	
35	V _{SS}	XVSS					
36	D10	XHBC1T	CMOS/LVTTL	Type1		V _{DDE1}	
37	D9	XHBC1T	CMOS/LVTTL	Type1		V _{DDE1}	
38	D8	XHBC1T	CMOS/LVTTL	Type1		V _{DDE1}	
39	D7	XHBC1T	CMOS/LVTTL	Type1		V _{DDE1}	
40	D6	XHBC1T	CMOS/LVTTL	Type1		V _{DDE1}	
41	V _{DD}	XLVDD					
42	D5	XHBC1T	CMOS/LVTTL	Type1		V _{DDE1}	
43	D4	XHBC1T	CMOS/LVTTL	Type1		V _{DDE1}	
44	D3	XHBC1T	CMOS/LVTTL	Type1		V _{DDE1}	
45	D2	XHBC1T	CMOS/LVTTL	Type1		V _{DDE1}	
46	D1	XHBC1T	CMOS/LVTTL	Type1		V _{DDE1}	
47	D0	XHBC1T	CMOS/LVTTL	Type1		V _{DDE1}	
48	V _{SS}	XVSS					
49	BCLK	XHTB1T		Type1		V _{DDE1}	
50	#EMEMRD	XHTB1T		Type1		V _{DDE1}	

端子 No.	信号名	I/Oセル名	入力特性	出力特性	Pull-up Pull-down	電源	備考
51	#RD	XHBC1T	注1	Type1		V _{DDE1}	
52	#WRL/#WR/#WE	XHBC1T	注1	Type1		V _{DDE1}	
53	#WRH/#BSH	XHBC1T	注1	Type1		V _{DDE1}	
54	V _{DDE1}	XHVDD					
55	#CE10EX/#CE9&10EX	XHBC1T	注1	Type1		V _{DDE1}	
56	#CE10IN	XHTB1T		Type1		V _{DDE1}	
57	#CE3	XHTB1T		Type1		V _{DDE1}	
58	V _{SS}	XVSS					
59	K67/AD7	XHIBCLIN	CMOS/LVTTL			AV _{DDE}	注2
60	K66/AD6	XHIBCLIN	CMOS/LVTTL			AV _{DDE}	注2
61	K65/AD5	XHIBCLIN	CMOS/LVTTL			AV _{DDE}	注2
62	AV _{DDE}	XHVDD					
63	K64/AD4	XHIBCLIN	CMOS/LVTTL			AV _{DDE}	注2
64	K63/AD3	XHIBCLIN	CMOS/LVTTL			AV _{DDE}	注2
65	K62/AD2	XHIBCLIN	CMOS/LVTTL			AV _{DDE}	注2
66	V _{SS}	XVSS					
67	K61/AD1	XHIBCLIN	CMOS/LVTTL			AV _{DDE}	注2
68	K60/AD0	XHIBCLIN	CMOS/LVTTL			AV _{DDE}	注2
69	K54/#DMAREQ3	XHIBHP2	CMOS/LVTTL SCHMITT		Pull-up	V _{DDE1}	
70	K53/#DMAREQ2	XHIBHP2	CMOS/LVTTL SCHMITT		Pull-up	V _{DDE1}	
71	K52/#ADTRG	XHIBHP2	CMOS/LVTTL SCHMITT		Pull-up	V _{DDE1}	
72	V _{DD}	XLVDD					
73	K51/#DMAREQ1	XHIBHP2	CMOS/LVTTL SCHMITT		Pull-up	V _{DDE1}	
74	K50/#DMAREQ0	XHIBHP2	CMOS/LVTTL SCHMITT		Pull-up	V _{DDE1}	
75	#LCAS	XHTB1T		Type1		V _{DDE1}	
76	#HCAS	XHTB1T		Type1		V _{DDE1}	
77	#CE9/#CE17/#CE17&18	XHBC1T	注1	Type1		V _{DDE1}	
78	V _{SS}	XVSS					
79	#CE8/#RAS1/#CE14/#RAS3	XHBC1T	注1	Type1		V _{DDE1}	
80	#CE7/#RAS0/#CE13/#RAS2	XHBC1T	注1	Type1		V _{DDE1}	
81	#CE5/#CE15/#CE15&16	XHBC1T	注1	Type1		V _{DDE1}	
82	#CE4/#CE11/#CE11&12	XHBC1T	注1	Type1		V _{DDE1}	
83	#CE6/#CE7&8	XHBC1T	注1	Type1		V _{DDE1}	
84	V _{DDE1}	XHVDD					
90	V _{SS}	XVSS					
91	GPIO0	XHBH1T	CMOS/LVTTL SCHMITT	Type1		V _{DDE2}	
92	FPDAT11/GPIO4/INVERSE	XHBC3BT	CMOS/LVTTL	Type3		V _{DDE2}	
93	FPDAT10/GPIO3	XHBC3BT	CMOS/LVTTL	Type3		V _{DDE2}	
94	FPDAT9/GPIO2	XHBC3BT	CMOS/LVTTL	Type3		V _{DDE2}	
95	V _{DDE2}	XHVDD					
96	FPDAT8/GPIO1	XHBC3BT	CMOS/LVTTL	Type3		V _{DDE2}	
97	FPSHIFT	XHBC3BT	CMOS/LVTTL	Type3		V _{DDE2}	
98	FPDAT7	XHBC3BT	CMOS/LVTTL	Type3		V _{DDE2}	
99	FPDAT6	XHBC3BT	CMOS/LVTTL	Type3		V _{DDE2}	
100	FPDAT5	XHBC3BT	CMOS/LVTTL	Type3		V _{DDE2}	
101	V _{DD}	XLVDD					
102	FPDAT4	XHBC3BT	CMOS/LVTTL	Type3		V _{DDE2}	
103	FPDAT3	XHBC3BT	CMOS/LVTTL	Type3		V _{DDE2}	
104	FPDAT2	XHBC3BT	CMOS/LVTTL	Type3		V _{DDE2}	
105	FPDAT1	XHBC3BT	CMOS/LVTTL	Type3		V _{DDE2}	
106	V _{SS}	XVSS					
107	FPDAT0	XHBC3BT	CMOS/LVTTL	Type3		V _{DDE2}	
108	FPLINE	XHBC3BT	CMOS/LVTTL	Type3		V _{DDE2}	
109	FPFRAME	XHBC3BT	CMOS/LVTTL	Type3		V _{DDE2}	
110	DRDY/MOD/FPSHIFT2	XHBC3BT	CMOS/LVTTL	Type3		V _{DDE2}	

端子 No.	信号名	I/Oセル名	入力特性	出力特性	Pull-up Pull-down	電源	備考
111	V _{DDE2}	XHVDD					
112	LCDPWR	XHTB1T		Type1		V _{DDE2}	
118	V _{SS}	XVSS					
119	P35/#BUSACK	XHBH1T	CMOS/LVTTL SCHMITT	Type1		V _{DDE1}	
120	P34/#BUSREQ/#CE6	XHBH1T	CMOS/LVTTL SCHMITT	Type1		V _{DDE1}	
121	P33/#DMAACK1	XHBH1T	CMOS/LVTTL SCHMITT	Type1		V _{DDE1}	
122	P32/#DMAACK0	XHBH1T	CMOS/LVTTL SCHMITT	Type1		V _{DDE1}	
123	P31/#BUSGET/#GARD	XHBH1T	CMOS/LVTTL SCHMITT	Type1		V _{DDE1}	
124	P30/#WAIT/#CE4&5	XHBH1T	CMOS/LVTTL SCHMITT	Type1		V _{DDE1}	
125	V _{DD}	XLVDD					
126	P27/TM5	XHBH1T	CMOS/LVTTL SCHMITT	Type1		V _{DDE1}	
127	P26/TM4	XHBH1T	CMOS/LVTTL SCHMITT	Type1		V _{DDE1}	
128	P25/TM3	XHBH1T	CMOS/LVTTL SCHMITT	Type1		V _{DDE1}	
129	P24/TM2	XHBH1T	CMOS/LVTTL SCHMITT	Type1		V _{DDE1}	
130	P23/TM1	XHBH1T	CMOS/LVTTL SCHMITT	Type1		V _{DDE1}	
131	V _{SS}	XVSS					
132	P22/TM0	XHBH1T	CMOS/LVTTL SCHMITT	Type1		V _{DDE1}	
133	P21/#DWE/#GAAS	XHBH1T	CMOS/LVTTL SCHMITT	Type1		V _{DDE1}	
134	P20/#DRD	XHBH1T	CMOS/LVTTL SCHMITT	Type1		V _{DDE1}	
135	P16/EXCL5/#DMAEND1	XHBH1T	CMOS/LVTTL SCHMITT	Type1		V _{DDE1}	
136	P15/EXCL4/#DMAEND0	XHBH1T	CMOS/LVTTL SCHMITT	Type1		V _{DDE1}	
137	V _{DDE1}	XHVDD					
138	P14/FOSC1/DCLK	XLBH2T	CMOS/LVTTL SCHMITT	Type2		V _{DD}	注3
139	P13/EXCL3/T8UF3/DPCO	XLBH2T	CMOS/LVTTL SCHMITT	Type2		V _{DD}	注3
140	P12/EXCL2/T8UF2/DST2	XLBH2T	CMOS/LVTTL SCHMITT	Type2		V _{DD}	注3
141	P11/EXCL1/T8UF1/DST1	XLBH2T	CMOS/LVTTL SCHMITT	Type2		V _{DD}	注3
142	P10/EXCL0/T8UF0/DST0	XLBH2T	CMOS/LVTTL SCHMITT	Type2		V _{DD}	注3
143	V _{SS}	XVSS					
144	P07/#SRDY1/#DMAEND3	XHBH1T	CMOS/LVTTL SCHMITT	Type1		V _{DDE1}	
145	P06/#SCLK1/#DMAACK3	XHBH1T	CMOS/LVTTL SCHMITT	Type1		V _{DDE1}	
146	P05/SOUT1/#DMAEND2	XHBH1T	CMOS/LVTTL SCHMITT	Type1		V _{DDE1}	
147	P04/SIN1/#DMAACK2	XHBH1T	CMOS/LVTTL SCHMITT	Type1		V _{DDE1}	
148	V _{DD}	XLVDD					
149	OSC2	XLLOT				V _{DD}	
150	OSC1	XLIN				V _{DD}	注3
151	V _{SS}	XVSS					
152	P03/#SRDY0	XHBH1T	CMOS/LVTTL SCHMITT	Type1		V _{DDE1}	
153	P02/#SCLK0	XHBH1T	CMOS/LVTTL SCHMITT	Type1		V _{DDE1}	
154	P01/SOUT0	XHBH1T	CMOS/LVTTL SCHMITT	Type1		V _{DDE1}	
155	P00/SIN0	XHBH1T	CMOS/LVTTL SCHMITT	Type1		V _{DDE1}	
156	CNF3	XHIBC	CMOS/LVTTL			V _{DDE1}	
157	CKSEL2	XHIBC	CMOS/LVTTL			V _{DDE1}	
158	CKSEL1	XHIBC	CMOS/LVTTL			V _{DDE1}	
159	CKSEL0	XHIBC	CMOS/LVTTL			V _{DDE1}	
160	V _{DDE1}	XHVDD					
161	CLKI	XHIBC	CMOS/LVTTL			V _{DDE1}	
162	ICEMD	XITST1			Pull-down		テスト端子
163	V _{SS}	XVSS					
164	OSC4	XLLOT				V _{DD}	
165	OSC3	XLIN				V _{DD}	注3
166	EA10MD1	XHIBCP2	CMOS/LVTTL		Pull-up	V _{DDE1}	
167	EA10MD0	XHIBC	CMOS/LVTTL			V _{DDE1}	
168	#X2SPD	XHIBC	CMOS/LVTTL			V _{DDE1}	
169	V _{DD}	XLVDD					

端子 No.	信号名	I/Oセル名	入力特性	出力特性	Pull-up Pull-down	電源	備考
170	PLLS1	XHIBC	CMOS/LVTTL			V _{DDE1}	
171	PLLS0	XHIBC	CMOS/LVTTL			V _{DDE1}	
172	#NMI	XHIBHP2	CMOS/LVTTL SCHMITT		Pull-up	V _{DDE1}	
173	V _{ss}	XVSS					
174	PLLC	XLLIN					
175	#RESET	XHIBHP2	CMOS/LVTTL SCHMITT		Pull-up	V _{DDE1}	
176	DSIO	XLBH2P2T	CMOS/LVTTL SCHMITT	Type2	Pull-up	V _{DD}	注3

注1) この端子はデバイス試験のときに入力となります。通常動作時は出力端子です。

注2) この端子は、 $0V \leq V_{IN} \leq AV_{DDE}$ の入力電圧範囲で使用してください。

注3) この端子は、 $0V \leq V_{IN} \leq V_{DD}$ の入力電圧範囲で使用してください。

出力電流特性は、次のとおりです。

出力電流 (I_{OL}/I_{OH})

	5.0V	3.3V	2.0V
Type1	3mA	2mA	0.6mA
Type2	–	6mA	2mA
Type3	12mA	12mA	4mA

S1C33L01

FUNCTION PART

S1C33L01 FUNCTION PART

I 概要

I-1 はじめに

S1C33ブロックは、セイコーエプソンオリジナル32ビットCPUコアS1C33000および各種の周辺回路を含む機能ブロックです。

RISC型CPUの採用により、小さなCPUコアサイズにもかかわらず、コンパクトなコードにコンパイル可能な強力な命令セットを持っています。

S1C33ブロックの特長を以下に示します。

- コンパクトなCPUコア: 25Kゲート
- 高速・高性能: DCから60 MHzまでの動作に対応
- 強力な命令セット: 16ビット固定長、105種類の基本命令
- 実行サイクル: 主要命令は1サイクル/命令で実行
- 積和演算(MAC)機能: 16ビット×16ビット+64ビット、2クロック/MAC (50MHz時で25 MOPS)
- CPUレジスタ: 16個の32ビット汎用レジスタおよび5個の32ビット特殊レジスタ
- メモリ空間: 256Mバイト(28ビット)のコード、データ、I/Oがマップ可能なリニア空間
- 外部バスインタフェース: 15の個々に設定可能なメモリエリア
外部メモリを直結可能
- 割り込み: リセット、NMI、最大128個の外部割り込み、4つのソフトウェア割り込みおよび2つの例外に対応
- リセット、ブート: コールドリセット、ホットリセット
- パワーダウンモード: SLEEP、HALT
- その他: リトルエンディアン(ビッグエンディアンにも設定可能)
ハーバードアーキテクチャ(フェッチとロード/ストアの並列実行)
- ユーザロジックインタフェース: プログラマブルなウェイトサイクル(最大7サイクル)
#WAIT端子によるハンドシェイクが可能
ユーザロジック用の大きなメモリ空間(最大16Mバイト)
BCUレジスタにより外部メモリ領域の内部使用が可能(エリア4~18)
ユーザロジックからの多数の割り込み要求に対応

このページはブランクです。

I-2 ブロック図

S1C33ブロックは、C33コアブロック、C33周辺回路ブロック、C33アナログブロック、C33 DMAブロック、C33内蔵メモリブロックの5つのブロックで構成されています。

図2.1にS1C33各ブロックの構成を示します。




図2.1 ブロック構成

● C33コアブロック

C33コアブロックは、CPU、BCU(バスコントロールユニット)、ITC(割り込みコントローラ)、CLG(クロックジェネレータ)、DBG(デバッグユニット)を含む機能ブロックC33_CORE、外部インタフェース用のI/Oパッドブロック、およびチップ上の周辺回路とのインタフェースを行うSBUSブロックで構成されています。

32ビットRISC CPU S1C33000をコアCPUとして使用しています。

● C33周辺回路ブロック

C33周辺回路ブロックは、プリスケアラ、4チャンネルの8ビットプログラマブルタイマ、ウォッチドッグタイマ、イベントカウンタ機能付き6チャンネルの16ビットプログラマブルタイマ、2チャンネルのシリアルインタフェース、入力および入出力ポート、計時タイマで構成されています。

● C33アナログブロック

アナログブロックは、8本のアナログ入力チャンネルを持つ10ビットA/D変換器で構成されています。

● C33 DMAブロック

DMAブロックは、DMA制御情報を内蔵レジスタで設定可能なHSDMA(高速DMA)とDMA制御情報をメモリ上に設定するIDMA(インテリジェントDMA)の2種類のDMAコントローラで構成されています。

● C33メモリブロック

内蔵メモリ領域用に、SRAM、Flash、マスクROMが用意されています。メモリサイズはシステムの規模に応じて決定できます。

各ブロックの詳細については、本マニュアル内のそれぞれの説明を参照してください。

I-3 端子一覧

外部入出力端子一覧

以下に、C33コアブロックと周辺回路ブロックの外部入出力端子を示します。一部の端子は複数の表に重複して記載されています。

表3.1 外部インタフェース信号端子一覧

端子名	I/O	Pull-up	機 能
A0	O	–	A0: アドレスバス(A0)/SBUSST(D3/0x4812E) = "0"の場合 (デフォルト)
#BSL			#BSL: バスストローブ(下位バイト)信号/SBUSST(D3/0x4812E) = "1"の場合
A[23:1]	O	–	アドレスバス(A1–A23)
D[15:0]	I/O	–	データバス(D0–D15)
#CE10EX	O	–	外部メモリ用エリア10チップイネーブル * CEFUNC[1:0] = "1x"の場合、本端子は#CE9+#CE10EX信号を出力します。
#CE10IN	O	–	内蔵ROMエミュレーション用エリア10チップイネーブル
#CE9	O	–	#CE9: エリア9チップイネーブル/CEFUNC[1:0](D[A:9])/0x48130) = "00"の場合(デフォルト)
#CE17			#CE17: エリア17チップイネーブル/CEFUNC[1:0](D[A:9])/0x48130) = "01"の場合 * CEFUNC[1:0] = "1x"の場合、本端子は#CE17+#CE18信号を出力します。
#CE8	O	–	#CE8: エリア8チップイネーブル/CEFUNC[1:0](D[A:9])/0x48130) = "00"
#RAS1			およびA8DRA(D8/0x48128) = "0"の場合 (デフォルト)
#CE14			#RAS1: エリア8 DRAMローストローブ/CEFUNC[1:0](D[A:9])/0x48130) = "00"
#RAS3			およびA8DRA(D8/0x48128) = "1"の場合
			#CE14: エリア14チップイネーブル/CEFUNC[1:0](D[A:9])/0x48130) = "01"または"1x"
			およびA14DRA(D8/0x48122) = "0"の場合
			#RAS3: エリア14 DRAMローストローブ/CEFUNC[1:0](D[A:9])/0x48130) = "01"または"1x"
			およびA14DRA(D8/0x48122) = "1"の場合
#CE7	O	–	#CE7: エリア7チップイネーブル/CEFUNC[1:0](D[A:9])/0x48130) = "00"
#RAS0			およびA7DRA(D7/0x48128) = "0"の場合 (デフォルト)
#CE13			#RAS0: エリア7 DRAMローストローブ/CEFUNC[1:0](D[A:9])/0x48130) = "00"
#RAS2			およびA7DRA(D7/0x48128) = "1"の場合
			#CE13: エリア13チップイネーブル/CEFUNC[1:0](D[A:9])/0x48130) = "01"または"1x"
			およびA13DRA(D7/0x48122) = "0"の場合
			#RAS2: エリア13 DRAMローストローブ/CEFUNC[1:0](D[A:9])/0x48130) = "01"または"1x"
			およびA13DRA(D7/0x48122) = "1"の場合
#CE6	O	–	エリア6チップイネーブル * CEFUNC[1:0] = "1x"の場合、本端子は#CE7+#CE8信号を出力します。
#CE5	O	–	#CE5: エリア5チップイネーブル/CEFUNC[1:0](D[A:9])/0x48130) = "00"の場合 (デフォルト)
#CE15			#CE15: エリア15チップイネーブル/CEFUNC[1:0](D[A:9])/0x48130) = "01"の場合 * CEFUNC[1:0] = "1x"の場合、本端子は#CE15+#CE16信号を出力します。
#CE4	O	–	#CE4: エリア4チップイネーブル/CEFUNC[1:0](D[A:9])/0x48130) = "00"の場合 (デフォルト)
#CE11			#CE11: エリア11チップイネーブル/CEFUNC[1:0](D[A:9])/0x48130) = "01"の場合 * CEFUNC[1:0] = "1x"の場合、本端子は#CE11+#CE12信号を出力します。
#CE3	O	–	エリア3チップイネーブル
#RD	O	–	リード信号
#EMEMRD	O	–	内蔵ROMエミュレーションメモリ用リード信号
#WRL	O	–	#WRL: ライト(下位バイト)信号/SBUSST(D3/0x4812E) = "0"の場合 (デフォルト)
#WR			#WR: ライト信号/SBUSST(D3/0x4812E) = "1"の場合
#WE			#WE: DRAMライト信号 (デフォルト)
#WRH	O	–	#WRH: ライト(上位バイト)信号/SBUSST(D3/0x4812E) = "0"の場合 (デフォルト)
#BSH			#BSH: バスストローブ(上位バイト)信号/SBUSST(D3/0x4812E) = "1"の場合
#HCAS	O	–	#HCAS: DRAMコラムアドレスストローブ(上位バイト)信号
#LCAS	O	–	#LCAS: DRAMコラムアドレスストローブ(下位バイト)信号
BCLK	O	–	バスクロック出力
P34	I	–	P34: 入出力兼用ポート/CFP34(D4/0x402DC) = "0"の場合 (デフォルト)
#BUSREQ			#BUSREQ: バス解放要求入力/CFP34(D4/0x402DC) = "1"およびIOC34(D4/0x402DE) = "0"の場合
#CE6			#CE6: エリア6チップイネーブル/CFP34(D4/0x402DC) = "1"およびIOC34(D4/0x402DE) = "1"の場合

Ⅰ 概要: 端子一覧

端子名	I/O	Pull-up	機 能
P35 #BUSACK	I/O	－	P35: 入出力兼用ポート/CFP35(D5/0x402DC) = "0"の場合 (デフォルト) #BUSACK: バス解放要求応答出力/CFP35(D5/0x402DC) = "1"の場合
P30 #WAIT #CE4&5	I/O	－	P30: 入出力兼用ポート/CFP30(D0/0x402DC) = "0"の場合 (デフォルト) #WAIT: ウェイトサイクル要求入力/CFP30(D0/0x402DC) = "1"およびIOC30(D0/0x402DE) = "0"の場合 #CE4&5: エリア4&5チップイネーブル/CFP30(D0/0x402DC) = "1"およびIOC30(D0/0x402DE) = "1"の場合
P20 #DRD	I/O	－	P20: 入出力兼用ポート/CFP20(D0/0x402D8) = "0"の場合 (デフォルト) #DRD: 連続RASモード用DRAMリード信号出力/CFP20(D0/0x402D8) = "1"の場合
P21 #DWE #GAAS	I/O		P21: 入出力兼用ポート/CFP21(D1/0x402D8) = "0"およびCFEX2(D2/0x402DF) = "0"の場合 (デフォルト) #DWE: 連続RASモード用DRAMライト信号出力/CFP21(D1/0x402D8) = "1"およびCFEX2(D2/0x402DF) = "0"の場合 #GAAS: GA用エリアアドレスストローブ出力/CFEX2(D2/0x402DF) = "1"の場合
P31 #BUSGET #GARD	I/O		P31: 入出力兼用ポート/CFP31(D1/0x402DC) = "0"およびCFEX3(D3/0x402DF) = "0"の場合 (デフォルト) #BUSGET: バス解放要求用バス状態モニタ信号出力/CFP31(D1/0x402DC) = "1"およびCFEX3(D3/0x402DF) = "0"の場合 #GARD: GA用エリアリード信号出力/CFEX3(D3/0x402DF) = "1"の場合
EA10MD1	I	Pull-up	エリア10ブートモード選択 EA10MD1 EA10MD0

表3.2 HSDMA制御信号端子一覧

端子名	I/O	Pull-up	機 能
K50 #DMAREQ0	I	Pull-up	K50: 入力ポート/CFK50(D0/0x402C0) = "0"の場合 (デフォルト) #DMAREQ0: HSDMA Ch.0要求入力CFK50(D0/0x402C0) = "1"の場合
K51 #DMAREQ1	I	Pull-up	K51: 入力ポート/CFK51(D1/0x402C0) = "0"の場合 (デフォルト) #DMAREQ1: HSDMA Ch.1要求入力CFK51(D1/0x402C0) = "1"の場合
K53 #DMAREQ2	I	Pull-up	K53: 入力ポート/CFK53(D3/0x402C0) = "0"の場合 (デフォルト) #DMAREQ2: HSDMA Ch.2要求入力CFK53(D3/0x402C0) = "1"の場合
K54 #DMAREQ3	I	Pull-up	K54: 入力ポート/CFK54(D4/0x402C0) = "0"の場合 (デフォルト) #DMAREQ3: HSDMA Ch.3要求入力CFK54(D4/0x402C0) = "1"の場合
P32 #DMAACK0	I/O	－	P32: 入出力兼用ポート/CFP32(D2/0x402DC) = "0"の場合 (デフォルト) #DMAACK0: HSDMA Ch.0応答出力/CFP32(D2/0x402DC) = "1"の場合
P33 #DMAACK1	I/O	－	P33: 入出力兼用ポート/CFP33(D3/0x402DC) = "0"の場合 (デフォルト) #DMAACK1: HSDMA Ch.1応答出力/CFP33(D3/0x402DC) = "1"の場合
P04 SIN1 #DMAACK2	I/O	－	P04: 入出力兼用ポート/CFP04(D4/0x402D0) = "0"およびCFEX4(D4/0x402DF) = "0"の場合 (デフォルト) SIN1: シリアル/F Ch.1データ入力/CFP04(D4/0x402D0) = "1"およびCFEX4(D4/0x402DF) = "0"の場合 #DMAACK2: HSDMA Ch.2応答出力/CFEX4(D4/0x402DF) = "1"の場合
P06 #SCLK1 #DMAACK3	I/O	－	P06: 入出力兼用ポート/CFP06(D6/0x402D0) = "0"およびCFEX6(D6/0x402DF) = "0"の場合 (デフォルト) #SCLK1: シリアル/F Ch.1クロック入出力/CFP06(D6/0x402D0) = "1"およびCFEX6(D6/0x402DF) = "0"の場合 #DMAACK3: HSDMA Ch.3応答出力/CFEX6(D6/0x402DF) = "1"の場合
P15 EXCL4 #DMAEND0	I/O	－	P15: 入出力兼用ポート/CFP15(D5/0x402D4) = "0"の場合 (デフォルト) EXCL4: 16ビットタイマ4イベントカウンタ入力/CFP15(D5/0x402D4) = "1"およびIOC15(D5/0x402D6) = "0"の場合 #DMAEND0: HSDMA Ch.0転送終了信号出力/CFP15(D5/0x402D4) = "1"およびIOC15(D5/0x402D6) = "1"の場合
P16 EXCL5 #DMAEND1	I/O	－	P16: 入出力兼用ポート/CFP16(D6/0x402D4) = "0"の場合 (デフォルト) EXCL5: 16ビットタイマ5イベントカウンタ入力/CFP16(D6/0x402D4) = "1"およびIOC16(D6/0x402D6) = "0"の場合 #DMAEND1: HSDMA Ch.1転送終了信号出力/CFP16(D6/0x402D4) = "1"およびIOC16(D6/0x402D6) = "1"の場合

端子名	I/O	Pull-up	機 能
P05 SOUT1 #DMAEND2	I/O	–	P05: 入出力兼用ポート/CFP05(D5/0x402D0) = "0"およびCFEX5(D5/0x402DF) = "0"の場合 (デフォルト) SOUT1: シリアルI/F Ch.1データ出力/CFP05(D5/0x402D0) = "1" およびCFEX5(D5/0x402DF) = "0"の場合 #DMAEND2: HSDMA Ch.2転送終了信号出力/CFEX5(D5/0x402DF) = "1"の場合
P07 #SRDY1 #DMAEND3	I/O	–	P07: 入出力兼用ポート/CFP07(D7/0x402D0) = "0"およびCFEX7(D7/0x402DF) = "0"の場合 (デフォルト) #SRDY1: シリアルI/F Ch.1レディ信号入出力/CFP07(D7/0x402D0) = "1" およびCFEX5(D5/0x402DF) = "0"の場合 #DMAEND3: HSDMA Ch.3転送終了信号出力/CFEX7(D7/0x402DF) = "1"の場合

表3.3 内部周辺回路I/O端子一覧

端子名	I/O	Pull-up	機 能
K50 #DMAREQ0	I	Pull-up	K50: 入力ポート/CFK50(D0/0x402C0) = "0"の場合 (デフォルト) #DMAREQ0: HSDMA Ch.0要求入力CFK50(D0/0x402C0) = "1"の場合
K51 #DMAREQ1	I	Pull-up	K51: 入力ポート/CFK51(D1/0x402C0) = "0"の場合 (デフォルト) #DMAREQ1: HSDMA Ch.1要求入力CFK51(D1/0x402C0) = "1"の場合
K52 #ADTRG	I	Pull-up	K52: 入力ポート/CFK52(D2/0x402C0) = "0"の場合 (デフォルト) #ADTRG: A/D変換器トリガ入力/CFK52(D2/0x402C0) = "1"の場合
K53 #DMAREQ2	I	Pull-up	K53: 入力ポート/CFK53(D3/0x402C0) = "0"の場合 (デフォルト) #DMAREQ2: HSDMA Ch.2要求入力CFK53(D3/0x402C0) = "1"の場合
K54 #DMAREQ3	I	Pull-up	K54: 入力ポート/CFK54(D4/0x402C0) = "0"の場合 (デフォルト) #DMAREQ3: HSDMA Ch.3要求入力CFK54(D4/0x402C0) = "1"の場合
K60 AD0	I	–	K60: 入力ポート/CFK60(D0/0x402C3) = "0"の場合 (デフォルト) AD0: A/D変換器Ch.0入力/CFK60(D0/0x402C3) = "1"の場合
K61 AD1	I	–	K61: 入力ポート/CFK61(D1/0x402C3) = "0"の場合 (デフォルト) AD1: A/D変換器Ch.1入力/CFK61(D1/0x402C3) = "1"の場合
K62 AD2	I	–	K62: 入力ポート/CFK62(D2/0x402C3) = "0"の場合 (デフォルト) AD2: A/D変換器Ch.2入力/CFK62(D2/0x402C3) = "1"の場合
K63 AD3	I	–	K63: 入力ポート/CFK63(D3/0x402C3) = "0"の場合 (デフォルト) AD3: A/D変換器Ch.3入力/CFK63(D3/0x402C3) = "1"の場合
K64 AD4	I	–	K64: 入力ポート/CFK64(D4/0x402C3) = "0"の場合 (デフォルト) AD4: A/D変換器Ch.4入力/CFK64(D4/0x402C3) = "1"の場合
K65 AD5	I	–	K65: 入力ポート/CFK65(D5/0x402C3) = "0"の場合 (デフォルト) AD5: A/D変換器Ch.5入力/CFK65(D5/0x402C3) = "1"の場合
K66 AD6	I	–	K66: 入力ポート/CFK66(D6/0x402C3) = "0"の場合 (デフォルト) AD6: A/D変換器Ch.6入力/CFK66(D6/0x402C3) = "1"の場合
K67 AD7	I	–	K67: 入力ポート/CFK67(D7/0x402C3) = "0"の場合 (デフォルト) AD7: A/D変換器Ch.7入力/CFK67(D7/0x402C3) = "1"の場合
P00 SIN0	I/O	–	P00: 入出力兼用ポート/CFP00(D0/0x402D0) = "0"の場合 (デフォルト) SIN0: シリアルI/F Ch.0データ入力/CFP00(D0/0x402D0) = "1"の場合
P01 SOUT0	I/O	–	P01: 入出力兼用ポート/CFP01(D1/0x402D0) = "0"の場合 (デフォルト) SOUT0: シリアルI/F Ch.0データ出力/CFP01(D1/0x402D0) = "1"の場合
P02 #SCLK0	I/O	–	P02: 入出力兼用ポート/CFP02(D2/0x402D0) = "0"の場合 (デフォルト) #SCLK0: シリアルI/F Ch.0クロック入出力/CFP02(D2/0x402D0) = "1"の場合
P03 #SRDY0	I/O	–	P03: 入出力兼用ポート/CFP03(D3/0x402D0) = "0"の場合 (デフォルト) #SRDY0: シリアルI/F Ch.0レディ信号入出力CFP03(D3/0x402D0) = "1"の場合
P04 SIN1 #DMAACK2	I/O	–	P04: 入出力兼用ポート/CFP04(D4/0x402D0) = "0"およびCFEX4(D4/0x402DF) = "0"の場合 (デフォルト) SIN1: シリアルI/F Ch.1データ入力/CFP04(D4/0x402D0) = "1" およびCFEX4(D4/0x402DF) = "0"の場合 #DMAACK2: HSDMA Ch.2応答出力/CFEX4(D4/0x402DF) = "1"の場合
P05 SOUT1 #DMAEND2	I/O	–	P05: 入出力兼用ポート/CFP05(D5/0x402D0) = "0"およびCFEX5(D5/0x402DF) = "0"の場合 (デフォルト) SOUT1: シリアルI/F Ch.1データ出力/CFP05(D5/0x402D0) = "1" およびCFEX5(D5/0x402DF) = "0"の場合 #DMAEND2: HSDMA Ch.2転送終了信号出力/CFEX5(D5/0x402DF) = "1"の場合

Ⅰ 概要: 端子一覧

端子名	I/O	Pull-up	機 能
P06 #SCLK1 #DMAACK3	I/O	—	P06: 入出力兼用ポート/CFP06(D6/0x402D0) = "0"およびCFEX6(D6/0x402DF) = "0"の場合 (デフォルト) #SCLK1: シリアル/F Ch.1クロック入出力/CFP06(D6/0x402D0) = "1"およびCFEX6(D6/0x402DF) = "0"の場合 #DMAACK3: HSDMA Ch.3応答出力/CFEX6(D6/0x402DF) = "1"の場合
P07 #SRDY1 #DMAEND3	I/O	—	P07: 入出力兼用ポート/CFP07(D7/0x402D0) = "0"およびCFEX7(D7/0x402DF) = "0"の場合 (デフォルト) #SRDY1: シリアル/F Ch.1レディ信号入出力/CFP07(D7/0x402D0) = "1"およびCFEX5(D5/0x402DF) = "0"の場合 #DMAEND3: HSDMA Ch.3転送終了信号出力/CFEX7(D7/0x402DF) = "1"の場合
P10 EXCL0 T8UF0 DST0	I/O	—	P10: 入出力兼用ポート/CFP10(D0/0x402D4) = "0"およびCFEX1(D1/0x402DF) = "0"の場合 EXCL0: 16ビットタイマ1イベントカウンタ入力/CFP10(D0/0x402D4) = "1", IOC10(D0/0x402D6) = "0"およびCFEX1(D1/0x402DF) = "0"の場合 T8UF0: 8ビットタイマ0出力/CFP10(D0/0x402D4) = "1", IOC10(D0/0x402D6) = "1"およびCFEX1(D1/0x402DF) = "0"の場合 DST0: DST0信号出力/CFEX1(D1/0x402DF) = "1"の場合 (デフォルト)
P11 EXCL1 T8UF1 DST1	I/O	—	P11: 入出力兼用ポート/CFP11(D1/0x402D4) = "0"およびCFEX1(D1/0x402DF) = "0"の場合 EXCL1: 16ビットタイマ1イベントカウンタ入力/CFP11(D1/0x402D4) = "1", IOC11(D1/0x402D6) = "0"およびCFEX1(D1/0x402DF) = "0"の場合 T8UF1: 8ビットタイマ1出力/CFP11(D1/0x402D4) = "1", IOC11(D1/0x402D6) = "1"およびCFEX1(D1/0x402DF) = "0"の場合 DST1: DST1信号出力/CFEX1(D1/0x402DF) = "1"の場合 (デフォルト)
P12 EXCL2 T8UF2 DST2	I/O	—	P12: 入出力兼用ポート/CFP12(D2/0x402D4) = "0"およびCFEX0(D0/0x402DF) = "0"の場合 EXCL2: 16ビットタイマ2イベントカウンタ入力/CFP12(D2/0x402D4) = "1", IOC12(D2/0x402D6) = "0"およびCFEX0(D0/0x402DF) = "0"の場合 T8UF2: 8ビットタイマ2出力/CFP12(D2/0x402D4) = "1", IOC12(D2/0x402D6) = "1"およびCFEX0(D0/0x402DF) = "0"の場合 DST2: DST2信号出力/CFEX0(D0/0x402DF) = "1"の場合 (デフォルト)
P13 EXCL3 T8UF3 DPCO	I/O	—	P13: 入出力兼用ポート/CFP13(D3/0x402D4) = "0"およびCFEX1(D1/0x402DF) = "0"の場合 EXCL3: 16ビットタイマ3イベントカウンタ入力/CFP13(D3/0x402D4) = "1", IOC13(D3/0x402D6) = "0"およびCFEX1(D1/0x402DF) = "0"の場合 T8UF3: 8ビットタイマ3出力/CFP13(D3/0x402D4) = "1", IOC13(D3/0x402D6) = "1"およびCFEX1(D1/0x402DF) = "0"の場合 DPCO: DPCO信号出力/CFEX1(D1/0x402DF) = "1"の場合 (デフォルト)
P14 FOSC1 DCLK	I/O	—	P14: 入出力兼用ポート/CFP14(D4/0x402D4) = "0"およびCFEX0(D0/0x402DF) = "0"の場合 FOSC1: OSC1クロック出力/CFP14(D4/0x402D4) = "1"およびCFEX0(D0/0x402DF) = "0"の場合 DCLK: DCLK信号出力/CFEX0(D0/0x402DF) = "1"の場合 (デフォルト)
P15 EXCL4 #DMAEND0	I/O	—	P15: 入出力兼用ポート/CFP15(D5/0x402D4) = "0"の場合 (デフォルト) EXCL4: 16ビットタイマ4イベントカウンタ入力/CFP15(D5/0x402D4) = "1"およびIOC15(D5/0x402D6) = "0"の場合 #DMAEND0: HSDMA Ch.0転送終了信号出力/CFP15(D5/0x402D4) = "1"およびIOC15(D5/0x402D6) = "1"の場合
P16 EXCL5 #DMAEND1	I/O	—	P16: 入出力兼用ポート/CFP16(D6/0x402D4) = "0"の場合 (デフォルト) EXCL5: 16ビットタイマ5イベントカウンタ入力/CFP16(D6/0x402D4) = "1"およびIOC16(D6/0x402D6) = "0"の場合 #DMAEND1: HSDMA Ch.1転送終了出力/CFP16(D6/0x402D4) = "1"およびIOC16(D6/0x402D6) = "1"の場合
P20 #DRD	I/O	—	P20: 入出力兼用ポート/CFP20(D0/0x402D8) = "0"の場合 (デフォルト) #DRD: 連続RASモード用DRAMリード信号出力/CFP20(D0/0x402D8) = "1"の場合
P21 #DWE #GAAS	I/O	—	P21: 入出力兼用ポート/CFP21(D1/0x402D8) = "0"およびCFEX2(D2/0x402DF) = "0"の場合 (デフォルト) #DWE: 連続RASモード用DRAMライト信号出力/CFP21(D1/0x402D8) = "1"およびCFEX2(D2/0x402DF) = "0"の場合 #GAAS: GA用エリアアドレスストロブ出力/CFEX2(D2/0x402DF) = "1"の場合
P22 TM0	I/O	—	P22: 入出力兼用ポート/CFP22(D2/0x402D8) = "0"の場合 (デフォルト) TM0: 16ビットタイマ0出力/CFP22(D2/0x402D8) = "1"の場合
P23 TM1	I/O	—	P23: 入出力兼用ポート/CFP23(D3/0x402D8) = "0"の場合 (デフォルト) TM1: 16ビットタイマ1出力/CFP23(D3/0x402D8) = "1"の場合
P24 TM2	I/O	—	P24: 入出力兼用ポート/CFP24(D4/0x402D8) = "0"の場合 (デフォルト) TM2: 16ビットタイマ2 出力/CFP24(D4/0x402D8) = "1"の場合

端子名	I/O	Pull-up	機 能
P25 TM3	I/O	—	P25: 入出力兼用ポート/CFP25(D5/0x402D8) = "0"の場合 (デフォルト) TM3: 16ビットタイマ3出力/CFP25(D5/0x402D8) = "1"の場合
P26 TM4	I/O	—	P26: 入出力兼用ポート/CFP26(D6/0x402D8) = "0"の場合 (デフォルト) TM4: 16ビットタイマ4出力/CFP26(D6/0x402D8) = "1"の場合
P27 TM5	I/O	—	P27: 入出力兼用ポート/CFP27(D7/0x402D8) = "0"の場合 (デフォルト) TM5: 16ビットタイマ5 出力/CFP27(D7/0x402D8) = "1"の場合
P30 #WAIT #CE4&5	I/O	—	P30: 入出力兼用ポート/CFP30(D0/0x402DC) = "0"の場合 (デフォルト) #WAIT: ウェイトサイクル要求入力/CFP30(D0/0x402DC) = "1"およびIOC30(D0/0x402DE) = "0"の場合 #CE4&5: エリア4&5チップイネーブル/CFP30(D0/0x402DC) = "1"およびIOC30(D0/0x402DE) = "1"の場合
P31 #BUSGET #GARD	I/O	—	P31: 入出力兼用ポート/CFP31(D1/0x402DC) = "0"およびCFEX3(D3/0x402DF) = "0"の場合 (デフォルト) #BUSGET: バス解放要求用バス状態モニタ信号出力/CFP31(D1/0x402DC) = "1"およびCFEX3(D3/0x402DF) = "0"の場合 #GARD: GA用エリアリード信号出力/CFEX3(D3/0x402DF) = "1"の場合
P32 #DMAACK0	I/O	—	P32: 入出力兼用ポート/CFP32(D2/0x402DC) = "0"の場合 (デフォルト) #DMAACK0: HSDMA Ch.0応答出力/CFP32(D2/0x402DC) = "1"の場合
P33 #DMAACK1	I/O	—	P33: 入出力兼用ポート/CFP33(D3/0x402DC) = "0"の場合 (デフォルト) #DMAACK1: HSDMA Ch.1応答出力/CFP33(D3/0x402DC) = "1"の場合
P34 #BUSREQ #CE6	I	—	P34: 入出力兼用ポート/CFP34(D4/0x402DC) = "0"の場合 (デフォルト) #BUSREQ: バス解放要求入力/CFP34(D4/0x402DC) = "1"およびIOC34(D4/0x402DE) = "0"の場合 #CE6: エリア6チップイネーブル/CFP34(D4/0x402DC) = "1"およびIOC34(D4/0x402DE) = "1"の場合
P35 #BUSACK	I/O	—	P35: 入出力兼用ポート/CFP35(D5/0x402DC) = "0"の場合 (デフォルト) #BUSACK: バス解放要求応答出力/CFP35(D5/0x402DC) = "1"の場合

表3.4 クロックジェネレータ/発振回路端子一覧

端子名	I/O	Pull-up	機 能				
OSC1	I	－	低速(OSC1)発振入力 (32kHz水晶発振、または外部クロック入力)				
OSC2	O	－	低速(OSC1)発振出力				
OSC3	I	－	高速(OSC3)発振入力 (水晶/セラミック発振、または外部クロック入力)				
OSC4	O	－	高速(OSC3)発振出力				
PLLS[1:0]	I	－	PLL設定端子				
			PLLS1	PLLS0	fin (fosc3)	fout (fPSCIN)	備考
			1	1	10～30MHz	20～60MHz	ROM無し、および3.3V±0.3V時
					10～25MHz	20～50MHz	ROM有り、または3.0V±0.3V時
			0	1	10～15MHz	40～60MHz	ROM無し、および3.3V±0.3V時
					10～12.5MHz	40～50MHz	ROM有り、または3.0V±0.3V時
0	0	PLL未使用	L				
PLLCL	－	－	PLL用コンデンサ接続端子				

表3.5 その他の端子

端子名	I/O	Pull-up/down	機 能
ICEMD	I	Pull-down	ハイインピーダンス制御端子 本端子 High に設定することにより、すべての出力端子がハイインピーダンスになります。これにより、ボード上のS1C33チップをシステムから切り離すことができます。
DSIO	I/O	Pull-up	デバッグ用シリアル入出力端子 本端子はデバッグツールS5U1C33000Hとの通信に使用します。
#X2SPD	I	—	倍速モード設定端子 1: CPUクロック = バスクロック × 1, 0: CPUクロック = バスクロック × 2
#NMI	I	Pull-up	NMI要求入力端子
#RESET	I	Pull-up	イニシャルリセット入力端子

注: 端子名の#は、入出力する信号がLowアクティブであることを示します。

このページはブランクです。

S1C33L01 FUNCTION PART

II コアブロック

II-1 はじめに

C33コアブロックは、CPU、BCU(バスコントロールユニット)、ITC(割り込みコントローラ)、CLG(クロックジェネレータ)、DBG(デバッグユニット)を含む機能ブロックC33_CORE、外部インタフェース用のI/Oパッドブロック、およびチップ上の周辺回路とのインタフェースを行うSBUSブロックで構成されています。




図2.1 コアブロック

このページはブランクです。

II-2 CPUと動作モード

CPU

C33コアブロックは、セイコーエプソンオリジナルの32ビットRISC型CPU S1C33000をコアCPUとして搭載しています。また、乗算器も内蔵しているため、積和演算(MAC)命令や乗除算命令を含むS1C33000命令セットのすべての命令(105命令)が使用可能です。

S1C33000の内部レジスタもすべて使用可能です。CPU内部レジスタおよびCPU内部アドレスバスでは28ビットアドレスを扱うことができますが、外部アドレスバスには下位24ビットのみが出力されます。

S1C33000の詳細については"S1C33000 Core CPU Manual"を参照してください。

スタンバイモード

CPUはHALTモード2種類とSLEEPモード1種類、計3種類のスタンバイモードをサポートしています。スタンバイモードに設定することにより大幅な省電力化が実現できます。

HALTモード

CPUはhalt命令を実行するとプログラムの実行を中断し、HALTモードに移行します。

CPUは2種類のHALTモード(基本モード、HALT2モード)を持っており、クロックオプションレジスタ(0x40190)のHLT2OP(D3)で設定しておくことができます。

HALT基本モードではCPUが動作を停止しますので、その分の消費電流が低減できます。halt命令実行時に動作していた発振回路を含む内蔵周辺回路は動作を継続します。

HALT2モードは上記の基本モードに加え、DMA機能を含む外部バスのコントロールおよびバスクロックを停止します。これにより、HALT基本モード以上の省電力化が実現できます。

HALTモードはイニシャルリセットまたはNMIを含む任意の割り込みが発生することによって解除されます。したがって、外部入力待ちや周辺回路の動作結果待ちなど、CPUの実行が不要な場合の省電力化に有効です。

割り込みによってHALTモードが解除されると、CPUはトラップ処理によってプログラム実行状態に移行し、その割り込み処理ルーチンを実行します。CPUのトラップ処理では、halt命令の次の命令アドレスが割り込み処理ルーチンからのリターンアドレスとしてスタックにセーブされますので、割り込み処理ルーチンのreti命令は、halt命令の次の命令に分岐します。

PSRが割り込み禁止の状態に設定されている場合、リセットまたはNMI以外でHALTモードを解除することはできません。

SLEEPモード

CPUはslp命令を実行するとプログラムの実行を中断し、SLEEPモードに移行します。

SLEEPモードではCPUの動作に加え、高速(OSC3)発振回路も動作を停止します。したがって、SLEEPモードでは低速(OSC1)発振回路と計時タイマを除き、すべての周辺回路が動作を停止します。これにより、HALTモード以上の省電力化が実現できます。

SLEEPモードはイニシャルリセット、計時タイマ割り込み、外部からのNMIまたは入力割り込みが発生することによって解除されます。OSC3クロックで動作する周辺回路は動作を停止するため、その割り込みは利用できません。

割り込みによってSLEEPモードが解除されると、CPUはトラップ処理によってプログラム実行状態に移行し、その割り込み処理ルーチンを実行します。CPUのトラップ処理では、slp命令の次の命令アドレスが割り込み処理ルーチンからのリターンアドレスとしてスタックにセーブされますので、割り込み処理ルーチンのreti命令は、slp命令の次の命令に分岐します。

PSRが割り込み禁止の状態に設定されている場合、リセットまたはNMI以外でSLEEPモードを解除することはできません。

注意事項

割り込みの設定

スタンバイモードは割り込みによって解除されます。したがって、スタンバイモードに移行する前に、解除に使用する割り込みを許可しておく必要があります。また、個別の割り込みの許可のほか、PSRのIE(割り込み許可)ビットおよびIL(割り込みレベル)もその割り込みが発生可能な状態に設定しておかなければなりません。PSRが割り込み禁止状態に設定されている場合、割り込み要求が発生してもスタンバイモードを解除することはできません。割り込みの設定に関する詳細は"ITC(割り込みコントローラ)"を参照してください。

発振回路

高速(OSC3)発振回路はSLEEPモード時に発振を停止し、SLEEPモードの解除により発振を再開します。SLEEPモード移行前にCPUがOSC3クロックで動作していた場合、SLEEPモード解除後もOSC3クロックで再起動します。高速(OSC3)発振回路は動作開始後に発振が安定するまである程度の時間($V_{DD}=3.3V$ 、標準動作条件の発振安定時間: Max. 10ms)を要しますので、CPUを確実に再起動させるには、この発振安定時間が経過後にCPUが動作を開始するように設定しておかなければなりません。このため、SLEEP解除直後はCPUの動作開始待ち時間をプログラマブルに設定できるようになっています。詳細については、"CLG(クロックジェネレータ)"を参照してください。

高速(OSC3)発振回路の発振開始時間は使用する素子や基板パターンおよび動作環境により変化しますので、この時間設定には十分な余裕をとってください。

BCU

スタンバイモードになると、BCU(バスコントロールユニット)はその時点のバスサイクルの実行終了後に停止します。すべてのチップイネーブル信号がインアクティブとなります。

HALT基本モードではBCLK(バスクロック)信号が出力され、DRAMのリフレッシュサイクルも生成されます。また、DMAも動作します。

HALT2モードおよびSLEEPモードではBCLK信号は出力されません。DRAMのリフレッシュサイクルも生成されません。またDMAも停止します。

その他

コアCPUの内部レジスタ、入出力ポートの状態はスタンバイモード時も保持されます。内蔵周辺回路の制御およびデータレジスタの内容も基本的には保持されますが、SLEEPモード移行時に変更されるものもあります。各周辺回路の説明を参照してください。

テストモード

C33コアブロックはチップのテスト用にICEMD端子を持っています。この端子をHighにすると、ICは以下の状態になります。

- 出力端子はハイインピーダンス状態。ただし、クロック出力端子(OSC2: H、OSC4: H、PLLC: L)を除きます。
- クロック入力の禁止。OSC1、OSC3、PLLは発振停止。OSC2: H、OSC4: H、PLLC: L
- すべてのプルアップ/プルダウンはOFF

通常動作時は、ICEMD端子をオープンまたはVssに接続してください。ICEMD端子はプルダウン抵抗を内蔵しています。

デバッグモード

C33コアブロックはデバッグモードをサポートしています。

デバッグモードはS1C33000コアCPUの機能で、チップ自体でシングルステップ動作、ブレーク機能を実現します。デバッグモードとデバッグ機能については"S1C33000 Core CPU Manual"を参照してください。

メモリマップのエリア2はデバッグモード時にのみアクセス可能です。

デバッグモード時は、OSC3クロックがCPUの動作クロックとして使用されます。したがって、デバッグ機能を使用する場合は高速(OSC3)発振回路を停止させないでください。また、デバッグモードではCPUとBCUのみが動作し、他の内蔵周辺回路(発振回路を除く)は停止します。

トラップテーブル

表2.1にC33コアのトラップテーブルを示します。例外の詳細については、"S1C33000 Core CPU Manual"を、割り込みについては、本書の"II-5 ITC(割り込みコントローラ)"を参照してください。

表2.1 トラップテーブル

Hex No	ベクタ番号 (Hexアドレス)	例外/割り込み名称	例外/割り込み要因等	IDMA Ch.	優先 順位
0	0(Base)	リセット	リセット端子へのLow入力	—	高い ↑
	1~3	reserved	—	—	
4	4(Base+10)	ゼロ除算	除算命令	—	
5	5	reserved	—	—	
6	6(Base+18)	アドレス不整例外	メモリアクセス命令	—	
7	0x0 or 0x60000	デバッグ例外	brk命令等	—	
8	8(Base+1C)	NMI	NMI端子へのLow入力	—	
	9~11	reserved	—	—	
C	12(Base+30)	ソフトウェア例外0	int命令	—	
D	13(Base+34)	ソフトウェア例外1	int命令	—	
E	14(Base+38)	ソフトウェア例外2	int命令	—	
F	15(Base+3C)	ソフトウェア例外3	int命令	—	
10	16(Base+40)	ポート入力割り込み0	入力エッジ(立ち下がり/立ち上がり)またはレベル(High/Low)	1	
11	17(Base+44)	ポート入力割り込み1	入力エッジ(立ち下がり/立ち上がり)またはレベル(High/Low)	2	
12	18(Base+48)	ポート入力割り込み2	入力エッジ(立ち下がり/立ち上がり)またはレベル(High/Low)	3	
13	19(Base+4C)	ポート入力割り込み3	入力エッジ(立ち下がり/立ち上がり)またはレベル(High/Low)	4	
14	20(Base+50)	キー入力割り込み0	入力立ち下がりまたは立ち上がりエッジ	—	
15	21(Base+54)	キー入力割り込み1	入力立ち下がりまたは立ち上がりエッジ	—	
16	22(Base+58)	高速DMA Ch.0割り込み	高速DMA Ch.0転送終了	5	
17	23(Base+5C)	高速DMA Ch.1割り込み	高速DMA Ch.1転送終了	6	
18	24(Base+60)	高速DMA Ch.2割り込み	高速DMA Ch.2転送終了	—	
19	25(Base+64)	高速DMA Ch.3割り込み	高速DMA Ch.3転送終了	—	
1A	26(Base+68)	インテリジェントDMA割り込み	インテリジェントDMA転送終了	—	
	27~29	reserved	—	—	
1E	30(Base+78)	16ビットプログラマブル タイマ0割り込み	タイマ0コンペアB	7	
1F	31(Base+7C)	タイマ0割り込み	タイマ0コンペアA	8	
	32~33	reserved	—	—	
22	34(Base+88)	16ビットプログラマブル タイマ1割り込み	タイマ1コンペアB	9	
23	35(Base+8C)	タイマ1割り込み	タイマ1コンペアA	10	
	36~37	reserved	—	—	
26	38(Base+98)	16ビットプログラマブル タイマ2割り込み	タイマ2コンペアB	11	
27	39(Base+9C)	タイマ2割り込み	タイマ2コンペアA	12	
	40~41	reserved	—	—	
2A	42(Base+A8)	16ビットプログラマブル タイマ3割り込み	タイマ3コンペアB	13	
2B	43(Base+AC)	タイマ3割り込み	タイマ3コンペアA	14	
	44~45	reserved	—	—	
2E	46(Base+B8)	16ビットプログラマブル タイマ4割り込み	タイマ4コンペアB	15	
2F	47(Base+BC)	タイマ4割り込み	タイマ4コンペアA	16	
	48~49	reserved	—	—	
32	50(Base+C8)	16ビットプログラマブル タイマ5割り込み	タイマ5コンペアB	17	
33	51(Base+CC)	タイマ5割り込み	タイマ5コンペアA	18	
34	52(Base+D0)	8ビットプログラマブル タイマ割り込み	タイマ0アンダーフロー	19	
35	53(Base+D4)		タイマ1アンダーフロー	20	
36	54(Base+D8)		タイマ2アンダーフロー	21	
37	55(Base+DC)		タイマ3アンダーフロー	22	
38	56(Base+E0)	シリアルインタフェース Ch.0割り込み	受信エラー	—	
39	57(Base+E4)		受信バッファフル	23	
3A	58(Base+E8)		送信バッファエンプティ	24	
	59	reserved	—	—	
3C	60(Base+F0)	シリアルインタフェース Ch.1割り込み	受信エラー	—	
3D	61(Base+F4)		受信バッファフル	25	
3E	62(Base+F8)		送信バッファエンプティ	26	
	63	reserved	—	—	低い ↓

Hex No	ベクタ番号 (Hexアドレス)	例外/割り込み名称	例外/割り込み要因等	IDMA Ch.	優先順位
40	64(Base+100)	A/D変換器割り込み	A/D変換完了	27	高い ↑
41	65(Base+104)	計時タイマ割り込み	32Hz, 8Hz, 2Hz, 1Hz信号立ち下がりエッジ 1分, 1時間, 指定時間カウント	—	
	66~67	reserved	—	—	
44	68(Base+110)	ポート入力割り込み4	入力エッジ(立ち下がり/立ち上がり)またはレベル(High/Low)	28	↓ 低い
45	69(Base+114)	ポート入力割り込み5	入力エッジ(立ち下がり/立ち上がり)またはレベル(High/Low)	29	
46	70(Base+118)	ポート入力割り込み6	入力エッジ(立ち下がり/立ち上がり)またはレベル(High/Low)	30	
47	71(Base+11C)	ポート入力割り込み7	入力エッジ(立ち下がり/立ち上がり)またはレベル(High/Low)	31	

* Base = TTBRレジスタ(0x48134~0x48137)の設定値。デフォルトは0xC00000

このページはブランクです。

II-3 イニシャルリセット

イニシャルリセット用端子

イニシャルリセットに使用する端子を表3.1に示します。

表3.1 イニシャルリセット用端子

端子名	I/O	機 能
#RESET	I	イニシャルリセット入力端子(Lowアクティブ) L: CPUをリセット
#NMI	I	NMI要求端子 本端子はリセット方法の選択にも使用されます。 H: コールドスタート L: ホットスタート

S1C33チップは#RESET端子がLowになるとリセットされ、そのリセット信号がHighに立ち上がることで動作を開始します。コアCPUと内蔵周辺回路はリセット信号がLowの期間中に初期化されます。

コールドスタートとホットスタート

S1C33チップはコールドスタート、ホットスタートの2種類のリセット方法で起動可能です。この指定には#RESET端子とともに#NMI端子を使用します。

表3.2にコールドスタートとホットスタートの違いを示します。

表3.2 コールドスタートとホットスタートの相違点

設定内容	コールドスタート	ホットスタート
リセット条件	#RESET = L & #NMI = H	#RESET = L & #NMI = L
CPU: PC	ブートアドレスのリセットベクタをロード	
CPU: PSR	全フラグが"0"にリセット	
CPU: 他のレジスタ	不定	
CPU: 動作クロック	高速(OSC3)発振クロックで動作	
外部バスの状態(0x48120-0x4813F)	初期化	状態を保持
発振回路	高速(OSC3)および低速(OSC1)発振開始	
I/O端子の状態(0x402C0-0x402DF)	初期化	状態を保持
他の周辺回路	初期化または不定	

コールドスタートはCPUおよび内蔵周辺回路をすべて初期化しますので、パワーオンリセットに有効です。

ホットスタートもCPUと内蔵周辺回路を初期化しますが、BCU(バスコントロールユニット)と入力、出力、入出力兼用ポートの制御およびデータレジスタは初期化しません。したがって、動作中に外部バスと入出力端子の状態を保持したままリセットを行いたい場合に有効です。

なお、リセット方法を指定する#NMI端子への信号入力とは図3.1に示すタイミングで行ってください。



図3.1 #RESETと#NMIの端子設定

パワーオンリセット

電源投入時は、確実に動作を開始させるため、必ずイニシャルリセット(コールドスタート)を行ってください。

#RESET端子はゲート入力のため、外部にパワーオンリセット回路を構成することを推奨します。

イニシャルリセット(#RESET=L)により高速(OSC3)発振回路が発振を開始し、リセット信号の立ち上がりでCPUがOSC3クロックにより動作を開始します。高速(OSC3)発振回路は動作開始後に発振が安定するまである程度の時間($V_{DD}=3.3V$ 、標準動作条件の発振安定時間: Max. 10ms)を要しますので、CPUを確実に起動させるには、この発振安定時間が経過後にイニシャルリセットを解除することが必要です。イニシャルリセットパルス幅は発振安定時間を越えるように決定してください。

図3.2にパワーオンリセット時のタイミングチャートを示します。




図3.2 パワーオンリセットタイミング

電源投入後、電源電圧が発振開始電圧(3.0V)以上になるまでは、#RESET端子を $0.1 \cdot V_{DD}$ 以下(Lowレベル)としてください。また、高速(OSC3)発振回路の発振が安定するまで、#RESET端子を $0.5 \cdot V_{DD}$ 以下のレベルとしておく必要があります。

注: 高速(OSC3)発振回路の発振開始時間は使用する素子や基板パターンおよび動作環境により変化しますので、リセット解除時間には十分な余裕をとってください。

リセットパルス

S1C33チップが動作中は、#RESET端子にLowレベルのパルスを入力してイニシャルリセットを行うことが可能です。

ただし、"AC特性"に記載の最小リセットパルス幅以上のパルスを入力してください。

また、高速(OSC3)発振回路が停止中にリセットパルスを入力する場合は、パワーオンリセットと同様に発振安定時間以上#RESET端子をLowレベルに設定する必要があります。

ブートアドレス

コアCPUはイニシャルリセットによって、ブートアドレス(0x0C00000)からリセットベクタ(プログラム開始アドレス)を読み出し、PC(プログラムカウンタ)に設定します。#RESET端子がHighになると、そのアドレスからプログラムの実行を開始します。

割り込みなどのトラップベクタを書き込んでおくトラップテーブルも、デフォルトではこのブートアドレスから始まります("S1C33000 Core CPU Manual"参照)。

トラップテーブルのベースアドレスはTTBRレジスタ(0x48134~0x48137)で、任意の1KB境界アドレスに変更することも可能です。

イニシャルリセット時の注意事項

コアCPU

イニシャルリセット時、PCとPSRを除き、コアCPUの内部レジスタは不定となります。したがって、プログラムによる初期化が必要です。特に、SP(スタックポインタ)はスタックのアクセス前に必ず初期化してください。なお、誤動作を防ぐため、イニシャルリセット後はSPにデータが書き込まれるまでNMI要求はハードウェアによってマスクされるようになっています。

コアCPU内部レジスタの初期化は、コールドスタート時に必要です。

内蔵RAM

内蔵RAMの内容はイニシャルリセットにより不定となります。必要に応じて初期化してください。

高速(OSC3)発振回路

イニシャルリセットにより高速(OSC3)発振回路が発振を開始し、リセットが解除されるとCPUはOSC3クロックによって動作を開始します。不安定なクロックによる誤動作を防止するため、パワーオンリセットや高速(OSC3)発振回路が停止中にリセットを行う場合は、発振が安定してからリセットを解除する必要があります。

低速(OSC1)発振回路

パワーオンリセットや低速(OSC1)発振回路が停止中にリセットを行うと、低速(OSC1)発振回路も発振を開始します。低速(OSC1)発振回路は高速(OSC3)発振回路に比べ、発振の安定に長い時間を要します(標準動作条件でMax. 3秒)。不安定なクロックによる誤動作を防止するため、OSC1クロックはこの安定時間が経過してから使用してください。

BCU(バスコントロールユニット)

コールドスタートはBCU(バスコントロールユニット)の制御レジスタを初期化します。したがって、すべてのバス条件を設定する必要があります。

ホットスタートでは、制御レジスタやバスはリセット前の状態を保持します。

入出力ポートと入出力端子

コールドスタートは入力ポート、入出力兼用ポートの制御レジスタおよびデータレジスタを初期化します。

ホットスタートでは制御レジスタや端子の状態はリセット前の状態を保持します。ただし、それらの端子を内蔵周辺回路用の入出力端子に設定している場合、周辺回路の制御レジスタはイニシャルリセットにより初期化あるいは不定となりますので、プログラムによる再設定が必要です。

その他の内蔵周辺回路

上記以外の周辺回路の制御およびデータレジスタは、リセット方法(コールドスタート、ホットスタート)にかかわらず、イニシャルリセットにより初期化あるいは不定となります。

プログラムにより必要な設定を行ってください。

イニシャルリセットによる周辺回路の初期設定内容については、各I/Oマップまたは回路説明を参照してください。

このページはブランクです。

II-4 BCU(バスコントロールユニット)

BCU(バスコントロールユニット)は、外部デバイスおよびチップに内蔵するユーザロジックブロックとのインタフェースを提供します。メモリマップのエリア別にメモリや周辺I/Oデバイスの種類やサイズが設定でき、BCUによって直接制御することが可能です。DRAMやバーストROMの直接インタフェースにも対応しています。ここでは、外部および内部システムインタフェースの制御方法やバスオペレーションについて説明します。

注: 以下に示す外部システムインタフェースの制御レジスタは16ビットの内蔵I/O領域に割り付けられています。したがって、制御レジスタのアドレスは、特に指定されたものを除きすべて16ビット単位のハーフワードアドレスで示されています。なお、特に指定のない制御レジスタはバイト単位、ハーフワード単位、ワード単位でアクセスできます。

外部システムインタフェース用の端子構成

入出力端子一覧

外部入出力端子

表4.1に外部システムインタフェースに使用する端子の一覧を示します。

表4.1 入出力端子一覧

端子名	I/O	機 能
A[0]#BSL	O	アドレスバス(A0)/バーストロープ(Low-byte)
A[23:1]	O	アドレスバス(A1~A23)
D[15:0]	I/O	データバス(D0~D15)
#CE10EX	O	外部メモリ用エリア10チップイネーブル
#CE10IN	O	内蔵ROMエミュレーション用エリア10チップイネーブル
#CE9/#CE17	O	エリア9/17チップイネーブル
#CE8/#RAS1/#CE14/#RAS3	O	エリア8/14チップイネーブル/DRAMローストロープ
#CE7/#RAS0/#CE13/#RAS2	O	エリア7/13チップイネーブル/DRAMローストロープ
#CE6	O	エリア6チップイネーブル
#CE5/#CE15	O	エリア5/15チップイネーブル
#CE4/#CE11	O	エリア4/11チップイネーブル
#RD	O	リード信号
#EMEMRD	O	エリア3/10エミュレーション用リード信号
#WRL/#WR/#WE	O	ライト(Low-byte)/ライト/DRAMライト
#WRH/#BSH	O	ライト(High-byte)/バーストロープ(High-byte)
#HCAS	O	DRAMカラムアドレスストロープ(High-byte)
#LCAS	O	DRAMカラムアドレスストロープ(Low-byte)
BCLK	O	バスクロック出力
#BUSREQ/#CE6/P34	I/O	バス解放要求/エリア6チップイネーブル/入出力兼用ポート
#BUSACK/P35	O	バス要求応答/入出力兼用ポート
#WAIT/#CE4&5/P30	I/O	ウェイトサイクル要求/エリア4&5チップイネーブル/入出力兼用ポート
#DRD/P20	O	DRAMリード/入出力兼用ポート
#DWE/P21	O	DRAMライト(Low-byte)/入出力兼用ポート
#X2SPD	I	CPU-バスクロック比設定入力 1: CPUクロック=バスクロック, 0: CPUクロック=バスクロック×2
EA10MD[1:0]	I	エリア10ブートモード選択入力 11: 外部ROM, 10: 内蔵ROM, 01: OTP, 00: 内蔵ROMエミュレーション
EA3MD	I	エリア3モード選択入力 1: 内蔵ROM, 0: 内蔵ROMエミュレーション

ユーザインタフェース信号

表4.2 ユーザインタフェース信号一覧

信号名	I/O	機 能
Internal_addr0	O	・アドレスバス(a0)/SBUSST(D3/0x4812E) = "0"の場合 (デフォルト) ・バーストロープ(下位バイト)信号(#BSL)/SBUSST(D3/0x4812E) = "1"の場合
Internal_addr[23:1]	O	アドレスバス(a1-a23)
Internal_dout[15:0]	O	出力データバス(dout0-dout15) このデータバスはCPUがユーザロジックに対しデータを書き込む際に使用します。
Internal_din[15:0]	I	入力データバス(din0-din15) このデータバスはCPUがユーザロジックからデータを読み出す際に使用します。
Internal_ce4_x Internal_ce5_x Internal_ce6_x	O	エリア6-4チップイネーブル信号 これらの信号は、CPUがエリア6-4に割り付けられたユーザロジック回路をアクセスする際にLowとなります。
Internal_rd_x	O	リード信号 この信号はCPUがユーザロジックからデータを読み出す際にLowとなります。
Internal_wrl_x	O	・ライト(下位バイト)信号(#WRL)/SBUSST(D3/0x4812E) = "0"の場合 (デフォルト) ・ライト信号(#WR)/SBUSST(D3/0x4812E) = "1"の場合 この信号はCPUがユーザロジックに下位8ビットデータを書き込む際にLowとなります。
Internal_wrh_x	O	・ライト(上位バイト)信号 (#WRH)/SBUSST(D3/0x4812E) = "0"の場合 (デフォルト) ・バーストロープ(上位バイト)信号(#BSH)/SBUSST(D3/0x4812E) = "1"の場合 この信号はCPUがユーザロジックに上位8ビットデータを書き込む際にLowとなります。
Internal_osc3_clk	O	高速(OSC3)発振クロック出力 ユーザロジックのソースクロックとして使用できます。
Internal_pll_clk	O	PLL出力クロック ユーザロジックのソースクロックとして使用できます。
Internal_wait_x	I	ウェイトサイクル要求入力 ユーザロジックは、この信号をLowにすることによりウェイトサイクルを要求することができます。
Internal_irrd_x	O	命令フェッチインジケータ信号 この信号は、CPUの命令をフェッチサイクルにLowとなります。
Internal_k60-k67	I	入力信号 これらの信号はK60-K67入力ポートに接続されています。この信号により、ユーザロジックはHSDMA、IDMA、割り込み要求が可能となります。また、ユーザロジックを入力ポートとして使用することができます。

内部バス信号は、BCUレジスタでエリアの内部アクセスを選択した場合にのみアクティブになります。バス条件は外部バスと同様に、BCUレジスタで設定できます。

システムバス制御信号の組み合わせ

複数の機能を持つバス制御信号端子については、プログラムによってインタフェース方式を選択した時点で決定します。BCUは通常の外部システムインタフェース(2種類のインタフェース方式に対応)とDRAMインタフェースを内蔵しています。

表4.3 インタフェース方式の選択

インタフェースの種類	インタフェース方式	制御ビット
外部システムインタフェース	A0方式(デフォルト)	SBUSST(バスコントロールレジスタ0x4812E・D3) = "0"
	#BSL方式	SBUSST(バスコントロールレジスタ0x4812E・D3) = "1"
DRAMインタフェース	2CAS方式(固定)	なし

SBUSSTは、コールドスタート時に"0"に初期化されます。

ホットスタート時はリセット前の状態を保持します。

インタフェース方式による制御信号の組み合わせを表4.4に示します。

表4.4 バス制御信号の組み合わせ

外部システムインタフェース		DRAMインタフェース
A0方式	#BSL方式	2CAS方式
A0	#BSL (リトルエンディアン) / #BSH (ビッグエンディアン) *1	—
#WRL	#WR	#WE
#WRH	#BSH (リトルエンディアン) / #BSL (ビッグエンディアン) *1	—
—	—	#HCAS
—	—	#LCAS
#CE _x	#CE _x	#RAS _x (*2)

*1 #BSL方式の場合、リトルエンディアンとビッグエンディアンの選択により、A0端子と#WRH端子の機能が変わります。

*2 DRAMを使用する場合、エリア7-8(またはエリア13-14)の#CE出力端子が#RAS1-2(#RAS3-4)端子として機能します。

メモリエリア

メモリマップ

図4.1にBCUがサポートしているメモリマップを示します。

エリア	アドレス		エリア	アドレス	
エリア9	0x0BFFFFFF	外部メモリ(4MB)	エリア18	0xFFFFFFFF	外部メモリ(16MB)
SRAMタイプ			SRAMタイプ	0xD0000000	
バーストロムタイプ			8 or 16ビット	0xCFFFFFFF	
8 or 16ビット	0x08000000			0xC0000000	
エリア8	0x07FFFFFF	外部メモリ(2MB)	エリア17	0xBFFFFFFF	外部メモリ(16MB)
SRAMタイプ			SRAMタイプ	0x90000000	
DRAMタイプ			8 or 16ビット	0x8FFFFFFF	
8 or 16ビット	0x06000000			0x80000000	
エリア7	0x05FFFFFF	外部メモリ(2MB)	エリア16	0x7FFFFFFF	外部メモリ(16MB)
SRAMタイプ			SRAMタイプ	0x70000000	
DRAMタイプ			8 or 16ビット	0x6FFFFFFF	
8 or 16ビット	0x04000000			0x60000000	
エリア6	0x03FFFFFF	外部I/O (16ビットデバイス)	エリア15	0x5FFFFFFF	外部メモリ(16MB)
SRAMタイプ	0x03800000		SRAMタイプ	0x50000000	
	0x037FFFFF		8 or 16ビット	0x4FFFFFFF	
	0x03000000	外部I/O (8ビットデバイス)		0x40000000	
エリア5	0x02FFFFFF	外部メモリ(1MB)	エリア14	0x3FFFFFFF	外部メモリ(16MB)
SRAMタイプ			SRAMタイプ		
8 or 16ビット	0x02000000		DRAMタイプ		
エリア4	0x01FFFFFF	外部メモリ(1MB)	8 or 16ビット	0x30000000	
SRAMタイプ			エリア13	0x2FFFFFFF	外部メモリ(16MB)
8 or 16ビット	0x01000000		SRAMタイプ		
	0x00FFFFFF	(Reserved)	DRAMタイプ		
エリア3	0x00FFFFFF	ミドルウェア用	8 or 16ビット	0x20000000	
16ビット			エリア12	0x1FFFFFFF	外部メモリ(8MB)
1サイクル固定	0x00800000		SRAMタイプ		
エリア2	0x007FFFFF	(Reserved)	8 or 16ビット	0x18000000	
16ビット			エリア11	0x17FFFFFF	外部メモリ(8MB)
3サイクル固定	0x00600000	CPUコア/デバッグモード用	SRAMタイプ		
エリア1	0x005FFFFF	(内蔵I/Oメモリのミラー)	8 or 16ビット	0x10000000	
8, 16ビット	0x00500000		エリア10	0x0FFFFFFF	外部メモリ(4MB)
2 or 4サイクル	0x004FFFFF	内蔵I/Oメモリ	SRAMタイプ		
	0x00400000		バーストロムタイプ		
	0x003FFFFF	(内蔵I/Oメモリのミラー)	8 or 16ビット	0x0C000000	
	0x00300000				
エリア0	0x002FFFFF	内蔵RAM			
32ビット					
1サイクル固定	0x00000000				

図4.1 メモリマップ

基本的には、エリア0～3が内部メモリ領域、エリア4～18が外部メモリ領域です。

エリア0は通常内蔵RAM領域として使用します。メモリはエリア0の先頭から配置します。

エリア1はチップに内蔵する機能ブロックのI/Oメモリ領域として予約されています。アドレス0x00400000～0x004FFFFFが制御レジスタ等に使用され、アドレス0x00500000～0x005FFFFFはそのミラーとなります。エリア2はデバッグモード専用の領域です。ユーザモード(通常のプログラム実行状態)からはアクセスすることができません。

エリア3はS1C33ミドルウェア用の領域として予約されています。

エリア4～18は制御レジスタにより内部メモリ領域に切り換え、ユーザロジック用に使用することもできます。

外部メモリマップとチップイネーブル

BCUは24ビットの外部アドレスバス(A[23:0])と16ビットの外部データバス(D[15:0])を持ち、16Mバイトのアドレス空間をアクセスできるようになっています。アドレス空間はデフォルトで11個のエリア(エリア0～エリア10)に分割して管理されます。この中のエリア4～エリア10が外部システムに開放され、個々にチップイネーブル端子(#CE[10:4])も設けられています。

C33コアブロックではアドレスバス端子が24本、#CE出力端子が7本に制限されていますが、#CE[4:10]出力端子はソフトウェアで表4.5に示す上位エリア用のチップイネーブル出力端子に切り換えられるようになっています。この切り換えはDRAMタイミング設定レジスタ(0x48130)のCEFUNC[1:0](D[A:9])で行います。

表4.5 #CE出力の切り換え

端子	CEFUNC = "00"	CEFUNC = "01"	CEFUNC = "1x"
#CE4	#CE4	#CE11	#CE11+#CE12
#CE5	#CE5	#CE15	#CE15+#CE16
#CE6	#CE6	#CE6	#CE7+#CE8
#CE7/#RAS0	#CE7/#RAS0	#CE13/#RAS2	#CE13/#RAS2
#CE8/#RAS1	#CE8/#RAS1	#CE14/#RAS3	#CE14/#RAS3
#CE9	#CE9	#CE17	#CE17+#CE18
#CE10EX	#CE10EX	#CE10EX	#CE9+#CE10EX

(デフォルト: CEFUNC = "00")

CEFUNCに"01"を書き込むことで使用可能となる上位のエリアは、デフォルトの下位エリアに比べエリアサイズを大きく取ることができます。たとえば、デフォルト設定でDRAMを使用する場合、エリア7と8で4Mバイトまでとなりますが、エリア13と14を使用すると最大32MバイトのDRAMが使用可能となります。他のエリアも同様です。また、CEFUNCを"10"または"11"に設定すると、5本のチップイネーブル信号が、それぞれ2エリアに対応するように拡張されます。

アドレス出力端子は24本ですが、チップ内部のアドレス処理は28ビットで行われます。

図4.2に外部システム用のメモリマップを示します。

エリア	アドレス		エリア	アドレス	
エリア10(#CE10)	0x0FFFFFFF	外部メモリ6(4MB)	エリア17(#CE17)	0xBFFFFFFF	(外部メモリ6のミラー)
SRAMタイプ			SRAMタイプ	0x90000000	
バーストROMタイプ			8 or 16ビット	0x8FFFFFFF	外部メモリ6(16MB)
8 or 16ビット	0x0C000000			0x80000000	
エリア9(#CE9)	0x0BFFFFFF	外部メモリ5(4MB)	エリア15(#CE15)	0x5FFFFFFF	(外部メモリ5のミラー)
SRAMタイプ			SRAMタイプ	0x50000000	
バーストROMタイプ			8 or 16ビット	0x4FFFFFFF	外部メモリ5(16MB)
8 or 16ビット	0x08000000			0x40000000	
エリア8(#CE8/#RAS1)	0x07FFFFFF	外部メモリ4(2MB)	エリア14(#CE14/#RAS3)	0x3FFFFFFF	外部メモリ4(16MB)
SRAMタイプ			SRAMタイプ		
DRAMタイプ			8 or 16ビット	0x30000000	
8 or 16ビット	0x06000000				
エリア7(#CE7/#RAS0)	0x05FFFFFF	外部メモリ3(2MB)	エリア13(#CE13/#RAS2)	0x2FFFFFFF	外部メモリ3(16MB)
SRAMタイプ			SRAMタイプ		
DRAMタイプ			8 or 16ビット	0x20000000	
8 or 16ビット	0x04000000				
エリア6(#CE6)	0x03FFFFFF	外部I/O (16ビットデバイス)	エリア11(#CE11)	0x17FFFFFF	外部メモリ2(8MB)
SRAMタイプ	0x03800000		SRAMタイプ		
	0x03700000	外部I/O (8ビットデバイス)	8 or 16ビット	0x10000000	
	0x03000000				
エリア5(#CE5)	0x02FFFFFF	外部メモリ2(1MB)	エリア10(#CE10)	0x0FFFFFFF	外部メモリ1(4MB)
SRAMタイプ			SRAMタイプ		
8 or 16ビット			バーストROMタイプ		
	0x02000000		8 or 16ビット	0x0C000000	
エリア4(#CE4)	0x01FFFFFF	外部メモリ1(1MB)	エリア6(#CE6)	0x03FFFFFF	外部I/O (16ビットデバイス)
SRAMタイプ			SRAMタイプ	0x03800000	
8 or 16ビット				0x03700000	外部I/O (8ビットデバイス)
	0x01000000			0x03000000	

#CE4-10使用時

#CE6, 10, 11, 13-15, 17使用時

II コアブロック: BCU(バスコントロールユニット)

エリア	アドレス	
エリア17+18 (#CE17+18) SRAM タイプ 8 or 16 ビット	0xFFFFFFFF	(外部メモリ7のミラー)
	0xD0000000	外部メモリ7(16MB)
	0xCFFFFFFF	
	0xC0000000	(外部メモリ7のミラー)
	0xBFFFFFFF	
	0x90000000	外部メモリ7(16MB)
	0x8FFFFFFF	
エリア15-16 (#CE15+16) SRAMタイプ 8 or 16ビット	0x80000000	(外部メモリ6のミラー)
	0x7FFFFFFF	
	0x70000000	外部メモリ6(16MB)
	0x6FFFFFFF	
	0x60000000	(外部メモリ6のミラー)
	0x5FFFFFFF	
エリア14 (#CE14/#RAS3) SRAMタイプ DRAMタイプ 8 or 16ビット	0x50000000	外部メモリ6(16MB)
	0x4FFFFFFF	
	0x40000000	外部メモリ5(16MB)
	0x3FFFFFFF	
	0x30000000	外部メモリ4(16MB)
	0x2FFFFFFF	
エリア13 (#CE13/#RAS2) SRAMタイプ DRAMタイプ 8 or 16ビット	0x20000000	外部メモリ3(16MB)
	0x1FFFFFFF	
	0x10000000	外部メモリ2(8MB)
	0x0FFFFFFF	
	0x08000000	外部メモリ1(4MB)
	0x07FFFFFF	
エリア9-10 (#CE9+10EX) SRAMタイプ バーストロムタイプ 8 or 16ビット	0x04000000	
エリア7-8 (#CE7+8) SRAM タイプ 8 or 16ビット		

CEFUNC = "10"または"11"

図4.2 外部システムメモリマップ

また、#CE4+#CE5および#CE6信号は、それぞれP30、P34端子から出力させることができます。これにより、CEFUNCを"01"、"10"、"11"に設定した場合にアクセス可能なエリアを拡大することができます。

#CE4+#CE5信号をP30端子から出力する場合:

CFP30 (P3機能選択レジスタ0x402DC•D0) = "1"

IOC30 (P3 I/O制御レジスタ0x402DE•D0) = "1"

#CE6信号をP34端子から出力する場合:

CFP34 (P3機能選択レジスタ0x402DC•D4) = "1"

IOC34 (P3 I/O制御レジスタ0x402DE•D4) = "1"

イニシャルリセット時、P30とP34端子は汎用入出力兼用ポート端子に設定されます。

なお、P30は#WAIT入力、P34は#BUSREQ入力とも共用されていますので、これらの信号を使用する場合は#CE4+#CE5、#CE6信号を出力させることはできません。

外部メモリ領域内での内蔵メモリの使用

本BCUでは、外部メモリ領域にも内蔵メモリが使用できます。

外部アクセスと内部アクセスの選択は、アクセス制御レジスタ(0x48132)のAxxIOビットで行います。

このビットに"1"を書き込むと内蔵デバイスがアクセスされ、"0"を書き込むと外部デバイスがアクセスされます。ビットは以下のように各エリアに対応しています。

A18IO (DF): エリア17, 18

A16IO (DE): エリア15, 16

A14IO (DD): エリア13, 14

A12IO (DC): エリア11, 12

A8IO (DA): エリア7, 8

A6IO (D9): エリア6

A5IO (D8): エリア4, 5

エリア専用信号

各エリアは、外部メモリインタフェースの共通制御信号以外に、エリア専用信号(アドレスストローブ#GAASおよびリード信号#GARD)でアクセス可能です。

この専用信号を使用するには、G/Aリード信号制御レジスタ(0x48138)で設定しておきます。

アドレスストローブ信号はAxxASビットで、リード信号はAxxRDビットで、エリアに対する出力を許可/禁止します。これらのビットに"1"を書き込むと対応するエリアの専用信号出力が許可され、"0"を書き込むと禁止されます(デフォルトは禁止)。ビットは以下のように各エリアに対応しています。

A18AS (DF), A18RD (D7): エリア17, 18

A16AS (DE), A16RD (D6): エリア15, 16

A14AS (DD), A14RD (D5): エリア13, 14

A12AS (DC), A12RD (D4): エリア11, 12

A8AS (DA), A8RD (D2): エリア7, 8

A6AS (D9), A6RD (D1): エリア6

A5AS (D8), A5RD (D0): エリア4, 5




図4.3 #GAAS、#GARD信号

アドレスストローブ信号とリード信号は、それぞれP21端子、P31端子から出力されます。したがって、これらの信号を使用するには、ポート機能拡張レジスタで各端子を専用信号出力に設定しておく必要があります。

アドレスストローブ信号#GAASを出力する場合:

CFEX2 (ポート機能拡張レジスタ0x402DF・D2) = "1"

リード信号#GARDを出力する場合:

CFEX3 (ポート機能拡張レジスタ0x402DF・D3) = "1"

これらの信号は前記のすべてのエリアに共通して使用されます。2つ以上のエリアを選択した場合、各エリアに対する信号が論理和されて出力されます。

エリア10

エリア10はブートアドレス(0xC00000)を含む外部メモリ領域です。このエリアは4つのブートモードをサポートし、高速内蔵ROMを使用することも可能です。

■ エリア10ブートモード

ブートモードはEA10MD[1:0]端子で設定します。

表4.6 エリア10ブートモードの選択

EA10MD[1:0]端子	エリア10ブートモード
00	内蔵ROMエミュレーションモード
01	OTP/内蔵ROMエミュレーションモード
10	内蔵ROMブートモード
11	外部ROMブートモード

内蔵ROMブートモード

CPUはエリア10に割り付けられている内蔵ROMからブートします。内蔵ROMサイズはA10IR[2:0] (エリア10-9設定レジスタ0x48126・D[E:C])で8種類(16KB~2MB)から選択できます。

このROMはアドレス0xC00000から始まり、エリア3の内蔵ROMと同様に1サイクルでの読み出しが行えます。このROMサイズを除いたエリア10の残りの領域は、外部メモリへのアクセスとなります。

内蔵ROMエミュレーションモード*

CPUは内蔵ROMをエミュレートする外部メモリからブートします。このモードでは、A10IR[2:0] (エリア10-9設定レジスタ0x48126・D[E:C])で指定されたサイズの内蔵ROMエミュレーションメモリが、内蔵ROMブートモードと同じ条件でアクセスされます。エミュレーションメモリのアクセスには#CE10INチップイネーブル信号を使用します。

*内蔵ROMエミュレーションモードは、デバッグ時のみ使用できますが、量産時は使用できません。

OTP/内蔵ROMエミュレーションモード

このモードでは、イニシャルリセット直後にIDMAのチャンネル0が起動し、外部のFlashメモリ等から高速SRAMにプログラムコードを転送します。システムはSRAMに転送されたコードによってブートします。それ以降は内蔵ROMエミュレーションモードと同様に機能します。

FlashメモリとSRAMは同一アドレスに割り付けて使用するため、Flashメモリは#CE10EX、SRAMは#CE10INのチップイネーブル信号でアクセスされます。

外部ROMブートモード

CPUは外部メモリ (ROM, Flash, SRAM等)からブートします。外部メモリは、エリア10用のBCUレジスタの設定条件に従ってアクセスされます。

■ 内蔵ROMサイズの設定

外部ROMブートモード以外のブートモードを使用する場合は、A10IR[2:0] (エリア10-9設定レジスタ0x48126・D[E:C])で内蔵ROMまたはエミュレーションメモリのサイズを指定します。

表4.7 エリア10内蔵ROMサイズ

A10IR2	A10IR1	A10IR0	ROMサイズ
0	0	0	16KB
0	0	1	32KB
0	1	0	64KB
0	1	1	128KB
1	0	0	256KB
1	0	1	512KB
1	1	0	1MB
1	1	1	2MB(デフォルト)

■ エリア10メモリマップ

図4.4にエリア10のメモリマップを示します。




図4.4 エリア10メモリマップ

エリア3

エリア3は内蔵メモリ領域でS1C33ミドルウェア用に予約されています。

この領域は、A3EEN(0x48130/DB)の設定により内蔵ROMと外部エミュレーションメモリの選択が行えます。

エミュレーションモードのシステム構成

図4.5にエミュレーションモードを使用した開発環境の例を示します。




図4.5 開発環境例

図4.6に示すように、エミュレーションメモリはノーウェイトでアクセスされます。




図4.6 エミュレーションメモリのリードタイミング

エミュレーションモードでは、専用のリード信号#EMEMRDが使用されます。

外部バス条件の設定

外部バスに接続するデバイスの種類、サイズ、ウェイトなどの条件が、制御レジスタ(0x48120～0x48130)によってエリアごとに設定できるようになっています。以下、設定可能な条件を個別に説明します。DRAMインタフェースの条件設定については、"DRAMダイレクトインタフェース"を参照してください。

バス条件を設定する制御レジスタは、コールドスタート時に初期化されます。外部デバイスの構成や仕様に合わせ、必要に応じてソフトウェアで設定し直してください。

ホットスタート時は設定した内容および端子はリセット前の状態を保持します。

デバイスタイプとデバイスサイズの設定

表4.8に各エリアに直結可能なデバイスの種類を示します。

表4.8 デバイスタイプ

エリア	SRAMタイプ	DRAMタイプ	バーストROMタイプ	制御ビット
18-15	○	×	×	なし
14	○	○	×	A14DRA(エリア14-13設定レジスタ0x48122・D8)
13	○	○	×	A13DRA(エリア14-13設定レジスタ0x48122・D7)
12, 11	○	×	×	なし
10	○	×	○	A10DRA(エリア10-9設定レジスタ0x48126・D8)
9	○	×	○	A9DRA(エリア10-9設定レジスタ0x48126・D7)
8	○	○	×	A8DRA(エリア8-7設定レジスタ0x48128・D8)
7	○	○	×	A7DRA(エリア8-7設定レジスタ0x48128・D7)
6-4	○	×	×	なし

○: 接続可能 ×: 接続不可

バーストROMまたはDRAMを接続する場合は対応する制御ビットに"1"を書き込んでください。これらの制御ビットはコールドスタート時に"0"(SRAMタイプ)に設定されます。

デバイスサイズはエリア6を除き、2エリア単位に8ビットまたは16ビットサイズに設定できます。

エリア6のみは、エリアの前半(0x300000～0x37FFFF)が8ビットデバイス用、後半(0x380000～0x3FFFFFF)が16ビットデバイス用に固定されています。

表4.9 デバイスサイズ制御ビット

エリア	制御ビット
18, 17	A18SZ(エリア18-15設定レジスタ0x48120・DE)
16, 15	A16SZ(エリア18-15設定レジスタ0x48120・D6)
14, 13	A14SZ(エリア14-13設定レジスタ0x48122・D6)
12, 11	A12SZ(エリア12-11設定レジスタ0x48124・D6)
10, 9	A10SZ(エリア10-9設定レジスタ0x48126・D6)
8, 7	A8SZ(エリア8-7設定レジスタ0x48128・D6)
5, 4	A5SZ(エリア6-4設定レジスタ0x4812A・D6)

コールドスタート時は、各エリアとも16ビットに設定されます。

8ビットデバイスを使用する場合は制御ビットに"1"を書き込んでください。

注: BCUは16ビットのバーストROMをサポートしています。したがって、エリア10またはエリア9にバーストROMを接続する場合は、デバイスサイズを8ビット(A10SZ = "1")には設定しないでください。

デバイスサイズおよびアクセスデータサイズによるバスオペレーションの違いについては、"外部メモリのバスオペレーション"を参照してください。

SRAMタイプのタイミング条件設定

SRAMタイプに設定したエリアは、ウェイトサイクルと出力ディセーブル遅延時間が設定可能です。

ウェイトサイクル数: 0～7サイクル(1サイクル単位)

出力ディセーブル遅延時間: 0.5, 1.5, 2.5, 3.5サイクル

この選択は、エリア6を除き2エリア単位に行えます。

表4.10 タイミング条件設定ビット(SRAMタイプ)

エリア	ウェイトサイクル数	出力ディセーブル遅延時間	制御レジスタ
18, 17	A18WT[2:0](D[A:8])	A18DF[1:0](D[D:C])	エリア18-15設定レジスタ(0x48120)
16, 15	A16WT[2:0](D[2:0])	A16DF[1:0](D[5:4])	エリア18-15設定レジスタ(0x48120)
14, 13	A14WT[2:0](D[2:0])	A14DF[1:0](D[5:4])	エリア14-13設定レジスタ(0x48122)
12, 11	A12WT[2:0](D[2:0])	A12DF[1:0](D[5:4])	エリア12-11設定レジスタ(0x48124)
10, 9	A10WT[2:0](D[2:0])	A10DF[1:0](D[5:4])	エリア10-9設定レジスタ(0x48126)
8, 7	A8WT[2:0](D[2:0])	A8DF[1:0](D[5:4])	エリア8-7設定レジスタ(0x48128)
6	A6WT[2:0](D[A:8])	A6DF[1:0](D[D:C])	エリア6-4設定レジスタ(0x4812A)
5, 4	A5WT[2:0](D[2:0])	A5DF[1:0](D[5:4])	エリア6-4設定レジスタ(0x4812A)

コールドスタート時、ウェイトサイクル数は7サイクルに、出力ディセーブル遅延時間は3.5サイクルに設定されます。接続するデバイスの仕様に合わせ、必要に応じてソフトウェアで設定し直してください。ホットスタート時はリセット前の設定を保持します。

■ ウェイトサイクル

各制御ビットでウェイト数を設定すると、BCUはそのエリアへのアクセス時に、設定したウェイトサイクル分バスサイクルを延長します。バスクロック周波数と外部デバイスのアクセス時間に従って設定してください。ここで設定するウェイトサイクルとは別に、#WAIT端子によっても外部からのウェイト要求を受け付けます。ソフトウェアによるウェイトサイクル数の設定は2エリアごとのため、エリア個々にウェイトサイクル数を制御したい場合や、7サイクル以上のウェイトサイクルが必要な場合は、外部ウェイト要求で対応してください。#WAIT端子はP30入出力兼用ポート端子と兼用されています。外部ウェイト要求を受け付けるためには、P3機能選択レジスタ(0x402DC)のCFP30(D0)とバスコントロールレジスタ(0x4812E)のSWAIT(D0)に"1"を書き込み(デフォルトは"0")、#WAIT端子をインエーブルに設定しておく必要があります。

バスサイクルおよびウェイトサイクル挿入時のタイミングチャートについては"外部システムインタフェースのバスサイクル"を参照してください。

ウェイトサイクル数が0に設定され、外部ウェイト要求もない場合、SRAMタイプの外部デバイスに対する基本リードサイクル(バイト/ハーフワードリード)は1サイクルです。ウェイトサイクル数を設定するとそのサイクル数が加算されますので、バスリードサイクル数は[ウェイトサイクル数+1]となります(外部ウェイトがない場合)。

一方、基本ライトサイクルは最小が2サイクルで、ウェイトサイクルを0または1サイクルに設定しても変わりません。ウェイトサイクル数を2サイクル以上に設定すると、バスサイクルが実際に延長されます。その場合のバスライトサイクル数はリードサイクル時と同様、[ウェイトサイクル数+1]となります(外部ウェイトがない場合)。

■ 出力ディセーブル遅延時間

出力ディセーブル時間の長いデバイスを接続した場合、そのデバイスに対するリードサイクルに続けて次のアクセスを開始すると、データバス上で競合が起こる場合があります(リードデバイスがデータバスをハイインピーダンスにしていなかったため)。出力ディセーブル遅延時間はこのデータバスの競合を防止するための設定で、リードサイクルと次のバスオペレーションの間に指定したサイクル数が挿入されます。

接続するデバイスの仕様を確認して設定してください。

この出力ディセーブル遅延時間の挿入は、デフォルトで以下の場合にのみ発生するようになっています。

- ・出力ディセーブル遅延時間が設定された外部デバイスからのリードサイクルの後、次がCPUによるライトサイクルの場合
- ・出力ディセーブル遅延時間が設定された外部デバイスからのリードサイクルの後、次が異なるエリア(内部デバイスも含む)からのリードサイクルの場合

逆に、以下の条件では出力ディセーブル遅延時間は挿入されません。

- ・ライトサイクル直後
- ・同じ外部デバイスからの連続リード時

バーストROMタイプのタイミング条件設定

■ ウェイトサイクル

エリア10またはエリア9にバーストROMを選択した場合、バーストリードサイクルに挿入するウェイトサイクル数を0〜3サイクルの範囲で選択することができます。選択はエリア10-9設定レジスタ(0x48126)のA10BW[1:0](D[A:9])で行います。この選択はエリア10と9に同時に適用され、エリアごとに個別に設定することはできません。コールドスタート時は0サイクルに設定されます。

バーストリードの場合でも、最初のバスオペレーションにはSRAMタイプのウェイトサイクル数の設定が有効です。(前節のA10WT[2:0]を参照)

A10BW[1:0]で設定するウェイトサイクルは、それ以降のバーストサイクルに挿入されます。

また、バーストROMを選択した場合のリードサイクルには、#WAIT端子によるウェイトサイクルは挿入できません。

バーストROMが選択された状態でそのエリアに書き込みを行った場合、SRAMタイプのライトサイクルが実行されます。その場合は、SRAMタイプのウェイトサイクル数の設定と#WAIT端子の入力が共に有効となります。

■ バーストモード

バーストモードとして8連続バーストモードまたは4連続バーストモードが選択可能です。この選択はバスコントロールレジスタ(0x4812E)のRBST8(DD)で行います。RBST8に"1"を書き込むと8連続バーストモード、"0"を書き込むと4連続バーストモードに設定されます。コールドスタート時は4連続バーストに設定されます。

バスオペレーション

メモリ上のデータ配置

S1C33 Familyのデバイスは、バイト(8ビット)、ハーフワード(16ビット)、ワード(32ビット)のデータを扱います。メモリ上のデータをアクセスする場合は、データサイズに従った境界アドレスを指定することが必要で、それ以外のアドレスを指定すると、アドレス不整例外が発生します。SP(スタックポインタ)やPC(プログラムカウンタ)の内容を書き換える命令は(スタック操作や分岐命令など)、指定アドレスが強制的に境界アドレスに変更されるため、アドレス不整例外は発生しません。アドレス不整例外の詳細については、"S1C33000 Core CPU Manual"を参照してください。

表4.11にデータタイプによるメモリ上の配置位置を示します。

表4.11 メモリ上のデータ配置	
データタイプ	配置位置
バイト	バイト境界(全アドレス)
ハーフワード	ハーフワード境界(A[0]="0")
ワード	ワード境界(A[1:0]="00")

メモリ上のハーフワードデータ、ワードデータは、デフォルトではリトルエンディアン形式でアクセスされます。アクセス制御レジスタ(0x48132)のAxxEC(D[7:0])ビットに"1"を書き込むことにより、エリアごとにビッグエンディアン形式に変更することもできます。以下にビットとエリアの対応を示します。

A18EC (D7): エリア17, 18

A16EC (D6): エリア15, 16

A14EC (D5): エリア13, 14

A12EC (D4): エリア11, 12

A10EC (D3): エリア9, 10

... ブートエリアのため、"0" (リトルエンディアン)に固定

A8EC (D2): エリア7, 8

A6EC (D1): エリア6

A5EC (D0): エリア4, 5

メモリ効率を上げるには、同種のデータを連続的に配置し、境界アドレスへの配置によってできる空白領域を極力減らしてください。

外部メモリのバスオペレーション

外部データバスは16ビットサイズです。このため、デバイスサイズと実行する命令のデータサイズによっては、表4.12に示すとおり、複数回のバスオペレーションが発生します。

表4.12 バスオペレーションの実行回数

アクセスデータ サイズ	デバイス サイズ	バスオペレー ション回数	備考
32ビット	16ビット	2回	
16ビット	16ビット	1回	
8ビット	16ビット	1回	リトルエンディアン方式: アドレスの最下位ビット(A[0])が"0"のとき、または#BSLがLのときは下位バイトをアクセス、A[0]が"1"のとき、または#BSHがLのときは上位バイトをアクセス ビッグエンディアン方式: アドレスの最下位ビット(A[0])が"0"のとき、または#BSLがLのときは上位バイトをアクセス、A[0]が"1"のとき、または#BSHがLのときは下位バイトをアクセス
32ビット	8ビット	4回	リトルエンディアン方式: 8ビットデバイスはデータバスのLSB側8ビットに接続 ビッグエンディアン方式: 8ビットデバイスはデータバスのMSB側8ビットに接続
16ビット	8ビット	2回	リトルエンディアン方式: 8ビットデバイスはデータバスのLSB側8ビットに接続 ビッグエンディアン方式: 8ビットデバイスはデータバスのMSB側8ビットに接続
8ビット	8ビット	1回	リトルエンディアン方式: 8ビットデバイスはデータバスのLSB側8ビットに接続 ビッグエンディアン方式: 8ビットデバイスはデータバスのMSB側8ビットに接続

以下、これらのバスオペレーションをA0方式の場合を例に図で示します。

BSL方式の場合は、次のように見てください。

- (1) データ読み込みの場合は下記の図と共通です。
- (2) データ書き込みでリトルエンディアンのときは、A0を#BSCに、#WRHを#BSHと置き換えて見てください。
- (3) データ書き込みでビッグエンディアンのときは、A0を#BSLに、#WRLを#BSHと置き換えて見てください。

また、メモリの接続は、図4.20を参照してください。

リトルエンディアン

ソース(汎用レジスタ)					バスオペレーション								
31	バイト3	バイト2	バイト1	バイト0	No.	A1	A0	#WRH	#WRL	15	データバス		0
		↓ 2		↓ 1	1	0	0	0	0		バイト1	バイト0	
15	A[1:0]=10		A[1:0]=00		2	1	0	0	0		バイト3	バイト2	
ディスティネーション(16ビットデバイス)													

デスティネーション(16ビットデバイス)

ビッグエンディアン

ソース(汎用レジスタ)					バスオペレーション								
31	バイト3	バイト2	バイト1	バイト0	No.	A1	A0	#WRH	#WRL	15	データバス		0
		↓ 1		↓ 2	1	0	0	0	0		バイト3	バイト2	
15	A[1:0]=00			A[1:0]=10			2	1	0	0	0	バイト1	バイト0

デスティネーション(16ビットデバイス)

図4.7 16ビットデバイスへのワードデータ書き込み

リトルエンディアン

デスティネーション(汎用レジスタ)				バスオペレーション									
31	バイト3	バイト2	バイト1	バイト0	No.	A1	A0	#WRH	#WRL	15	データバス		0
15	↑ 2		0	15	↑ 1						バイト1	バイト0	
A[1:0]=10				A[1:0]=00							バイト3	バイト2	

ソース(16ビットデバイス)

ビッグエンディアン

デスティネーション(汎用レジスタ)					バスオペレーション								
31	バイト3	バイト2	バイト1	バイト0	No.	A1	A0	#WRH	#WRL	15	データバス		0
15	↑ 1		0	15	↑ 2						バイト3	バイト2	
A[1:0]=00				A[1:0]=10							バイト1	バイト0	

ソース(16ビットデバイス)

図4.8 16ビットデバイスからのワードデータ読み込み

リトルエンディアン

ソース(汎用レジスタ)				バスオペレーション									
31	バイト3	バイト2	バイト1	バイト0	No.	A1	A0	#WRH	#WRL	15	データバス		0
					1	*	0	0	0		バイト1	バイト0	
			↓1										
			15	0									
			A[1:0]=*0										

デスティネーション(16ビットデバイス)


ビッグエンディアン

ソース(汎用レジスタ)				バスオペレーション									
31	バイト3	バイト2	バイト1	バイト0	No.	A1	A0	#WRH	#WRL	15	データバス		0
					1	*	0	0	0		バイト1	バイト0	
			↓ 1										
			15	A[1:0]=*0									

デスティネーション(16ビットデバイス)

図4.9 16ビットデバイスへのハーフワードデータ書き込み

リトルエンディアン



ビッグエンディアン





図4.10 16ビットデバイスからのハーフワードデータ読み込み

リトルエンディアン



ビッグエンディアン





図4.11 16ビットデバイスへのバイトデータ書き込み

リトルエンディアン



ビッグエンディアン





図4.12 16ビットデバイスからのバイトデータ読み込み

リトルエンディアン



(X: 未接続/未使用)

ビッグエンディアン





図4.13 8ビットデバイスへのワードデータ書き込み

リトルエンディアン




バスオペレーション

No.	A1	A0	#WRH	#WRL	15	データベース	0
1	0	0	X	1	無視	バイト0	
2	0	1	X	1	無視	バイト1	
3	1	0	X	1	無視	バイト2	
4	1	1	X	1	無視	バイト3	

(X: 未接続/未使用)

ビッグエンディアン



バスオペレーション

No.	A1	A0	#WRH	#WRL	15	データバス	0
1	0	0	1	1	バイト3	無視	
2	0	1	1	1	バイト2	無視	
3	1	0	1	1	バイト1	無視	
4	1	1	1	1	バイト0	無視	

図4.14 8ビットデバイスからのワードデータ読み込み

リトルエンディアン



バスオペレーション

No.	A1	A0	#WRH	#WRL	15	データバス	0
1	*	0	X	0	データ保持	バイト0	
2	*	1	X	0	データ保持	バイト1	

(X: 未接続/未使用)

ビッグエンディアン




バスオペレーション

No.	A1	A0	#WRH	#WRL	15	データバス	0
1	*	0	0	0	バイト1	データ保持	
2	*	1	0	0	バイト0	データ保持	

(*: 一律1または0)

図4.15 8ビットデバイスへのハーフワードデータ書き込み

リトルエンディアン




バスオペレーション

No.	A1	A0	#WRH	#WRL	15	データバス		0
1	*	0	X	1	無視	バイト0		
2	*	1	X	1	無視	バイト1		

(X: 未接続/未使用)

ビッグエンディアン




バスオペレーション

No.	A1	A0	#WRH	#WRL	15	データバス		0
1	*	0	1	1	バイト1	無視		
2	*	1	1	1	バイト0	無視		

(*: 一律1または0)

図4.16 8ビットデバイスからのハーフワードデータ読み込み

リトルエンディアン




バスオペレーション

No.	A1	A0	#WRH	#WRL	15	データバス		0
1	*	*	X	0	データ保持		バイト0	

(X: 未接続/未使用)

ビッグエンディアン




バスオペレーション

No.	A1	A0	#WRH	#WRL	15	データバス		0
1	*	*	0	1	バイト0		データ保持	

図4.17 8ビットデバイスへのバイトデータ書き込み

II コアブロック: BCU(バスコントロールユニット)

リトルエンディアン



ビッグエンディアン




図4.18 8ビットデバイスからのバイトデータ読み込み

バスクロック

バスクロックはクロックジェネレータが出力するCPUシステムクロックからBCUが生成します。
図4.19にクロック系のブロック図を示します。




図4.19 クロック系

バスクロックはCPUシステムクロック(CPU_CLK)から生成するため、以下の設定が直接バスクロックにも影響します。

1. 発振回路の選択(OSC3またはOSC1)
2. PLLの設定(OSC3_CLK x 1, x2 or x4)
3. パワーセーブ用の分周(OSC3_CLKまたはPLL_CLKの1/8、1/4、1/2または1/1)

2と3の設定は、高速(OSC3)発振回路を選択した場合に適用されます。

CPUシステムクロックの設定については、"CLG (クロックジェネレータ)"を参照してください。

スタンバイモード時の動作は次のとおりです。

HALT 基本モード: BCUおよびバスクロックは動作します。DRAMリフレッシュも可能です。

HALT2モード: BCUおよびバスクロックは停止します。

SLEEPモード: BCUおよびバスクロックは停止します。

バススピードモード

CPU - バスクロック比を#X2SPD端子で設定することができます。

#X2SPD端子がHighの場合、x1スピードモード(CPU - バスクロック比が1:1)となり、バスクロックがCPUシステムクロックと同じになります。

#X2SPD端子がLowの場合はx2スピードモード(CPU - バスクロック比が2:1)となります。

x2スピードモードでは、アクセスするメモリによりバスクロックが次のようにダイナミックに変化します。

- 外部メモリ領域をアクセスする場合、バスクロックはCPUシステムクロックの1/2となります。
- 内蔵RAM/ROM領域をアクセスする場合、バスクロックはCPUシステムクロックと同じになります。

また、エリア1(内蔵I/O領域)はx1スピードモードではCPUシステムクロック4サイクルでアクセスされますが、x2スピードモード時のアクセスサイクル数はBCLK選択レジスタ(0x4813A)のA1X1MD (D3)で次のように選択できます。

A1X1MD = "1": CPUシステムクロックの2サイクルでアクセス

A1X1MD = "0": CPUシステムクロックの4サイクルでアクセス(デフォルト)

バスクロックの外部出力

バスクロックはBCLK端子から外部にも出力されます。BCLK出力クロックはBCLK選択レジスタ(0x4813A)のBCLKSEL[1:0] (D[1:0])で4種類から選択可能です。

表4.13 BCLK出力クロックの選択

BCLKSEL1	BCLKSEL0	出力クロック
1	1	PLL_CLK (PLL出力クロック)
1	0	OSC3_CLK (OSC3発振クロック)
0	1	BCU_CLK (BCU動作クロック)
0	0	CPU_CLK (CPU動作クロック)

外部システムインタフェースのバスサイクル

以下に、SRAM接続例と基本的なバスサイクルを示します。




図4.20 SRAM接続例

SRAMタイプのリードサイクル

■ ウェイトなしの基本リードサイクル




図4.21 ウェイトなしの基本リードサイクル

■ ウェイト付のリードサイクル

例: BCU内は0ウェイト、#WAIT端子の入力で2サイクルのウェイトを挿入する場合




図4.22 ウェイト付のリードサイクル

#WAIT信号はBCLK(バスクロック)の立ち下がりエッジでサンプリングされ、インアクティブレベル(High)がサンプリングされた時点でリードサイクルを終了します。

注: #WAIT端子によるウェイトサイクルの挿入は、バス条件のデバイスタイプがSRAMタイプに設定され、かつバスコントロールレジスタ(0x4812E)のSWAIT(D0)がウェイトイネーブルに設定されている場合にのみ可能です。


例は#WAIT信号によってウェイトを挿入した場合のリードサイクルですが、ウェイトコントロールビットによっても0～7サイクルのウェイトを挿入することができます。ウェイトコントロールビットの設定と#WAIT信号を併用することも可能です。その場合も#WAIT信号はBCLKの各立ち下がりエッジでサンプリングされます。ただし、ウェイトコントロールビットによるウェイトサイクル終了前に#WAIT信号がインアクティブになっても、その時点ではリードサイクルを終了しません。

■ 注意事項

#RD信号の立ち上がりに対する#CEとアドレスのホールド時間

本BCUのリードサイクルでは、#RD信号立ち上がり、チップイネーブル信号(#CE_{xx})の立ち上がり、およびアドレス(A[23:0])の切り換えが同じクロックエッジで発生します。チップイネーブル信号とアドレス信号にはホールド時間が設けられていません。これは、出力ディセーブル遅延時間を挿入した場合でも同様です。

したがって、リード動作によって内部情報が変化する周辺回路をバスに接続する場合は、意図的にアドレスとチップイネーブル信号に遅延を設けるような工夫が必要です。



ハザード発生。
このハザードによって、次のエリアへの
誤ったRD動作が発生してしまう。

図4.23 問題の発生するケース

出力ディセーブルサイクル

出力ディセーブルサイクル(出力ディセーブル遅延時間で設定)が挿入されると、次のリードサイクルとの間隔を空けることができます。これによって、遅いデバイスをバスに接続することが可能になります。

ただし、同じチップイネーブルでアクセスする領域を連続してリードした場合、出力ディセーブルサイクルは挿入されませんので注意が必要です。

バスタイミング

リードサイクルにおいて、#RD信号の立ち上がりと、チップイネーブル信号(#CE4～#CE10)とアドレス(A23～A0)の切り換わりは、同じクロックエッジで変化します。

このタイミングは、たとえバスコントローラで出力ディセーブルサイクルを長く設定しても同じであり、同時に切り換わってしまいます。

従って、リード動作によって、内部情報が変化するI/O周辺回路をC33のバスに接続するときは、アドレス、チップイネーブル信号に遅延を意図的につけるなどの工夫が必要です。

出力ディセーブルサイクルは、通常リードサイクルと次のリードサイクルの間を空けます。しかし、同じチップイネーブルの出力するメモリエリアで連続リードのとき、この出力ディセーブルサイクルは入りませんので、注意してください。

SRAMタイプのライトサイクル

■ ウェイトなしの基本ライトサイクル




図4.24 ウェイトなしのハーフワードライトサイクル




図4.25 ウェイトなしのバイトライトサイクル(A0方式, リトルエンディアン)




図4.26 ウェイトなしのバイトライトサイクル(#BSL方式, リトルエンディアン)

■ ウェイト付のライトサイクル

例: BCU内は0ウェイト、#WAIT端子の入力で1サイクルのウェイトを挿入する場合




図4.27 ウェイト付のハーフワードライトサイクル

#WAIT信号はBCLK(バスクロック)の立ち下がりエッジでサンプリングされ、インアクティブレベル(High)がサンプリングされたサイクルの次のサイクルでライトサイクルを終了します。

注: #WAIT端子によるウェイトサイクルの挿入は、バス条件のデバイスタイプがSRAMタイプに設定され、かつバスコントロールレジスタ(0x4812E)のSWAIT(D0)がウェイトイネーブルに設定されている場合にのみ可能です。

上記例は#WAIT信号によってウェイトを挿入した場合のライトサイクルですが、ウェイトコントロールビットによっても2～7サイクルのウェイトを挿入することができます。ウェイトコントロールビットの設定と#WAIT信号を併用することも可能です。その場合も#WAIT信号はBCLKの各立ち下がりエッジでサンプリングされます。ただし、ウェイトコントロールビットによるウェイトサイクル終了前に#WAIT信号がインアクティブになっても、その時点ではライトサイクルを終了しません。

注: 基本ライトサイクルは最小が2サイクルで、ウェイトコントロールビットによってウェイトサイクルを0または1サイクルに設定しても変わりません。ウェイトサイクル数を2サイクル以上に設定すると、バスサイクルが実際に延長されます。その場合のバスライトサイクル数はリードサイクル時と同様、[ウェイトサイクル数+1]となります(外部ウェイトがない場合)。

バーストROMのリードサイクル

■ バーストリードサイクル

例: 4連続バースト、最初のアクセスが2ウェイトに設定されている場合




図4.28 バーストリードサイクル

バーストリードサイクルは、エリア10またはエリア9がバーストROMに設定され、そのエリアに対して以下のいずれかのアクセスが行われた場合に発生します。

1) 命令のフェッチ

連続するアドレスからの命令フェッチが

A[2:1]="11"となるまで(4連続バーストの場合)

A[3:1]="111"となるまで(8連続バーストの場合)

バーストリードサイクルとなります。

2) ワード(32ビット)データの読み出し

注: バーストROMとしては、16ビット出力タイプをサポートしています。デバイスサイズは16ビットに設定してください。

■ バーストリード時のウェイトサイクル

最初のバスオペレーションには、通常のSRAMタイプと同じエリア10-9設定レジスタ(0x48126)のA10WT[2:0](D[2:0])で、0~7サイクルのウェイトを挿入することができます。続くバーストサイクルに挿入するウェイトサイクルは、同レジスタのバーストリード専用ウェイト制御ビットA10BW[1:0]で0~3サイクルの範囲で指定可能です。

なお、バーストリードサイクルには、#WAIT端子によるウェイトサイクルは挿入できません。

■ バーストROMエリアへのライトサイクル

エリア10またはエリア9がバーストROMに設定されている場合にこのエリアに対して書き込みを行うと、SRAMタイプのライトサイクルを実行します。この場合、#WAIT端子によるウェイトサイクルの挿入も有効です。

DRAMダイレクトインタフェース

DRAMインタフェースの概要

本BCUはDRAMダイレクトインタフェースを内蔵しており、エリア8と7またはエリア14と13には直接DRAMを接続することができます。インタフェース方式としては2CAS方式に対応し、カラムアドレスは8～11ビットに設定可能です。また、ランダムサイクルのほかに、高速ページモードまたはEDOページモード(EDOタイプDRAMを直結可能)もサポートします。リフレッシュ方式(CASビフォアRASリフレッシュ、セルフリフレッシュ)やタイミング条件(RAS/CASサイクル数、プリチャージサイクル数等)も制御レジスタでプログラム可能です。

エリア8と7またはエリア14と13のどちらの領域を使用するかについては、DRAMタイミング設定レジスタ(0x48130)のCEFUNC(D9)によるチップイネーブルの設定で決まります。

CEFUNC = "00": エリア8と7にDRAMを接続可能(デフォルト)

#CE8と#CE7はそれぞれ#RAS0、#RAS1として機能します。

CEFUNC = "00"以外: エリア14と13にDRAMを接続可能

#CE14と#CE13はそれぞれ#RAS2、#RAS3として機能します。

DRAMの接続例を図4.29に、接続可能なDRAMの例を表4.14および表4.15に示します。




図4.29 DRAM接続例

表4.14 使用可能なDRAMの例

DRAM	使用個数	Rowビット数	Columnビット数	メモリ容量
1M (64K x 16)	1	8	8	128Kバイト
4M (256K x 16)	1	9	9	512Kバイト
16M (1M x 16)	1	12	8	2Mバイト

表4.15 DRAM構成例 (エリア7と8のみ)

	エリア7	エリア8	合計メモリ容量
1	I/O	DRAM (1M)	1Mビット (128Kバイト)
2	I/O	DRAM (4M)	4Mビット (512Kバイト)
3	I/O	DRAM (16M)	16Mビット (2Mバイト)
4	DRAM (1M)	DRAM (1M)	2Mビット (256Kバイト)
5	DRAM (4M)	DRAM (4M)	8Mビット (1Mバイト)
6	DRAM (16M)	DRAM (16M)	32Mビット (4Mバイト)

DRAMタイプの条件設定

DRAMインタフェースは、以下の条件が選択できるようになっています。DRAMはエリア8と7またはエリア14と13で使用可能ですが、これらの条件は4つのエリアすべてに適用され、個別に設定することはできません。

表4.16 DRAMインタフェースの設定項目

設定項目	選択内容	初期設定	制御ビット
ページモード	EDOページモードまたは高速ページモード	高速ページモード	REDO(バスコントロールレジスタ0x4812E・DC)
RASモード	連続RASモードまたは通常モード	通常モード	CRAS(DRAMタイミング設定レジスタ0x48130・D8)
カラムアドレスサイズ	8, 9, 10, 11ビット	8ビット	RCA[1:0](バスコントロールレジスタ0x4812E・D[B:A])
リフレッシュイネーブル	イネーブルまたはディセーブル	ディセーブル	RPC2(バスコントロールレジスタ0x4812E・D9)
リフレッシュ方式	セルフリフレッシュまたはCASビフォアRASリフレッシュ	CBR リフレッシュ	RPC1(バスコントロールレジスタ0x4812E・D8)
リフレッシュRPCディレイ	2.0または1.0	1.0	RPC0(バスコントロールレジスタ0x4812E・D7)
リフレッシュRASパルス幅	2, 3, 4, 5サイクル	2サイクル	RRA[1:0](バスコントロールレジスタ0x4812E・D[6:5])
RASプリチャージサイクル数	1, 2, 3, 4サイクル	1サイクル	RPRC[1:0](DRAMタイミング設定レジスタ0x48130・D[7:6])
CASサイクルコントロール	1, 2, 3, 4サイクル	1サイクル	CASC[1:0](DRAMタイミング設定レジスタ0x48130・D[4:3])
RASサイクルコントロール	1, 2, 3, 4サイクル	1サイクル	RASC[1:0](DRAMタイミング設定レジスタ0x48130・D[1:0])

■ ページモード

本DRAMインタフェースにはEDO DRAMを直結可能です。このため、高速ページモード以外にもEDOページモードもサポートしています。

使用するDRAMに合わせ、REDOで選択してください。

REDO = "1": EDOページモード

REDO = "0": 高速ページモード(デフォルト)

■ 連続RASモード

DRAMアクセスの速度が要求されるアプリケーションのために、本DRAMインタフェースは連続RASモードをサポートしています。連続RASモードは、CPUまたはDMAからのアクセス要求がDRAMに対して連続しない場合でも、プリチャージサイクルを挿入せず、#RAS信号をLowレベルにしたまま動作を継続します。したがって、前回のDRAMアクセスと同じページ(ローアドレス)をアクセスする場合はページモードが継続するため、高速なリード/ライトが可能です。

ただし、AC特性を保証するため、ページモードのアクセス開始時と終了時にはそれぞれ1サイクルのアイドルサイクルが挿入されます。

連続RASモードの設定はCRASで行います。

CRAS = "1": 連続RASモード

CRAS = "0": 通常モード(デフォルト)

連続RASモードを中断する要因は以下のとおりです。

- ・リフレッシュサイクルの発生
- ・外部バスマスタのバスリクエスト
- ・DRAMタイプのメモリへのリクエストで、デバイスとページが一致しない場合
- ・slp、halt命令の実行

連続RASモードが中断されると、次のバスサイクルを開始する前にプリチャージサイクルが挿入されます。

注: 連続RASモードを使用する場合は、必ずリード信号に#DRD、下位バイト用のライト信号に#DWEを使用してください。

■ カラムアドレスサイズ

DRAMへのアクセス時は、アドレスをロー(行)アドレスおよびカラム(列)アドレスに分割して出力されます。

このカラムアドレスのサイズをRCAで選択します。

表4.17 カラムアドレスサイズ

RCA1	RCA0	カラムアドレスサイズ
1	1	11
1	0	10
0	1	9
0	0	8

イニシャルリセット時の初期設定は8ビットです。使用するDRAMのアドレス入力端子数に合わせて選択してください。

#RAS信号の立ち下がりに同期して出力されるローアドレスは、CPU内部の28ビットアドレスをカラムアドレスサイズ分右方向に論理シフトした値です。シフトの際、上位ビットには"1"が入ります。カラムアドレスは#CAS信号の立ち下がりに同期してアドレスバスに出力されます。これにはCPU内部の28ビットアドレスがそのまま使用されます。

ローアドレスの出力内容を図4.30に示します。

28ビットCPU内部アドレス

27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

(1) カラムアドレスを8ビットに設定した場合のローアドレス

T	T	T	T	T	T	T	T	T	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8

(2) カラムアドレスを9ビットに設定した場合のローアドレス

T	T	T	T	T	T	T	T	T	T	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9

(3) カラムアドレスを10ビットに設定した場合のローアドレス

T	T	T	T	T	T	T	T	T	T	T	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10

(4) カラムアドレスを11ビットに設定した場合のローアドレス

T	T	T	T	T	T	T	T	T	T	T	T	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11

T = "1"、0~27: CPU内部アドレスのビット番号

図4.30 ロー・カラムアドレスのマッピング例

■ リフレッシュイネーブル

内蔵のリフレッシュ機能をRPC2でイネーブル/ディセーブルに設定します。

RPC2 = "1": イネーブル

RPC2 = "0": ディセーブル(デフォルト)

リフレッシュ方式をRPC1で選択後、RPC2に"1"を書き込んでください。

■ リフレッシュ方式

本DRAMインタフェースは、CASビフォアRASリフレッシュサイクルとセルフリフレッシュサイクルをサポートしています。使用する方式をRPC1で選択してください。

RPC1 = "1": セルフリフレッシュ

RPC1 = "0": CASビフォアRASリフレッシュ

CASビフォアRASリフレッシュサイクルの発生周期は8ビットプログラマブルタイマ0のアンダーフロー信号で決まります。したがって、CASビフォアRASリフレッシュサイクルを実行する場合は、8ビットプログラマブルタイマ0に必要なアンダーフロー周期が得られるように設定しておくことが必要です。この方式を選択しRPC2をイネーブルに設定すると、8ビットプログラマブルタイマ0のアンダーフロー出力信号の周期でリフレッシュサイクルが生成されます。

セルフリフレッシュは、RPC1に"1"を設定した状態でRPC2に"1"を書き込むことにより開始し、RPC1またはRPC2への"0"書き込みによって終了します。

II コアブロック: BCU(バスコントロールユニット)

RPC2が"1"(リフレッシュイネーブル)の場合にRPC1を切り換えると不要なセルフリフレッシュを発生させることになりますので、リフレッシュ方式の選択はRPC2を"0"(リフレッシュディセーブル)に設定して行ってください。

■ リフレッシュRPCディレイ

リフレッシュサイクルのRPCディレイの値(直前のプリチャージから#CASを立ち下げるまでの遅延時間)をRPC0で設定します。

RPC0 = "1": 2サイクル

RPC0 = "0": 1サイクル

■ リフレッシュRASパルス幅

CASビフォアRASリフレッシュサイクルの#RASパルス幅をRRAで設定します。

表4.18 リフレッシュRASパルス幅

RRA1	RRA0	パルス幅
1	1	5サイクル
1	0	4サイクル
0	1	3サイクル
0	0	2サイクル

イニシャルリセット時の初期設定は2サイクルです。

■ RASプリチャージサイクル数

プリチャージのサイクル数をRPRCで選択します。

表4.19 RASプリチャージサイクル数

RPRC1	RPRC0	サイクル数
1	1	4サイクル
1	0	3サイクル
0	1	2サイクル
0	0	1サイクル

イニシャルリセット時の初期設定は1サイクルです。

■ CASサイクルコントロール

DRAMアクセス時のCASサイクル数をCASCで選択します。

表4.20 CASサイクル数

CASC1	CASC0	CASサイクル数
1	1	4サイクル
1	0	3サイクル
0	1	2サイクル
0	0	1サイクル

イニシャルリセット時の初期設定は1サイクルです。

■ RASサイクルコントロール

DRAMアクセス時のRASサイクル数をRASCで選択します。

表4.21 RASサイクル数

RASC1	RASC0	RASサイクル数
1	1	4サイクル
1	0	3サイクル
0	1	2サイクル
0	0	1サイクル

イニシャルリセット時の初期設定は1サイクルです。

DRAMリード/ライトサイクル

以下に、DRAMの基本的なバスサイクルを示します。

DRAMインタフェースでは、#WAIT端子によってウェイトサイクルを挿入することはできません。

■ DRAMランダムリードサイクル

例: RAS: 1サイクル、CAS: 2サイクル、プリチャージ: 1サイクル




図4.31 DRAMランダムリードサイクル

■ DRAMリードサイクル (高速ページモード)

例: RAS: 1サイクル、CAS: 2サイクル、プリチャージ: 1サイクル




図4.32 DRAMリードサイクル (高速ページモード)

■ DRAMリードサイクル (EDOページモード)

例: RAS: 1サイクル、CAS: 2サイクル、プリチャージ: 1サイクル




図4.33 DRAMリードサイクル (EDOページモード)

EDOページモードの読み込みタイミングは、高速ページモードよりも0.5サイクル後ろになります。

■ DRAMランダムライトサイクル

例: RAS: 1サイクル、CAS: 2サイクル、プリチャージ: 1サイクル




図4.34 2CAS方式DRAMランダムライトサイクル

■ DRAMライトサイクル (高速ページモードまたはEDOページモード)

例: RAS: 1サイクル、CAS: 2サイクル、プリチャージ: 1サイクル、ワード書き込み例




図4.35 DRAMワードライトサイクル (高速ページモードまたはEDOページモード)

例: RAS: 1サイクル、CAS: 2サイクル、プリチャージ: 1サイクル

バイト書き込み例(リトルエンディアン)




図4.36 DRAMバイトライトサイクル (高速ページモードまたはEDOページモード)

■ 連続RASモードの動作

例: RAS: 2サイクル、CAS: 1サイクル、プリチャージ: 2サイクル




図4.37 連続RASモードの動作

- (1) DRAM領域へのアクセスは、最初に通常のRASサイクルが実行されます。
- (2) ページモードの途中で同じDRAMに対するアクセスが中断した場合は、#RASxをアサートしたまま他のデバイスをアクセスします。このとき、#DRD/#DWEを一旦インアクティブにするデアサートサイクルが他のデバイスへのアクセス前に挿入されます。
- (3) (2)の後で(1)と同じDRAMの同ページに対するアクセス要求があった場合、#DRD/#DWEをアサートしてページモードの動作を再開します。
- (4) プリチャージサイクルは、ページモードを中断するような以下の条件が発生した場合に実行されます。
 - ・異なるDRAMへのアクセス要求
 - ・同じDRAMの他のページへのアクセス要求
 - ・DRAM以外のデバイスへのアクセス要求
 - ・CASビフォアRASリフレッシュ要求
 - ・外部バスマスタによるバス解放要求

注: 連続RASモードを使用する場合は、必ずリード信号に#DRD、下位バイト用のライト信号に#DWEを使用してください。

DRAMリフレッシュサイクル

本DRAMインタフェースは、CASビフォアRASリフレッシュサイクルとセルフリフレッシュサイクルをサポートしています。

■ CASビフォアRASリフレッシュサイクル

CASビフォアRASリフレッシュを行う場合はRPC1を"0"に設定した状態で、RPC2に"1"を書き込んでDRAMリフレッシュ機能をイネーブルに設定します。それ以降、BCUは8ビットプログラマブルタイマ0が出力するアンダーフロー信号を入力し、それをトリガとしてCASビフォアRASリフレッシュサイクルを実行します。このため、プリスケアラと8ビットプログラマブルタイマ0によって、リフレッシュの発生周期をプログラマブルに設定することができます。

プリスケアラと8ビットプログラマブルタイマの制御方法については"プリスケアラ"および"8ビットプログラマブルタイマ"を参照してください。

例: RPCディレイ: 1サイクル、リフレッシュRASパルス幅: 2サイクル、プリチャージ: 1サイクル




図4.38 CASビフォアRASリフレッシュ

リフレッシュサイクル終了時の#HCAS/#LCAS信号の立ち上がりタイミングは、#RAS立ち上がりの0.5サイクル前です。したがって、#HCAS/#LCASのパルス幅はRRAで設定したリフレッシュRASパルス幅で決まります。

リフレッシュサイクル後のプリチャージサイクル数には、RPCで設定した値がランダムサイクルやページモードのアクセスと共通に使用されます。

■ セルフリフレッシュ

セルフリフレッシュ機能を備えたDRAMに対応するため、本BCUにはセルフリフレッシュサイクルを生成する機能もあります。

セルフリフレッシュを開始するには、RPC1を"1"に設定した上でRPC2に"1"を書き込みます。一方、セルフリフレッシュを解除するには、RPC1またはRPC2に"0"を書き込みます。

例: RPCディレイ: 1サイクル




図4.39 セルフリフレッシュ

セルフリフレッシュの場合も、RPCディレイはCASビフォアRASリフレッシュと同じRPC0の設定で決まります。

リフレッシュRASパルス幅はソフトウェアによる解除のタイミングで決まり、RRAの設定内容は影響しません。

また、セルフリフレッシュ終了時の#RASと#HCAS/#LCASは同時に立ち上がり、その後のプリチャージは6サイクルに固定されています。

通常、DRAMの仕様書にはセルフリフレッシュサイクル前後の一定時間内に、すべてのローアドレスについてリフレッシュを実行するように規定されています。これについては、CASビフォアRASリフレッシュを実行するようにプログラムで対応してください。この場合、既定時間内にすべてのローアドレスに対してリフレッシュを実行するように、8ビットプログラマブルタイマ0を設定してください。

注: セルフリフレッシュ中のDRAMに対してリード/ライトを行うと、BCUは#RASと#HCAS/#LCASをLowレベルに保ったまま、リード/ライトサイクルを実行します。#RAS、#HCAS/#LCAS以外のバス信号(アドレス、データ、制御信号)は設定された条件で変化します。これは、DRAMに対する不正なアクセスとなりますので、セルフリフレッシュ中のDRAMはリード/ライトしないでください。

外部バスの解放

外部バスは、通常CPUの管理下に置かれていますが、バス権を外部に解放することが可能となっています。この機能はバスコントロールレジスタ(0x4812E)のSEMAS(D2)に"1"を書き込むことにより有効となります(初期設定は無効)。また、この制御には、#BUSREQ(P34)端子と#BUSACK(P35)端子を使用します。P34およびP35端子を#BUSREQ入力と#BUSACK出力に設定するにはP3機能選択レジスタ(0x402DC[Byte])のCFP34(D4)とCFP35(D5)に"1"を書き込んでください。

■ バス権解放シーケンス

バス権解放のシーケンスは次のとおりです。

1. バス権を要求する外部バスマスタデバイスは、#BUSREQ端子をLowレベルにします。
2. CPUは常に#BUSREQ端子の状態を監視しており、端子がLowレベルになると実行中のバスサイクルを終了し、その1サイクル後に以下の信号をハイインピーダンスにします。
A[23:0], D[15:0], #RD, #WRL, #WRH, #HCAS, #LCAS, #CE_{xx}
さらに#BUSACK端子をLowレベルにしてバス権を解放したことを、外部デバイスに知らせます。
3. 1サイクル後、外部バスマスタは自らのバスサイクルを開始します。外部バスマスタはバスサイクルを終了するまで#BUSREQ端子をLowに固定しておく必要があります。
4. 外部バスマスタは必要なバスサイクルを終了後、バスをハイインピーダンスにしてから#BUSREQ端子をHighレベルに戻します。
5. CPUは#BUSREQ端子のHighレベルを確認すると、その1サイクル後に#BUSACK端子をHighレベルにし、中断していた処理を再開します。




図4.40 外部バス解放タイミング

内蔵のDMAコントローラによるDMA転送中にバス権要求が発生した場合は、実行中のDMA転送をデータの区切りで中断してバス権要求を受け付けます。中断したDMA転送はCPUにバス権が戻った時点で再開します。

■ バス権解放中のDRAMリフレッシュ

DRAMを直結したシステムの場合、バス権解放中にリフレッシュ要求が発生する可能性があります。これについては、以下の方法で対処してください。

・ 8ビットプログラマブルタイマ0の出力信号をモニタ

8ビットプログラマブルタイマ0のアンダーフロー信号(DRAMリフレッシュ要求)は、P10入出力兼用ポート端子から出力させることができます。

外部バスマスタでこの出力をモニタし、リフレッシュ要求が発生した場合は#BUSREQをHighに戻してバス権要求を取り下げてください。

バス権がCPUに戻った時点でDRAMリフレッシュサイクルを開始します。

P10端子を8ビットプログラマブルタイマ0のアンダーフロー信号出力に設定するにはP1機能選択レジスタ(0x402D4[Byte])のCFP10(D0)とP1 I/O制御レジスタ(0x402D6[Byte])のIOC10(D0)に"1"を書き込んでください。また、アンダーフロー信号を外部出力するには、8bitタイマ0制御レジスタ(0x40160[Byte])のPTOUT0(D2)に"1"を書き込みます。出力制御の詳細については、"8ビットプログラマブルタイマ"を参照してください。

・ #BUSGET信号のモニタ

P31入出力兼用ポート端子からは#BUSGET信号を出力させることができます。

#BUSGET信号は以下の信号の論理和をとった内容です。

1. DRAMリフレッシュ要求信号(8ビットプログラマブルタイマ0出力)
2. 割り込みコントローラからCPUへの割り込み要求信号
3. 割り込みコントローラからIDMAへの起動要求信号

外部バスマスタでこの信号をモニタし、#BUSGET信号がアクティブになった場合は#BUSREQをHighに戻してバス権要求を取り下げてください。

#BUSGET信号でリフレッシュ要求のみをモニタする場合は、割り込みコントローラを割り込み要求やIDMA起動要求が発生しないように設定してください。

P31端子を#BUSGET信号出力に設定するにはポート機能拡張レジスタ(0x402DF[Byte])のCFEX3(D3)に"1"を書き込んでください。

外部デバイスによるパワーダウン制御

前述のバス権解放要求に加え、#BUSREQ信号を使用してCPUをHALT状態に設定することができます。これにより、外部バスマスタによるバスオペレーション中にCPUを停止して消費電流を低減させることができます。

この機能は、バスコントロールレジスタ(0x4812E)のSEPD(D1)に"1"を書き込むことによって有効となります。

SEPDが"1"の場合に#BUSREQ端子がLowレベルになると、CPUとBCUは動作を停止しHALT状態となります。このHALT状態は内蔵周辺回路の割り込みによっては解除されず、#BUSREQ端子がHighに戻るまで続きます。通常の#BUSREQによるバス解放状態とは異なり、アドレスバスやバス制御信号はハイインピーダンスとはなりません。

このHALT状態で発生するDRAMリフレッシュ要求については、前節で説明した方法で対応してください。

BCUのI/Oメモリ

表4.22に外部システムインタフェースの制御ビットを示します。これらのI/Oメモリは内蔵16ビット周辺回路用の領域(0x48000以降)に割り付けられています。ただし、ハーフワード以外(バイトまたはワード)でもアクセス可能です。

出力・入出力兼用ポートに割り当てられた外部システムインタフェース用端子の制御ビット、およびDRAMリフレッシュサイクル生成のための8ビットプログラマブルタイマ0の制御方法については、それぞれの章を参照してください。

表4.22 外部システムインタフェースの制御ビット

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
エリア18-15 設定レジスタ	0048120 (HW)	DF	—	reserved	—	—	—	読み出し時: 0
		DE	A18SZ	エリア18-17デバイスサイズ選択	1 8ビット 0 16ビット	0	R/W	
		DD	A18DF1	エリア18-17	A18DF[1:0]	1	R/W	
		DC	A18DF0	出力ディセーブル遅延時間	1 1 3.5 1 0 2.5 0 1 1.5 0 0 0.5	1		
		DB	—	reserved	—	—	—	読み出し時: 0
		DA	A18WT2	エリア18-17ウェイト制御	A18WT[2:0]	1	R/W	
		D9	A18WT1		1 1 1 7 1 1 0 6 1 0 1 5 1 0 0 4 0 1 1 3 0 1 0 2 0 0 1 1 0 0 0 0	1 1 1		
		D8	A18WT0					
		D7	—	reserved	—	—	—	読み出し時: 0
		D6	A16SZ	エリア16-15デバイスサイズ選択	1 8ビット 0 16ビット	0	R/W	
		D5	A16DF1	エリア16-15	A16DF[1:0]	1	R/W	
		D4	A16DF0	出力ディセーブル遅延時間	1 1 3.5 1 0 2.5 0 1 1.5 0 0 0.5	1		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	A16WT2	エリア16-15ウェイト制御	A16WT[2:0]	1	R/W	
		D1	A16WT1		1 1 1 7 1 1 0 6 1 0 1 5 1 0 0 4 0 1 1 3 0 1 0 2 0 0 1 1 0 0 0 0	1 1		
		D0	A16WT0					
エリア14-13 設定レジスタ	0048122 (HW)	DF-9	—	reserved	—	—	—	読み出し時: 0
		D8	A14DRA	エリア14 DRAM選択	1 使用 0 未使用	0	R/W	
		D7	A13DRA	エリア13 DRAM選択	1 使用 0 未使用	0	R/W	
		D6	A14SZ	エリア14-13デバイスサイズ選択	1 8ビット 0 16ビット	0	R/W	
		D5	A14DF1	エリア14-13	A14DF[1:0]	1	R/W	
		D4	A14DF0	出力ディセーブル遅延時間	1 1 3.5 1 0 2.5 0 1 1.5 0 0 0.5	1		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	A14WT2	エリア14-13ウェイト制御	A14WT[2:0]	1	R/W	
		D1	A14WT1		1 1 1 7 1 1 0 6 1 0 1 5 1 0 0 4 0 1 1 3 0 1 0 2 0 0 1 1 0 0 0 0	1 1		
		D0	A14WT0					

II コアブロック: BCU(バスコントロールユニット)

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
エリア12-11 設定レジスタ	0048124 (HW)	DF-7	-	reserved	-	-	-	読み出し時: 0
		D6	A12SZ	エリア12-11デバイスサイズ選択	1 8ビット 0 16ビット	0	R/W	
		D5	A12DF1	エリア12-11 出力ディセーブル遅延時間	A18DF[1:0]	サイクル数	1	R/W
		D4	A12DF0		1 1	3.5	1	
					1 0	2.5		
					0 1	1.5		
					0 0	0.5		
		D3	-	reserved	-	-	-	読み出し時: 0
		D2	A12WT2	エリア12-11ウェイト制御	A18WT[2:0]	ウェイト数	1	R/W
		D1	A12WT1		1 1 1	7	1	
		D0	A12WT0		1 1 0	6	1	
					1 0 1	5		
					1 0 0	4		
					0 1 1	3		
					0 1 0	2		
					0 0 1	1		
					0 0 0	0		
エリア10-9 設定レジスタ	0048126 (HW)	DF	-	reserved	-	-	-	読み出し時: 0
		DE	A10IR2	エリア10内蔵ROM容量選択	A10IR[2:0]	ROM容量	1	R/W
		DD	A10IR1		1 1 1	2MB	1	
		DC	A10IR0		1 1 0	1MB	1	
					1 0 1	512KB		
					1 0 0	256KB		
					0 1 1	128KB		
					0 1 0	64KB		
					0 0 1	32KB		
					0 0 0	16KB		
		DB	-	reserved	-	-	-	読み出し時: 0
		DA	A10BW1	エリア10-9 バーストROM バーストリードサイクルウェイト 制御	A10BW[1:0]	ウェイト数	0	R/W
		D9	A10BW0		1 1	3	0	
					1 0	2		
					0 1	1		
					0 0	0		
		D8	A10DRA	エリア10バーストROM選択	1 使用	0 未使用	0	R/W
		D7	A9DRA	エリア9バーストROM選択	1 使用	0 未使用	0	R/W
		D6	A10SZ	エリア10-9デバイスサイズ選択	1 8ビット 0 16ビット		0	R/W
		D5	A10DF1	エリア10-9 出力ディセーブル遅延時間	A10DF[1:0]	サイクル数	1	R/W
		D4	A10DF0		1 1	3.5	1	
					1 0	2.5		
					0 1	1.5		
					0 0	0.5		
		D3	-	reserved	-	-	-	読み出し時: 0
		D2	A10WT2	エリア10-9ウェイト制御	A10WT[2:0]	ウェイト数	1	R/W
		D1	A10WT1		1 1 1	7	1	
		D0	A10WT0		1 1 0	6	1	
					1 0 1	5		
					1 0 0	4		
					0 1 1	3		
					0 1 0	2		
					0 0 1	1		
					0 0 0	0		
エリア8-7 設定レジスタ	0048128 (HW)	DF-9	-	reserved	-	-	-	読み出し時: 0
		D8	A8DRA	エリア8 DRAM選択	1 使用	0 未使用	0	R/W
		D7	A7DRA	エリア7 DRAM選択	1 使用	0 未使用	0	R/W
		D6	A8SZ	エリア8-7デバイスサイズ選択	1 8ビット 0 16ビット		0	R/W
		D5	A8DF1	エリア8-7 出力ディセーブル遅延時間	A8DF[1:0]	サイクル数	1	R/W
		D4	A8DF0		1 1	3.5	1	
					1 0	2.5		
					0 1	1.5		
					0 0	0.5		
		D3	-	reserved	-	-	-	読み出し時: 0
		D2	A8WT2	エリア8-7ウェイト制御	A8WT[2:0]	ウェイト数	1	R/W
		D1	A8WT1		1 1 1	7	1	
		D0	A8WT0		1 1 0	6	1	
					1 0 1	5		
					1 0 0	4		
					0 1 1	3		
					0 1 0	2		
					0 0 1	1		
					0 0 0	0		

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
エリア6-4 設定レジスタ	004812A (HW)	DF-E	-	reserved	-	-	-	読み出し時: 0
		DD	A6DF1	エリア6	A6DF[1:0]	サイクル数	1	R/W
		DC	A6DF0	出力ディセーブル遅延時間	1 1	3.5	1	
					1 0	2.5		
					0 1	1.5		
					0 0	0.5		
		DB	-	reserved	-	-	-	読み出し時: 0
		DA	A6WT2	エリア6ウェイト制御	A6WT[2:0]	ウェイト数	1	R/W
		D9	A6WT1		1 1 1	7	1	
		D8	A6WT0		1 1 0	6	1	
					1 0 1	5		
					1 0 0	4		
					0 1 1	3		
					0 1 0	2		
バスコントロール レジスタ	004812E (HW)	D7	-	reserved	-	-	-	読み出し時: 0
		D6	A5SZ	エリア5-4デバイスサイズ選択	1 8ビット	0 16ビット	0	R/W
		D5	A5DF1	エリア5-4	A5DF[1:0]	サイクル数	1	R/W
		D4	A5DF0	出力ディセーブル遅延時間	1 1	3.5	1	
					1 0	2.5		
					0 1	1.5		
					0 0	0.5		
		D3	-	reserved	-	-	-	読み出し時: 0
		D2	A5WT2	エリア5-4ウェイト制御	A5WT[2:0]	ウェイト数	1	R/W
		D1	A5WT1		1 1 1	7	1	
		D0	A5WT0		1 1 0	6	1	
					1 0 1	5		
					1 0 0	4		
					0 1 1	3		
バスコントロール レジスタ	004812E (HW)	DF	RBCLK	BCLK出力イネーブル	1 H 固定	0 イネーブル	0	R/W
		DE	-	reserved	-	-	0	-
		DD	RBST8	バーストROMバーストモード選択	1 8連続	0 4連続	0	R/W
		DC	REDO	DRAMページモード選択	1 EDO	0 高速ページ	0	R/W
		DB	RCA1	カラムアドレスサイズ選択	RCA[1:0]	サイズ	0	R/W
		DA	RCA0		1 1	11	0	
					1 0	10		
					0 1	9		
					0 0	8		
		D9	RPC2	リフレッシュイネーブル	1 イネーブル	0 ディセーブル	0	R/W
		D8	RPC1	リフレッシュ方式選択	1 セルフ	0 CBR	0	R/W
		D7	RPC0	リフレッシュRPCディレイ	1 2.0	0 1.0	0	R/W
		D6	RRA1	リフレッシュ	RRA[1:0]	サイクル数	0	R/W
		D5	RRA0	RASパルス幅選択	1 1	5	0	
バスコントロール レジスタ	004812E (HW)				1 0	4		
					0 1	3		
					0 0	2		
		D4	-	reserved	-	-	0	-
		D3	SBUSST	外部インタフェース方式設定	1 #BSL	0 A0	0	R/W
バスコントロール レジスタ	004812E (HW)	D2	SEMAS	外部バスマスタ設定	1 存在	0 なし	0	R/W
		D1	SEPD	外部パワーダウン制御	1 有効	0 無効	0	R/W
		D0	SWAITE	#WAITイネーブル	1 許可	0 禁止	0	R/W

II コアブロック: BCU(バスコントロールユニット)

レジスタ名	アドレス	ビット	名 称	機 能	設 定		Init.	R/W	注 釈	
DRAM タイミング設定 レジスタ	0048130 (HW)	DF-C	-	reserved	-		-	-	読み出し時: 0	
		DB	A3EEN	エリア3エミュレーション	1 内蔵ROM	0 エミュレーション	1	R/W		
		DA	CEFUNC1	#CE端子機能選択	CFFUNC[1:0] #CE出力		0	R/W		
		D9	CEFUNC0		1 x #CE7/8..#CE17/18 0 1 #CE6..#CE17 0 0 #CE4..#CE10	0				
		D8	CRAS		連続RASモード	1 連続	0 通常	0	R/W	
		D7	RPRC1		DRAM RASプリチャージサイクル数	RPRC[1:0] サイクル数		0	R/W	
		D6	RPRC0	1 1 4 1 0 3 0 1 2 0 0 1		0				
		D5	-	reserved		-		-	-	読み出し時: 0
		D4	CASC1	DRAM CASサイクル数		CASC[1:0] サイクル数		0	R/W	
		D3	CASC0		1 1 4 1 0 3 0 1 2 0 0 1	0				
		D2	-		reserved	-		-	-	読み出し時: 0
		D1	RASC1		DRAM RASサイクル数	RASC[1:0] サイクル数		0	R/W	
D0	RASC0	1 1 4 1 0 3 0 1 2 0 0 1	0							
アクセス制御 レジスタ	0048132 (HW)	DF	A18IO	エリア18, 17外部/内部アクセス	1 内部 アクセス	0 外部 アクセス	0	R/W		
		DE	A16IO	エリア16, 15外部/内部アクセス			0	R/W		
		DD	A14IO	エリア14, 13外部/内部アクセス			0	R/W		
		DC	A12IO	エリア12, 11外部/内部アクセス			0	R/W		
		DB	-	reserved	-		0	-	読み出し時: 0	
		DA	A8IO	エリア8, 7外部/内部アクセス	1 内部 アクセス	0 外部 アクセス	0	R/W		
		D9	A6IO	エリア6外部/内部アクセス			0	R/W		
		D8	A5IO	エリア5, 4外部/内部アクセス			0	R/W		
		D7	A18EC	エリア18, 17エンディアン制御	1 ビッグエン ディアン	0 リトルエン ディアン	0	R/W		
		D6	A16EC	エリア16, 15エンディアン制御			0	R/W		
		D5	A14EC	エリア14, 13エンディアン制御			0	R/W		
		D4	A12EC	エリア12, 11エンディアン制御			0	R/W		
		D3	A10EC	エリア10, 9エンディアン制御			0	R/W		
		D2	A8EC	エリア8, 7エンディアン制御			0	R/W		
		D1	A6EC	エリア6エンディアン制御			0	R/W		
		D0	A5EC	エリア5, 4エンディアン制御			0	R/W		
G/Aリード信号 制御レジスタ	0048138 (HW)	DF	A18AS	エリア18, 17アドレスストローブ	1 生成	0 禁止	0	R/W		
		DE	A16AS	エリア16, 15アドレスストローブ			0	R/W		
		DD	A14AS	エリア14, 13アドレスストローブ			0	R/W		
		DC	A12AS	エリア12, 11アドレスストローブ			0	R/W		
		DB	-	reserved	-		0	-	読み出し時: 0	
		DA	A8AS	エリア8, 7アドレスストローブ	1 生成	0 禁止	0	R/W		
		D9	A6AS	エリア6アドレスストローブ			0	R/W		
		D8	A5AS	エリア5, 4アドレスストローブ			0	R/W		
		D7	A18RD	エリア18, 17リード信号	1 生成	0 禁止	0	R/W		
		D6	A16RD	エリア16, 15リード信号			0	R/W		
		D5	A14RD	エリア14, 13リード信号			0	R/W		
		D4	A12RD	エリア12, 11リード信号			0	R/W		
		D3	-	reserved	-		0	-	読み出し時: 0	
		D2	A8RD	エリア8, 7リード信号	1 生成	0 禁止	0	R/W		
		D1	A6RD	エリア6リード信号			0	R/W		
		D0	A5RD	エリア5, 4リード信号			0	R/W		
BCLK選択 レジスタ	004813A (B)	D7-4	-	reserved	-		0	-	読み出し時: 0	
		D3	A1X1MD	エリア1アクセス速度	1 2サイクル	0 4サイクル	0	R/W	x2スピードモード時	
		D2	-	reserved	-		0	-	読み出し時: 0	
		D1	BCLKSEL1	BCLK出力クロック選択	BCLKSEL[1:0] BCLK		0	R/W		
		D0	BCLKSEL0		1 1 PLL_CLK 1 0 OSC3_CLK 0 1 BCU_CLK 0 0 CPU_CLK	0				

A18SZ: エリア18-17デバイスサイズ選択(DE/0x48120<エリア18-15設定レジスタ>)
A16SZ: エリア16-15デバイスサイズ選択(D6/0x48120<エリア18-15設定レジスタ>)
A14SZ: エリア14-13デバイスサイズ選択(D6/0x48122<エリア14-13設定レジスタ>)
A12SZ: エリア12-11デバイスサイズ選択(D6/0x48124<エリア12-11設定レジスタ>)
A10SZ: エリア10-9デバイスサイズ選択(D6/0x48126<エリア10-9設定レジスタ>)
A8SZ: エリア8-7デバイスサイズ選択(D6/0x48128<エリア8-7設定レジスタ>)
A5SZ: エリア5-4デバイスサイズ選択(D6/0x4812A<エリア6-4設定レジスタ>)

各エリアに接続するデバイスのサイズを選択します。

"1"書き込み: 8ビット

"0"書き込み: 16ビット

読み出し: 可能

デバイスサイズを2つのエリア単位に選択できます。

AxxSZに"1"を書き込むと8ビット、"0"を書き込むと16ビットに設定されます。

エリア6はエリアの前半(0x300000~0x37FFFF)が8ビットデバイス用、後半(0x380000~0x3FFFFFF)が16ビットデバイス用となっています。

コールドスタート時、これらのビットは"0"(16ビット)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

A18DF1-A18DF0: エリア18-17出力ディセーブル遅延時間(D[D:C]/0x48120<エリア18-15設定レジスタ>)
A16DF1-A16DF0: エリア16-15出力ディセーブル遅延時間(D[5:4]/0x48120<エリア18-15設定レジスタ>)
A14DF1-A14DF0: エリア14-13出力ディセーブル遅延時間(D[5:4]/0x48122<エリア14-13設定レジスタ>)
A12DF1-A12DF0: エリア12-11出力ディセーブル遅延時間(D[5:4]/0x48124<エリア12-11設定レジスタ>)
A10DF1-A10DF0: エリア10-9出力ディセーブル遅延時間(D[5:4]/0x48126<エリア10-9設定レジスタ>)
A8DF1-A8DF0: エリア8-7出力ディセーブル遅延時間(D[5:4]/0x48128<エリア8-7設定レジスタ>)
A6DF1-A6DF0: エリア6出力ディセーブル遅延時間(D[D:C]/0x4812A<エリア6-4設定レジスタ>)
A5DF1-A5DF0: エリア5-4出力ディセーブル遅延時間(D[5:4]/0x4812A<エリア6-4設定レジスタ>)

出力ディセーブル遅延時間を設定します。

表4.23 出力ディセーブル遅延時間

AxxDF1	AxxDF0	遅延時間
1	1	3.5サイクル
1	0	2.5サイクル
0	1	1.5サイクル
0	0	0.5サイクル

出力ディセーブル時間の長いデバイスを使用する場合は、そのデバイスのリード直後のバスオペレーションでデータバス上の競合が発生しないように、遅延時間を設定します。

コールドスタート時、これらのビットは"11"(3.5サイクル)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

A18WT2-A18WT0: エリア18-17ウェイト制御(D[A:8]/0x48120<エリア18-15設定レジスタ>)
A16WT2-A16WT0: エリア16-15ウェイト制御(D[2:0]/0x48120<エリア18-15設定レジスタ>)
A14WT2-A14WT0: エリア14-13ウェイト制御(D[2:0]/0x48122<エリア14-13設定レジスタ>)
A12WT2-A12WT0: エリア12-11ウェイト制御(D[2:0]/0x48124<エリア12-11設定レジスタ>)
A10WT2-A10WT0: エリア10-9ウェイト制御(D[2:0]/0x48126<エリア10-9設定レジスタ>)
A8WT2-A8WT0: エリア8-7ウェイト制御(D[2:0]/0x48128<エリア8-7設定レジスタ>)
A6WT2-A6WT0: エリア6ウェイト制御(D[A:8]/0x4812A<エリア6-4設定レジスタ>)
A5WT2-A5WT0: エリア5-4ウェイト制御(D[2:0]/0x4812A<エリア6-4設定レジスタ>)

SRAMタイプのデバイスをアクセスする際のウェイトサイクル数を設定します。

ここに書き込む0~7の値が挿入されるウェイトサイクル数となります。

なお、ライトサイクルは最小サイクル数が2サイクルで、0または1の書き込みは無効です。

SRAMタイプのデバイスを接続した場合は#WAIT端子によるウェイトサイクルも挿入可能で、その場合もAxxWTによるウェイトサイクルは有効です。

DRAMのリード/ライトサイクルには、AxxWTまたは#WAIT端子によるウェイトサイクルは挿入されません。

II コアブロック: BCU(バスコントロールユニット)

バーストROMのバーストリード(最初のアクセスを除く)サイクルも同様に、ウェイトサイクルは挿入されません。バーストROMの最初のリードサイクルおよびバーストROM領域へのライトサイクルには、AxxWTで設定したウェイトサイクルが挿入されます。バーストROM領域へのライトサイクルの場合、#WAIT端子の設定も有効です。

コールドスタート時、これらのビットは"111"(7サイクル)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

A14DRA: エリア14 DRAM選択(D8/0x48122<エリア14-13設定レジスタ>)

A13DRA: エリア13 DRAM選択(D7/0x48122<エリア14-13設定レジスタ>)

A8DRA: エリア8 DRAM選択(D8/0x48128<エリア8-7設定レジスタ>)

A7DRA: エリア7 DRAM選択(D7/0x48128<エリア8-7設定レジスタ>)

DRAMダイレクトインタフェースを選択します。

"1"書き込み: DRAM使用

"0"書き込み: DRAM未使用

読み出し: 可能

本ICにDRAMを直結して使用する場合に"1"を書き込みます。"0"を書き込んだ場合は通常のSRAMタイプのインタフェースとなります。

DRAMを接続可能なエリアはCEFUNGが"0"の場合はエリア8と7、"1"の場合はエリア14と13です。

コールドスタート時、これらのビットは"0"(DRAM未使用)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

A10IR2-A10IR0: エリア10内蔵ROMサイズ選択(D[D:B]/0x48126<エリア10-9設定レジスタ>)

エリア10の内蔵メモリ/エミュレーションメモリサイズを選択します。

表4.24 エリア10内蔵ROMサイズ

A10IR2	A10IR1	A10IR0	ROMサイズ
0	0	0	16KB
0	0	1	32KB
0	1	0	64KB
0	1	1	128KB
1	0	0	256KB
1	0	1	512KB
1	1	0	1MB
1	1	1	2MB

コールドスタート時、A10IRは"111"(2MB)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

A10BW1-A10BW0: バーストリードサイクルウェイト制御(D[A:9]/0x48126<エリア10-9設定レジスタ>)

バーストリード時のウェイトサイクル数を設定します。

ここに書き込む0~3の値が挿入されるウェイトサイクル数となります。この設定内容はエリア10と9の両方に適用されます。バーストROMの最初のリードサイクルおよびバーストROM領域へのライトサイクルには、AxxWTで設定したウェイトサイクルが挿入されます。バーストROM領域へのライトサイクルの場合、#WAIT端子の設定も有効です。

コールドスタート時、A10BWは"0"(0サイクル)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

A10DRA: エリア10バーストROM選択(D8/0x48126<エリア10-9設定レジスタ>)**A9DRA: エリア9バーストROM選択(D7/0x48126<エリア10-9設定レジスタ>)**

エリア10と9をバーストROM用に設定します。

"1"書き込み: バーストROM使用

"0"書き込み: バーストROM未使用

読み出し: 可能

バーストROMを使用する場合に"1"を書き込みます。"0"を書き込んだ場合は通常のSRAMタイプのインタフェースとなります。

エリア9はCEFUNCが"00"の場合にのみ使用可能です。

コールドスタート時、これらのビットは"0"(バーストROM未使用)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

RBCLK: BCLK出力制御(DF/0x4812E<バスコントロールレジスタ>)

バスクロックBCLKの外部出力を制御します。

"1"書き込み: High固定

"0"書き込み: 出力イネーブル

読み出し: 可能

BCLK端子のバスクロック出力を停止する場合に"1"を書き込みます。出力を停止すると、BCLK端子はHighレベルとなります。"0"を書き込むとBCLK端子はバスクロックを出力します。

BCLK端子のバスクロック出力は、HALT2モード時およびSLEEPモード時も停止します。

コールドスタート時、RBCLKは"0"(出力イネーブル)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

RBST8: バーストモード選択(DD/0x4812E<バスコントロールレジスタ>)

バーストリード時の動作モードを設定します。

"1"書き込み: 8連続バーストモード

"0"書き込み: 4連続バーストモード

読み出し: 可能

RBST8に"1"を書き込むことにより8連続バーストモード、"0"の場合は4連続バーストモードに設定されます。この設定はエリア10、9をバーストROM用に設定した場合に有効で、両方のエリアに同時に適用されます。

コールドスタート時、RBST8は"0"(4連続バーストモード)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

REDO: ページモード選択(DC/0x4812E<バスコントロールレジスタ>)

DRAMのページモードを選択します。

"1"書き込み: EDOページモード

"0"書き込み: 高速ページモード

読み出し: 可能

EDOタイプのDRAMを使用する場合に"1"を書き込み、EDOページモードを設定します。

この設定内容はDRAMに対応したエリア14、13、8、7すべてに適用されます。

コールドスタート時、REDOは"0"(高速ページモード)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

RCA1-RCA0: カラムアドレスサイズ選択(D[B:A]/0x4812E<バスコントロールレジスタ>)

DRAMのカラムアドレスサイズを選択します。

表4.25 カラムアドレスサイズ

RCA1	RCA0	カラムアドレスサイズ
1	1	11
1	0	10
0	1	9
0	0	8

この設定内容はDRAMに対応したエリア14、13、8、7すべてに適用されます。

RCAは読み出しも可能です。コールドスタート時、RCAは"0"(8ビット)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

RPC2: リフレッシュイネーブル(D9/0x4812E<バスコントロールレジスタ>)

DRAMリフレッシュ機能を制御します。

"1"書き込み: イネーブル

"0"書き込み: ディセーブル

読み出し: 可能

DRAMを直結する場合、RPC2に"1"を書き込むことによりリフレッシュサイクルが生成されます。"0"を書き込んだ場合は内蔵のリフレッシュ機能が無効となります。

HALT2モードおよびSLEEPモード時はBCUが停止するため、この制御にかかわらずリフレッシュサイクルは生成されません。

この設定内容はDRAMに対応したエリア14、13、8、7すべてに適用されます。

コールドスタート時、RPC2は"0"(ディセーブル)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

RPC1: リフレッシュ方式選択(D8/0x4812E<バスコントロールレジスタ>)

DRAMリフレッシュ方式を選択します。

"1"書き込み: セルフリフレッシュ

"0"書き込み: CASビフォアRASリフレッシュ

読み出し: 可能

CASビフォアRASリフレッシュを行う場合はRPC1を"0"に設定後、RPC2を"1"に設定します。これにより、8ビットプログラマブルタイマ0のアンダーフロー出力信号がDRAMインタフェースに入力され、その周期でリフレッシュサイクルを生成します。

セルフリフレッシュを開始するにはRPC1を"1"に設定後、RPC2を"1"に設定します。セルフリフレッシュを解除するには、RPC2に"0"を書き込みます。

この設定内容はDRAMに対応したエリア14、13、8、7すべてに適用されます。

コールドスタート時、RPC1は"0"(CASビフォアRASリフレッシュ)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

RPC0: リフレッシュRPCディレイ設定(D7/0x4812E<バスコントロールレジスタ>)

リフレッシュ開始時のRPCディレイを設定します。

"1"書き込み: 2サイクル

"0"書き込み: 1サイクル

読み出し: 可能

直前のプリチャージサイクルからリフレッシュのための#HCAS/#LCAS立ち下げまでの時間を設定します。RPC0が"1"の場合は2サイクル、"0"の場合は1サイクルです。

この設定内容はDRAMに対応したエリア14、13、8、7すべてに適用されます。

コールドスタート時、RPC0は"0"(1サイクル)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

RRA1-RRA0: リフレッシュRASパルス幅選択(D[6:5]/0x4812E<バスコントロールレジスタ>)

CASビフォアRASリフレッシュサイクルのRASパルス幅を選択します。

表4.26 リフレッシュRASパルス幅

RRA1	RRA0	パルス幅
1	1	5サイクル
1	0	4サイクル
0	1	3サイクル
0	0	2サイクル

この設定内容はDRAMに対応したエリア14、13、8、7すべてに適用されます。

RRAは読み出しも可能です。

コールドスタート時、RRAは"0"(2サイクル)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

SBUSST: 外部インタフェース方式選択(D3/0x4812E<バスコントロールレジスタ>)

SRAMタイプデバイスのインタフェース方式を選択します。

"1"書き込み: #BSL方式

"0"書き込み: A0方式

読み出し: 可能

#BSL方式を使用する場合はSBUSSTに"1"を書き込みます。

この設定内容はSRAMタイプに設定したすべてのエリアに適用されます。

コールドスタート時、SBUSSTは"0"(A0方式)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

SEMAS: 外部バスマスタ設定(D2/0x4812E<バスコントロールレジスタ>)

外部バスマスタが存在するかどうかを設定します。

"1"書き込み: 存在

"0"書き込み: なし

読み出し: 可能

SEMASに"1"を書き込むことにより、#BUSREQ端子によるバス権解放要求を受け付け可能な状態となります。外部にバスマスタを設けない場合は"0"に固定してください。

コールドスタート時、SEMASは"0"(なし)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

SEPD: 外部パワーダウン制御(D1/0x4812E<バスコントロールレジスタ>)

外部バスマスタによるCPUのパワーダウン制御機能を有効に設定します。

"1"書き込み: 有効

"0"書き込み: 無効

読み出し: 可能

SEPDに"1"を書き込むことによって、外部端子(#BUSREQ)によるパワーダウン制御が有効となります。その状態で#BUSREQ端子をLowにするとCPUがHALT状態となり、消費電流を低減することができます。コールドスタート時、SEPDは"0"(無効)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

SWAITE: #WAITイネーブル(D0/0x4812E<バスコントロールレジスタ>)

#WAIT端子によるウェイトサイクルの制御を許可/禁止します。

"1"書き込み: 許可

"0"書き込み: 禁止

読み出し: 可能

SWAITEに"1"を書き込むことにより、SRAMタイプのデバイスからのウェイト要求を受け付け可能な状態となります。#WAIT端子から入力されるウェイト要求信号は、SRAMタイプのリード/ライトサイクル実行時にバスクロックの各立ち下がりエッジでサンプリングされ、Highがサンプリングされるまでウェイトサイクルが挿入されます。

0〜7サイクルまでのウェイト制御は、#WAIT端子を使用しなくてもAxxWTにより制御が可能です。ただし、AxxWTによる設定は2エリアごとのため、エリア個々にウェイトサイクル数を制御したい場合や、7サイクル以上のウェイトサイクルが必要な場合は、外部ウェイト要求で対応してください。

SWAITEが"0"の場合、#WAIT端子からのウェイト要求は無視されます。

この設定内容はSRAMタイプに設定したすべてのエリアに適用されます。また、バーストROMに設定したエリアのライトサイクルに対しても有効です。

コールドスタート時、SWAITEは"0"(禁止)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

A3EEN: エリア3エミュレーション(DB/0x48130<DRAMタイミング設定レジスタ>)

エリア3エミュレーションモードを設定します。

"1"書き込み: 内蔵ROMモード

"0"書き込み: エミュレーションモード

読み出し: 可能

A3EENに"0"を書き込むとエリア3は内蔵ROMエミュレーションモードに設定され、内蔵ROMと同じ条件で外部デバイスがアクセスされます。

A3EENが"1"の場合、エリア3は内蔵ROMがアクセスされます。

このビットはEA3MD端子と同じ機能を持ち、ビットの内容と端子の状態の論理和によりモードが決定します。

コールドスタート時、A3EENは"1"(内蔵ROMモード)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

CEFUNC1-CEFUNC0: #CE端子機能選択(D[A:9]/0x48130<DRAMタイミング設定レジスタ>)

#CE端子の割り付けエリアを変更します。

表4.27 #CE出力の切り換え

端子	CEFUNC = "00"	CEFUNC = "01"	CEFUNC = "1x"
#CE4	#CE4	#CE11	#CE11+#CE12
#CE5	#CE5	#CE15	#CE15+#CE16
#CE6	#CE6	#CE6	#CE7+#CE8
#CE7/#RAS0	#CE7/#RAS0	#CE13/#RAS2	#CE13/#RAS2
#CE8/#RAS1	#CE8/#RAS1	#CE14/#RAS3	#CE14/#RAS3
#CE9	#CE9	#CE17	#CE17+#CE18
#CE10EX	#CE10EX	#CE10EX	#CE9+#CE10EX

(デフォルト: CEFUNC = "00")

CEFUNCに"01"を書き込むことで使用可能となる上位のエリアは、デフォルトの下位エリアに比べエリアサイズを大きく取ることができます。たとえば、デフォルト設定でDRAMを使用する場合、エリア7と8で4Mバイトまでとなりますが、エリア13と14を使用すると最大32MバイトのDRAMが使用可能となります。他のエリアも同様です。また、CEFUNCを"10"または"11"に設定すると、4本のチップイネーブル信号が、それぞれ2エリアに対応するように拡張されます。

コールドスタート時、CEFUNCは"00"に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

CRAS: 連続RASモード設定(D8/0x48130<DRAMタイミング設定レジスタ>)

連続RASモードを設定します。

"1"書き込み: 連続RASモード

"0"書き込み: 通常モード

読み出し: 可能

DRAMを使用するシステムにおいてCRASに"1"を書き込むと連続RASモードに設定され、DRAMアクセスが連続しない場合でもページモードによるリード/ライトが可能になります。連続RASモードを使用する場合は、必ずリード信号に#DRD、下位バイト用のライト信号に#DWEを使用してください。

CRASが"0"の場合、連続しないDRAMアクセスはランダムリード/ライトサイクルとなります。

この設定内容はDRAMに対応したエリア14、13、8、7すべてに適用されます。

コールドスタート時、CRASは"0"(通常モード)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

RPRC1-RPRC0: RASプリチャージサイクル数選択(D[7:6]/0x48130<DRAMタイミング設定レジスタ>)

DRAMアクセス時のプリチャージサイクル数を選択します。

表4.28 RASプリチャージサイクル数

RPRC1	RPRC0	サイクル数
1	1	4サイクル
1	0	3サイクル
0	1	2サイクル
0	0	1サイクル

この設定内容はDRAMに対応したエリア14、13、8、7すべてに適用されます。

コールドスタート時、RPRCは"0"(1サイクル)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

CASC1-CASC0: CASサイクル数選択(D[4:3]/0x48130<DRAMタイミング設定レジスタ>)

DRAMアクセス時のCASサイクル数を選択します。

表4.29 CASサイクル数

CASC1	CASC0	CASサイクル数
1	1	4サイクル
1	0	3サイクル
0	1	2サイクル
0	0	1サイクル

この設定内容はDRAMに対応したエリア14、13、8、7すべてに適用されます。

コールドスタート時、CASCは"0"(1サイクル)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

RASC1-RASC0: RASサイクル数選択(D[1:0]/0x48130<DRAMタイミング設定レジスタ>)

DRAMアクセス時のRASサイクル数を選択します。

表4.30 RASサイクル数

RASC1	RASC0	RASサイクル数
1	1	4サイクル
1	0	3サイクル
0	1	2サイクル
0	0	1サイクル

この設定内容はDRAMに対応したエリア14、13、8、7すべてに適用されます。

コールドスタート時、RASCは"0"(1サイクル)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

A18IO: エリア18–17外部/内部アクセス選択(DF/0x48132<アクセス制御レジスタ>)
A16IO: エリア16–15外部/内部アクセス選択(DE/0x48132<アクセス制御レジスタ>)
A14IO: エリア14–13外部/内部アクセス選択(DD/0x48132<アクセス制御レジスタ>)
A12IO: エリア12–11外部/内部アクセス選択(DC/0x48132<アクセス制御レジスタ>)
A8IO: エリア8–7外部/内部アクセス選択(DA/0x48132<アクセス制御レジスタ>)
A6IO: エリア6外部/内部アクセス選択(D9/0x48132<アクセス制御レジスタ>)
A5IO: エリア5–4外部/内部アクセス選択(D8/0x48132<アクセス制御レジスタ>)

各エリアを内部アクセスするか外部アクセスするか選択します。

"1"書き込み: 内部アクセス

"0"書き込み: 外部アクセス

読み出し: 可能

AxxIOを"1"に設定すると、対応するエリアに割り付けられている内蔵デバイスがアクセスされます。

AxxIOを"0"に設定すると、外部デバイスがアクセスされます。

コールドスタート時、これらのビットは"0"(外部アクセス)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

A18EC: エリア18–17リトル/ビッグエンディアン形式選択(D7/0x48132<アクセス制御レジスタ>)
A16EC: エリア16–15リトル/ビッグエンディアン形式選択(D6/0x48132<アクセス制御レジスタ>)
A14EC: エリア14–13リトル/ビッグエンディアン形式選択(D5/0x48132<アクセス制御レジスタ>)
A12EC: エリア12–11リトル/ビッグエンディアン形式選択(D4/0x48132<アクセス制御レジスタ>)
A10EC: エリア10–9リトル/ビッグエンディアン形式選択(D3/0x48132<アクセス制御レジスタ>)
A8EC: エリア8–7リトル/ビッグエンディアン形式選択(D2/0x48132<アクセス制御レジスタ>)
A6EC: エリア6リトル/ビッグエンディアン形式選択(D1/0x48132<アクセス制御レジスタ>)
A5EC: エリア5–4リトル/ビッグエンディアン形式選択(D0/0x48132<アクセス制御レジスタ>)

各エリアのアクセス形式(リトルエンディアンまたはビッグエンディアン)を選択します。

"1"書き込み: ビッグエンディアン

"0"書き込み: リトルエンディアン

読み出し: 可能

AxxECを"1"に設定すると、対応するエリアはビッグエンディアン形式でアクセスされます。AxxECを"0"に設定すると、リトルエンディアン形式でアクセスされます。エリア10からブートする場合は、A10ECを"0"(リトルエンディアン)に固定してください。

コールドスタート時、これらのビットは"0"(リトルエンディアン)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

A18AS: エリア18–17アドレスストローブ信号(DF/0x48138<G/Aリード信号制御レジスタ>)
A16AS: エリア16–15アドレスストローブ信号(DE/0x48138<G/Aリード信号制御レジスタ>)
A14AS: エリア14–13アドレスストローブ信号(DD/0x48138<G/Aリード信号制御レジスタ>)
A12AS: エリア12–11アドレスストローブ信号(DC/0x48138<G/Aリード信号制御レジスタ>)
A8AS: エリア8–7アドレスストローブ信号(DA/0x48138<G/Aリード信号制御レジスタ>)
A6AS: エリア6アドレスストローブ信号(D9/0x48138<G/Aリード信号制御レジスタ>)
A5AS: エリア5–4アドレスストローブ信号(D8/0x48138<G/Aリード信号制御レジスタ>)

エリア専用のアドレスストローブ信号出力をイネーブル/ディセーブルに設定します。

"1"書き込み: イネーブル

"0"書き込み: ディセーブル

読み出し: 可能

AxxASを"1"に設定すると、対応するエリアのアクセス時にエリア専用のアドレスストローブ信号が#GAAS(P21)端子から出力されます。AxxASを"0"に設定すると、信号は出力されません。

コールドスタート時、これらのビットは"0"(ディセーブル)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

A18RD: エリア18–17リード信号(D7/0x48138<G/Aリード信号制御レジスタ>)
A16RD: エリア16–15リード信号(D6/0x48138<G/Aリード信号制御レジスタ>)
A14RD: エリア14–13リード信号(D5/0x48138<G/Aリード信号制御レジスタ>)
A12RD: エリア12–11リード信号(D4/0x48138<G/Aリード信号制御レジスタ>)
A8RD: エリア8–7リード信号(D2/0x48138<G/Aリード信号制御レジスタ>)
A6RD: エリア6リード信号(D1/0x48138<G/Aリード信号制御レジスタ>)
A5RD: エリア5–4リード信号(D0/0x48138<G/Aリード信号制御レジスタ>)

エリア専用のリード信号出力をイネーブル/ディセーブルに設定します。

"1"書き込み: イネーブル
 "0"書き込み: ディセーブル
 読み出し: 可能

AxxRDを"1"に設定すると、対応するエリアの読み出し時にエリア専用のリード信号が#GARD(P31)端子から出力されます。AxxRDを"0"に設定すると、信号は出力されません。

コールドスタート時、これらのビットは"0"(ディセーブル)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

BCLKSEL1–BCLKSEL0: BCLK出力クロック選択 (D[1:0]/0x4813A<BCLK選択レジスタ>)

BCLK端子から出力するクロックを選択します。

表4.31 BCLK出力クロックの選択

BCLKSEL1	BCLKSEL0	出力クロック
1	1	PLL_CLK (PLL出力クロック)
1	0	OSC3_CLK (OSC3発振クロック)
0	1	BCU_CLK (BCU動作クロック)
0	0	CPU_CLK (CPU動作クロック)

PLL_CLK: PLLの出力クロックです。安定したクロックが出力されます。PLLが停止しない限りは、クロックが出力されます。PLLは以下の場合に停止します。

1. PLLS[1:0]端子でPLLをOFFにした場合
 2. SLP命令を実行してOSC3(高速)発振を停止させた場合
 3. CLGのレジスタでOSC3(高速)発振を停止させた場合
- なお、位相はCPU動作クロックとは、ずれています。

OSC3_CLK: OSC3(高速)発振回路の出力クロックです。安定したクロックが出力されます。OSC3(高速)発振回路が停止しない限りは、クロックが出力されます。OSC3(高速)発振回路は以下の場合に停止します。

1. SLP命令を実行した場合
 2. CLGのレジスタで発振を停止させた場合
- なお、位相はCPU動作クロックとは、ずれています。

BCU_CLK: バスコントローラのバスクロックです。バスサイクルの速度に応じたクロック信号が出力されます。x2スピードモードを設定した場合、クロック周波数はダイナミックに変化します。

1. 内蔵RAM/内蔵ROMアクセス時はx2のクロック(CPU動作クロックと同じ、たとえば50MHz)が出力されます。
 2. 外部バスアクセス時はx1のクロック(たとえば25MHz)が出力されます。
- クロックはダイナミックに、たとえば50MHzと25MHzで変化しますが、外部メモリをアクセスしたときは、25MHzのバスクロックの立ち上がり、立ち下がり位置と、たとえば#WRの立ち下がり位置の関係は一定です。(25MHz、x1スピードモード時の位相関係と同じになります。)

CPU_CLK: CPUの動作クロックです。出力クロックの周波数は次のようになります。

1. PLLがONのときは、PLLの出力クロックの周波数となります。
 2. PLLがOFFのときは、OSC3(高速)発振回路の出力クロックの周波数となります。
 3. ただし、CLGでCPUのクロック周波数を分周するように設定している場合は、分周後の周波数となります。
 4. HALT命令またはSLP命令でCPUが停止した場合は、このクロックも停止します。
- このクロックはバスクロックとほぼ同位相の波形となります。

イニシャルリセット時、BCLKSELは"0"(CPU_CLK)に設定されます。

A1X1MD: エリア1アクセス速度 (D3/0x4813A<BCLK選択レジスタ>)

x2スピードモード時のエリア1のアクセス速度を選択します。

"1"書き込み: 2サイクル

"0"書き込み: 4サイクル

読み出し: 可能

x2スピードモード(#X2SPD端子=L)に設定されている場合、A1X1MDに"1"を書き込むとエリア1がCPUシステムクロックの2サイクルでリード/ライトされます。A1X1MDが"0"の場合は4サイクルでリード/ライトされます。

x1スピードモード(#X2SPD端子=H)の場合は、A1X1MDの設定にかかわらず2サイクルに固定です。コールドスタート時、A1X1MDは"0"(4サイクル)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

II-5 ITC(割り込みコントローラ)

C33コアブロックには割り込みコントローラが内蔵されており、内蔵周辺回路が発生するすべての割り込みを制御します。この章では、マスク可能な割り込みの制御方法を中心に、割り込みコントローラの機能を説明します。個別の割り込み要因の詳細と発生条件等については、各周辺回路の説明を参照してください。

割り込み機能概要

マスク可能な割り込み

ITCは表5.1に示す39種類のマスク可能な割り込みが用意されています。

表5.1 マスク可能割り込み一覧

No.	Hex No.	ベクタ番号 (Hexアドレス)	割り込み系列 (周辺回路)	割り込み要因	IDMA Ch.	優先 順位
1	10	16(Base+40)	ポート入力割り込み0	入力エッジ(立ち下がり/立ち上がり)またはレベル(High/Low)	1	高い ↑
2	11	17(Base+44)	ポート入力割り込み1	入力エッジ(立ち下がり/立ち上がり)またはレベル(High/Low)	2	
3	12	18(Base+48)	ポート入力割り込み2	入力エッジ(立ち下がり/立ち上がり)またはレベル(High/Low)	3	
4	13	19(Base+4C)	ポート入力割り込み3	入力エッジ(立ち下がり/立ち上がり)またはレベル(High/Low)	4	
5	14	20(Base+50)	キー入力割り込み0	入力立ち下がりまたは立ち上がりエッジ	—	
6	15	21(Base+54)	キー入力割り込み1	入力立ち下がりまたは立ち上がりエッジ	—	
7	16	22(Base+58)	高速DMA Ch.0	高速DMA Ch.0転送終了	5	
8	17	23(Base+5C)	高速DMA Ch.1	高速DMA Ch.1転送終了	6	
9	18	24(Base+60)	高速DMA Ch.2	高速DMA Ch.2転送終了	—	
10	19	25(Base+64)	高速DMA Ch.3	高速DMA Ch.3転送終了	—	
11	1A	26(Base+68)	インテリジェントDMA	インテリジェントDMA転送終了	—	
—	—	27~29	reserved	—	—	低い ↓
12	1E	30(Base+78)	16ビットプログラマブル タイマ0	タイマ0コンペアB	7	
13	1F	31(Base+7C)	タイマ0	タイマ0コンペアA	8	
—	—	32~33	reserved	—	—	
14	22	34(Base+88)	16ビットプログラマブル タイマ1	タイマ1コンペアB	9	
15	23	35(Base+8C)	タイマ1	タイマ1コンペアA	10	
—	—	36~37	reserved	—	—	
16	26	38(Base+98)	16ビットプログラマブル タイマ2	タイマ2コンペアB	11	
17	27	39(Base+9C)	タイマ2	タイマ2コンペアA	12	
—	—	40~41	reserved	—	—	
18	2A	42(Base+A8)	16ビットプログラマブル タイマ3	タイマ3コンペアB	13	
19	2B	43(Base+AC)	タイマ3	タイマ3コンペアA	14	
—	—	44~45	reserved	—	—	
20	2E	46(Base+B8)	16ビットプログラマブル タイマ4	タイマ4コンペアB	15	
21	2F	47(Base+BC)	タイマ4	タイマ4コンペアA	16	
—	—	48~49	reserved	—	—	
22	32	50(Base+C8)	16ビットプログラマブル タイマ5	タイマ5コンペアB	17	
23	33	51(Base+CC)	タイマ5	タイマ5コンペアA	18	
24	34	52(Base+D0)	8ビットプログラマブル タイマ	タイマ0アンダーフロー	19	
25	35	53(Base+D4)		タイマ1アンダーフロー	20	
26	36	54(Base+D8)		タイマ2アンダーフロー	21	
27	37	55(Base+DC)		タイマ3アンダーフロー	22	
28	38	56(Base+E0)	シリアルインタフェース Ch.0	受信エラー	—	
29	39	57(Base+E4)		受信バッファフル	23	
30	3A	58(Base+E8)		送信バッファエンpty	24	
—	—	59	reserved	—	—	
31	3C	60(Base+F0)	シリアルインタフェース Ch.1	受信エラー	—	
32	3D	61(Base+F4)		受信バッファフル	25	
33	3E	62(Base+F8)		送信バッファエンpty	26	
—	—	63	reserved	—	—	
34	40	64(Base+100)	A/D変換器	A/D変換完了	27	
35	41	65(Base+104)	計時タイマ	32Hz, 8Hz, 2Hz, 1Hz信号立ち下がりエッジ 1分, 1時間, 指定時間カウント	—	
—	—	66~67	reserved	—	—	
36	44	68(Base+110)	ポート入力割り込み4	入力エッジ(立ち下がり/立ち上がり)またはレベル(High/Low)	28	
37	45	69(Base+114)	ポート入力割り込み5	入力エッジ(立ち下がり/立ち上がり)またはレベル(High/Low)	29	
38	46	70(Base+118)	ポート入力割り込み6	入力エッジ(立ち下がり/立ち上がり)またはレベル(High/Low)	30	
39	47	71(Base+11C)	ポート入力割り込み7	入力エッジ(立ち下がり/立ち上がり)またはレベル(High/Low)	31	

■ 表の内容

[Hex No.]は割り込み番号を16進数で示します。

[ベクタ番号(アドレス)]はトラップテーブルのベクタ番号で、()内はトラップテーブル先頭アドレス(Base)からのオフセット(バイト数)を示します。トラップテーブル先頭アドレス(Base)はデフォルトでブートアドレスとなりますので、イニシャルリセット時は0xC00000となります。このアドレスは、TTBRレジスタ(0x48134~0x48137)で変更することも可能です。

例外要因等も含むトラップテーブルの内容については、"S1C33000 Core CPU Manual"を参照してください。

[割り込み系列(周辺回路)]は、記述された周辺回路ごとに割り込みレベルがプログラムできることを示します。

[割り込み要因]は、各割り込み系列内で発生する割り込み要因の種類を示します。

[IDMA Ch.]に数値を持つ割り込み要因は、要因の発生時にIDMA(インテリジェントDMA)を起動してデータを転送できることを示します。数値はIDMAのチャンネル番号です。数値のない割り込み要因はIDMAを起動することはできません。

[優先順位]は、すべての割り込み系列が同じ割り込みレベルに設定されている場合の優先順位を示します。複数の割り込み要因が同時に発生した場合は、優先順位の高いものから受け付けられます。各割り込み系列に設定する割り込みレベルによって、優先順位は変わります。ただし、同一割り込み系列内の割り込み要因については記述された順序に固定です。

■ マスク可能な割り込みの発生条件

CPUに対するマスク可能な割り込みは、以下のすべての条件が成立している場合に発生します。

- 発生した割り込み要因に対応する割り込みイネーブルレジスタのビットが"1"にセットされている。
- PSR(CPU内のプロセッサステータスレジスタ)のIE(割り込みイネーブル)ビットが"1"にセットされている。
- 発生した割り込み要因が、PSRのIL(割り込みレベル)に設定されている値よりも高い割り込みレベルに設定されている。(割り込みレベルは各割り込み系列の割り込みプライオリティレジスタで設定可能です。)
- NMIなど、他の優先順位の高いトラップ要因が発生していない。
- 発生した割り込み要因でIDMAが起動するようにプログラムされていない(IDMAリクエストビットが"1"にセットされていない)。

割り込み要因が発生すると対応する割り込み要因フラグが"1"にセットされ、プログラムでリセットするまではその状態を保持します。したがって、割り込み要因の発生時点で上記の条件が満たされていない場合でも発生した割り込み要因がクリアされることはありません。上記の条件が満たされた時点で割り込みが発生します。

ただし、割り込み要因でIDMAを起動し、以下のいずれかの条件が成立する場合には割り込み要因フラグがリセットされます。

- IDMAの転送回数カウンタが"0"以外の場合
- IDMAの転送回数カウンタが"0"の場合でも、IDMAのコントロール情報で割り込みを禁止している場合

同時に複数のマスク可能な割り込み要因が発生した場合は、その中で最もレベルの高い割り込み要因がその時点でのCPUへの割り込み要求の対象となります。レベルの低い割り込みは、その後、上記の条件が成立するまで保留されます。

PSRおよび割り込み制御レジスタの詳細は後述します。

各割り込み要因の発生条件については、各周辺回路の説明を参照してください。

割り込み要因とインテリジェントDMA

いくつかの割り込み要因はIDMAを起動するように設定できます。IDMAを起動するように設定した割り込み要因が発生した場合は、CPUへの割り込み要求の前にIDMAが起動されます。CPUへの割り込み要求はIDMA終了後に発生します(プログラムにより割り込みを禁止することも可能)。
IDMAの起動はPSRの設定にかかわらず行われます。詳細は"IDMAの起動"を参照してください。

NMI (ノンマスカブル割り込み)

#NMI端子へのLowレベル入力または内蔵のウォッチドッグタイマにより、NMI(ノンマスカブル割り込み)を発生させることができます。NMIのベクタ番号は7で、ベクタアドレスはトラップテーブル先頭アドレス+28(バイト)に設定されています。

この割り込みは他の割り込み要因に優先して、無条件にCPUに受け付けられます。
ただし、SP(スタックポインタ)設定前に発生すると誤動作するため、イニシャルリセット後はSPに対して書き込みが行われるまでハードウェアによってマスクされるようになっています。

CPUの割り込み処理

CPUは毎サイクル、割り込み要求のサンプリングを行っています。CPUは割り込み要求を受け付けるとその時点の命令の実行終了後、トラップ処理に移行します。
トラップ処理で実行される内容は以下のとおりです。

- (1) PSRおよび現在のPC(プログラムカウンタ)値をスタックに退避
- (2) PSRのIEビットを"0"にリセット(以降のマスク可能な割り込みを禁止)
- (3) PSRのILを受け付けた割り込みのレベルにセット(NMIは割り込みレベルを変更しない)
- (4) 発生した割り込み要因のベクタをPCにロードして割り込み処理ルーチンを実行

したがって、割り込みを受け付けると、(2)によって以降のマスク可能な割り込みは禁止されます。
割り込み処理ルーチン内でIEビットを"1"にセットすることで、多重割り込みにも対応できます。その場合、(3)によってILが変更されていますので、現在処理中の割り込みより高いレベルの割り込みのみが受け付けられます。

割り込み処理ルーチンをreti命令で終了すると、PSRが割り込み発生前の状態に戻ります。プログラムは割り込み発生時に実行していた命令の次の命令に分岐して処理を再開します。

割り込みによるスタンバイモードの解除

スタンバイモード(HALT、SLEEP)は、NMIまたはマスク可能な割り込みによって解除されます。
HALTモードの解除にはすべてのマスク可能な割り込みを使用することができます。ただし、HALT2モードでバスクロックを停止した場合は、DMAの割り込みは使用できません。
SLEEPモードでは高速(OSC3)発振回路が停止するため、OSC3クロックを原振とする周辺回路の割り込みは使用できません。

HALT基本モードを解除可能な割り込み: NMIおよびすべてのマスク可能な割り込み

HALT2モードを解除可能な割り込み: NMIおよびすべてのマスク可能な割り込み
(DMA割り込みを除く)

SLEEPモードを解除可能な割り込み: NMI、入力ポート割り込み、計時タイマ割り込み

スタンバイモードの解除はCPUへの割り込み要求によって行われます。したがって、PSRがその割り込みを受け付け可能な状態に設定され、割り込み要因に対応した割り込みイネーブルレジスタのビットが割り込み許可に設定されていることが必要です。

スタンバイモードが解除されCPUがその割り込みを受け付けた場合は、割り込み処理ルーチンを実行後にhaltまたはslp命令の次の命令に戻ります。

注: スタンバイモードからの再起動用の割り込み要因がIDMAを起動するように設定されている場合、その割り込みによりIDMAが起動します。

SLEEPモードの場合は高速(OSC3)発振回路も発振を開始します。

IDMA側の設定でIDMA終了後の割り込みが禁止されていると、CPUへの割り込み要求信号が発生しないため、CPUは動作を停止したままとなり次の割り込み要求が発生するまで動作を開始しません。

トラップテーブル

割り込みベクタを書き込んでおくトラップテーブルのベース(先頭)アドレスは、TTBRレジスタによって設定することができます。

TTBR0(TTBR下位レジスタ0x48134•D[9:0]): トラップテーブルベースアドレス[9:0] ("0"に固定)

TTBR1(TTBR下位レジスタ0x48134•D[F:A]): トラップテーブルベースアドレス[15:10]

TTBR2(TTBR上位レジスタ0x48136•D[B:0]): トラップテーブルベースアドレス[27:16]

TTBR3(TTBR上位レジスタ0x48136•D[F:C]): トラップテーブルベースアドレス[31:28] ("0"に固定)

イニシャルリセット後、TTBRレジスタは0x0C00000に設定されます。

したがって、トラップテーブルの位置を変更する場合でも、リセットベクタのみは上記のアドレスに書き込んでおく必要があります。

TTBR0とTTBR3は読み出し専用で"0"に固定されます。このため、トラップテーブルの先頭アドレスは常に1KB境界アドレスから始まります。

なお、TTBRレジスタは誤って書き換えられることのないように、通常は書き込み禁止状態に置かれ、この書き込み保護機能を解除するためにTTBRレジスタ書き込み保護レジスタTBRP(D[7:0]/0x4812D[Byte])が用意されています。TBRPレジスタに0x59を書き込むとTTBRレジスタへの書き込みが許可され、TTBRレジスタの最上位バイト(0x48137)への書き込みにより書き込み禁止状態に戻ります。したがって、TTBRレジスタへの書き込みは下位ハーフワードから先に行う必要があります。ただし、下位と上位ハーフワードの書き込みの間にNMI等が発生すると誤動作しますので、ワード書き込みを推奨します。

マスク可能な割り込みの制御

割り込みコントローラの構成

割り込みコントローラは図5.1のように構成されています。




図5.1 割り込みコントローラの構成

以下、割り込みの制御に使用するレジスタの機能について説明します。

PSR (プロセッサステータスレジスタ)

PSRはコアCPU内の特殊レジスタで、CPUに対する割り込み要求を許可/禁止する制御ビットを含んでいます。

■ IE(割り込みイネーブル)ビット ...PSR[4]

このビットにより、CPUへの割り込み要求を許可あるいは禁止します。IEビットを"1"にセットすると、CPUはマスク可能な割り込み要求を受け付け可能な状態になります。"0"にリセットすると、マスク可能な割り込み要求はCPUに受け付けられません。

CPUは割り込み要求を受け付けると(あるいは他のトラップが発生すると)、PSRをスタックに退避後にIEビットを"0"にリセットします。したがって、以降はIEビットをプログラムで"1"にセットするか、割り込み(トラップ)処理ルーチンをreti命令で終了するまで、マスク可能な割り込みは受け付けられません。

IEビットはイニシャルリセットにより"0"(割り込み禁止)に初期化されます。

■ IL(割り込みレベル) ...PSR[11:8]

ILはその中に設定された割り込みレベル以下の割り込みを禁止します。たとえば、ILに3が設定されていると、割り込みプライオリティレジスタ(後述)が3以下に設定されている割り込みは、IEビットが"1"にセットされている場合でもCPUには受け付けられません。ILと割り込みプライオリティレジスタの設定により割り込みの優先順位を、割り込み系列ごとに制御することができます。割り込みレベルの詳細については、"割り込みプライオリティレジスタと割り込みレベル"を参照してください。

CPUはマスク可能な割り込み要求を受け付けると、PSRをスタックに退避後にILをその割り込みのレベルに設定します。したがって、割り込み処理ルーチンの中でIEビットを"1"にセットしても、ILを書き換えなければ現在処理中の割り込みと同じレベルまたはそれ以下のレベルの割り込みは禁止されます。

割り込み処理ルーチンをreti命令で終了すると、ILは割り込み発生前の状態に戻ります。

マスク可能な割り込み以外のトラップ(リセットを除く)では、ILは書き換えられません。
ILはイニシャルリセットによりレベル0(レベル1以上の割り込みを許可)に設定されます。

注: S1C33000コアCPUの機能としては、ILによって割り込みレベルを0~15の16種類に設定可能です。
ただし、本割り込みコントローラでは割り込みプライオリティレジスタが3ビットのため、各割り込み系列の割り込みレベルを8以上に設定することはできません。

割り込み要因フラグと割り込みイネーブルレジスタ

各マスク可能な割り込み要因には、割り込み要因フラグと割り込みイネーブルレジスタが用意されています。

■ 割り込み要因フラグ

割り込み要因フラグは、対応する割り込み要因が発生すると"1"にセットされます。CPUのトラップ処理によらず、このフラグを読み出すことによっても割り込み要因の発生を知ることができます。割り込み要因フラグは、ソフトウェアによるデータ書き込みによってのみリセットされます。なお、割り込み要因フラグのリセット方式を、以下に示す2種類からソフトウェアで選択できるようになっています。選択はフラグセット/リセット方式選択レジスタ(0x4029F)のRSTONLY(D0)で行います。

・リセットオンリー方式 (デフォルト)

イニシャルリセット時は、この方式(RSTONLY = "1")に設定されます。
リセットオンリー方式の場合、割り込み要因フラグは"1"を書き込むことでリセットされます。割り込み要因フラグレジスタの同一アドレス内には複数の割り込み要因フラグが割り付けられていますが、"0"を書き込んだ要因フラグはセットもリセットもされません。したがって、特定の要因フラグのみを確実にリセットできます。
ただし、リード・モディファイ・ライト命令(bset, bclr, bnot)を使用したり、または命令の組み合わせでリード・モディファイ・ライトを行うと、非同期に発生する"1"にセットされた割り込み要因フラグが書き込み時にリセットされますので注意してください。

この方式では、ソフトウェアで割り込み要因フラグをセットすることはできません。

・リード/ライト方式

この方式はRSTONLYに"0"を書き込むことにより設定されます。
リード/ライト方式の場合、割り込み要因フラグは他のレジスタと同様に読み出し/書き込みが許可されます。したがって、"0"を書き込むとリセットされ、"1"を書き込むとセットされます。この場合、"0"を書き込んだ要因フラグがすべてリセットされてしまいます。リード・モディファイ・ライトを行う場合でも、読み出しと書き込みの間に割り込み要因が発生する可能性がありますので注意してください。

イニシャルリセット時、割り込み要因フラグは初期化されないため、割り込みを許可する前に必ずリセットしてください。

注: マスク可能な割り込み要求がCPUに受け付けられ、割り込み処理ルーチンに分岐しても、割り込み要因フラグはリセットされません。プログラムで割り込み要因フラグをリセットせずにret命令で割り込み処理ルーチンからリターンすると、再度同一の割り込みが発生しますので注意してください。

割り込み要因の発生条件については、各周辺回路の説明を参照してください。

■ 割り込みイネーブルレジスタ

割り込みイネーブルレジスタは、CPUに対する割り込み要求の出力を制御します。割り込みイネーブルレジスタのビットを"1"に設定した場合にのみ、対応する割り込み要因の発生によりCPUに対する割り込み要求が可能となります。"0"に設定されている場合は、対応する割り込み要因が発生してもCPUへの割り込み要求は行われません。

割り込みイネーブルビットは他のレジスタと同様に読み出し/書き込みが許可されます。したがって、"0"を書き込むとリセットされ、"1"を書き込むとセットされます。また、読み出すことで、いつでも設定状態が確認できます。

なお、この設定は割り込み要因フラグの動作には影響を与えませんので、割り込みイネーブルレジスタのビットが"0"の場合でも割り込み要因フラグは割り込み要因の発生によって"1"にセットされます。

イニシャルリセット時、割り込みイネーブルレジスタは"0"(割り込み禁止)に設定されます。

割り込み要因の発生によりIDMAを起動する場合、あるいはスタンバイモード(HALT、SLEEP)を解除する場合も、対応する割り込みイネーブルレジスタのビットを"1"に設定しておく必要があります。

割り込みコントローラは、以下の条件が成立すると、CPUに対して割り込み要求を出力します。

- 割り込み要因の発生により割り込み要因フラグが"1"にセットされた
- 発生した割り込み要因に対応した割り込みイネーブルレジスタのビットが"1"(割り込み許可)に設定されている
- 発生した割り込み要因に対応したIDMAリクエストレジスタのビットが"0"(割り込み要求)に設定されている

同時に複数の割り込みが発生した場合は、その中で最も優先順位の高い割り込み要因を割り込み要求の対象とします(次節参照)。

条件が成立すると、割り込みコントローラはCPUに対して割り込み要求信号、発生した割り込みの系列に対応した割り込みプライオリティレジスタの設定内容(割り込みレベル)、およびそのベクタ番号を出力します。

これらの信号は、割り込み要因フラグが"0"にリセットされるか、割り込みイネーブルレジスタのビットが"0"(割り込み禁止)に設定されるまで、あるいは他の優先順位の高い割り込み要因が発生するまで保持されます。CPUが割り込み要求を受け付けても解除されません。

割り込みプライオリティレジスタと割り込みレベル

割り込みプライオリティレジスタは、割り込み系列ごとに用意された3ビットのレジスタで、対応する割り込み系列の割り込みレベルを0～7に設定できます。この設定により、表5.1に示したデフォルトの優先順位をシステムに合わせて変更することができます。

割り込みプライオリティレジスタに設定された値は、割り込みコントローラとCPUでそれぞれ以下のように利用されます。

■ 割り込みコントローラにおける割り込みプライオリティレジスタの役割

割り込みイネーブルレジスタによって割り込みが許可されている複数の割り込み要因が同時に発生した場合、割り込みコントローラは其中で最も大きな数値が書き込まれた割り込みプライオリティレジスタを持つ割り込み系列内の割り込み要因を割り込み要求の対象とします。

同一レベルの複数の割り込み系列に割り込み要因が発生した場合は、表5.1に示したデフォルトの優先順位に従います。同じ割り込み系列内の割り込み要因も表5.1の順序で処理されます。

それ以外に発生している割り込み要因は、それよりも優先順位の高い割り込みがCPUに受け付けられるまで保留されます。

割り込みコントローラは、CPUへの割り込み要求信号を出力する際、割り込みプライオリティレジスタの内容もCPUに対して出力します。

割り込みコントローラは、割り込み要求を出力中にそれよりも優先順位の高い割り込み要因が発生すると、ベクタ番号と割り込みレベルの出力を新たな割り込み要因に対応させて変更します。それまでの割り込み要求については保留されます。

■ CPUの処理における割り込みプライオリティレジスタの役割

CPUは割り込みコントローラから出力された割り込みプライオリティレジスタの内容と、PSR内のILに設定された割り込みレベルを比較して、その割り込み要求を受け付けるかどうかを決定します。

IEビット="1" & IL < 割り込みプライオリティレジスタ: 割り込み要求を受け付ける

IEビット="1" & IL ≥ 割り込みプライオリティレジスタ: 割り込み要求を受け付けない

割り込みレベルによって割り込みを制御するには、ILに割り込みを禁止するレベルを書き込んでください。たとえば、ILに3を書き込むと、割り込みプライオリティレジスタに4以上の値が書き込まれた割り込みのみを受け付けます。

割り込みを受け付けると、その割り込みプライオリティレジスタに設定された割り込みレベルをILに設定します。それ以降、そのレベル以下の割り込み要求は受け付け禁止状態となります。

割り込みプライオリティレジスタに"0"を設定した場合、その割り込みは禁止されます。ただし、割り込み要因によってIDMAを起動することはできます。

- 注:
- ・ S1C33000コアCPUの機能としては、ILによって割り込みレベルを0～15の16種類に設定可能です。ただし、本割り込みコントローラでは割り込みプライオリティレジスタが3ビットのため、各割り込み系列の割り込みレベルを8以上に設定することはできません。
 - ・ 割り込み処理ルーチン内でILの割り込みレベルの書き換えにより、多重割り込みにも対応可能です。ただし、割り込み発生後、割り込み要因フラグをリセットする前にILの割り込みレベルを現在のレベルよりも低く設定し、IEをセットして割り込みを許可すると、再度同一の割り込みが発生してしまいますので注意してください。

IDMAの起動

表5.1の中でIDMAチャネル番号が記述された割り込み要因には、IDMA(インテリジェントDMA)を起動する機能があります。

■ IDMAリクエストレジスタ

IDMAリクエストレジスタは、IDMAを起動する割り込み要因を指定するのに使用します。IDMAリクエストレジスタのビットを"1"に設定すると、対応する割り込み要因の発生によりIDMAの起動要求が発生します。"0"に設定されている場合は、対応する割り込み要因が発生してもIDMA起動要求は発生せず、通常の割り込み処理が行われます。イニシャルリセット時、IDMAリクエストレジスタは"0"に設定されます。

なお、IDMAリクエストレジスタのセット方式を、以下に示す2種類からソフトウェアで選択できるようになっています。

選択はフラグセット/リセット方式選択レジスタ(0x4029F)のIDMAONLY(D1)で行います。

・ セットオンリー方式 (デフォルト)

イニシャルリセット時は、この方式(IDMAONLY = "1")に設定されます。

セットオンリー方式の場合、IDMAリクエストビットは"1"を書き込むことでセットされます。

IDMAリクエストレジスタ内には複数のIDMAリクエストビットが割り付けられていますが、"0"を書き込んだビットはセットもリセットもされません。したがって、特定のIDMAリクエストビットのみを確実にセットできます。

リード・モディファイ・ライト命令(bset, bclr, bnot)を使用しても、"1"にセットされたIDMAリクエストビットは書き込み時にリセットされませんので注意してください。

・ リード/ライト方式

この方式はIDMAONLYに"0"を書き込むことにより設定されます。

リード/ライト方式の場合、IDMAリクエストレジスタは他のレジスタと同様に読み出し/書き込みが許可されます。したがって、"0"を書き込むとリセットされ、"1"を書き込むとセットされます。この場合、"0"を書き込んだIDMAリクエストビットがすべてリセットされてしまいます。リード・モディファイ・ライトを行う場合でも、読み出しと書き込みの間にIDMAリクエストビットがハードウェアによってリセットされる可能性がありますので注意してください。

■ IDMAイネーブルレジスタ

割り込み要因によってIDMAを起動するには、要因に対応するIDMAイネーブルレジスタのビットに"1"を書き込んでおく必要があります。IDMAイネーブルビットが"0"に設定されている場合、その割り込み要因によってIDMAは起動しません。イニシャルリセット時、IDMAイネーブルレジスタは"0"に設定されます。

なお、IDMAリクエストレジスタと同様に、IDMAイネーブルレジスタもセット方式(セットオンリー方式、リード/ライト方式)をソフトウェアで選択できるようになっています。

選択はフラグセット/リセット方式選択レジスタ(0x4029F)のDENONLY(D2)で行います。セット方式についてはIDMAリクエストレジスタの説明を参照してください。

■ IDMAの起動

割り込み要因発生時にIDMAを起動するには、要因に対応するIDMAリクエストレジスタとIDMAイネーブルレジスタのビットに"1"を書き込んでおきます。その状態で割り込み要因が発生すると、CPUに対する割り込み要求は保留され、対応するIDMAチャネルを起動します。そのIDMAチャネルのコントロール情報に従ってDMA転送が行われます。割り込みコントローラ内の割り込みプライオリティレジスタの設定は、IDMAの起動には影響を与えません。IDMA起動要求は、CPUの割り込みレベルが割り込みプライオリティレジスタの設定値よりも高い場合でも受け付けられます。ただし、IDMA転送終了後に割り込み要求を発生させる際には、その割り込み要求は割り込みプライオリティレジスタの設定値に従って制御されます。

割り込みイネーブルレジスタおよびCPUのPSRが割り込み禁止状態に設定されていても、IDMA起動要求は受け付けられます。また、IDMA側で転送のためのコントロール情報を設定し、DMAを許可しておくことも必要です。

■ IDMA終了後の割り込み

IDMA終了後に割り込みを発生させる場合

DMA転送終了時に、保留されていた割り込み要求を発生させることもできます。

これには、割り込みコントローラおよびCPUのPSRで、その割り込み要求を受け付け可能な状態に設定しておくとともに、IDMAのコントロール情報で割り込みを許可(DINTEN="1")しておきます。ただし、IDMAチャンネルに設定された転送回数カウンタがその回の転送で"0"にならなかった場合は、割り込み要因フラグがリセットされ、割り込み要求は発生しません。転送回数カウンタは、1回の転送ごとにデクリメントされるようになっています。

DINTENが"1"に設定されている状態で転送回数カウンタが"0"になった場合は、割り込み要因フラグがリセットされず、IDMAリクエストレジスタのビットは"0"にクリアされます。このとき、割り込み条件が成立していれば割り込み要求を発生します。

次の割り込み要因発生時にもIDMAを起動させるには再設定が必要です。この再設定は、不要なIDMA要求が発生しないよう、割り込み要因フラグをリセット後に行ってください。

図5.2にDINTENが"1"に設定されている場合のハードウェアによる割り込み制御を示します。




図5.2 DINTEN="1"の場合の制御

IDMA終了後の割り込みを禁止する場合

IDMAのコントロール情報で割り込みを禁止(DINTEN="0")しておくと、転送回数カウンタが"0"になった場合でも割り込み要因フラグがリセットされ、割り込み要求は発生しません。

この場合、IDMAリクエストビットはクリアされずに"1"を保持したままとなります。ただし、IDMAイネーブルビットはクリアされ、同割り込み要因による以降のIDMA要求は禁止されます。

図5.3にDINTENが"0"に設定されている場合のハードウェアの制御を示します。




図5.3 DINTEN="0"の場合の制御

IDMAの詳細については、"IDMA(インテリジェントDMA)"を参照してください。

HSDMAの起動

いくつかの割り込み要因は高速DMA(HSDMA)を起動することもできます。

■ HSDMAトリガ設定レジスタ

DMAブロックは4チャンネルのHSDMA回路を内蔵しています。各チャンネルは個別に、割り込み要因を含むトリガ要因をソフトウェアで選択できるようになっています。この選択には、以下のHSDMAトリガ設定レジスタを使用します。

HSDMA Ch.0: HSD0S[3:0] (HSDMA Ch.0/1トリガ設定レジスタ0x40298•D[3:0])

HSDMA Ch.1: HSD1S[3:0] (HSDMA Ch.0/1トリガ設定レジスタ0x40298•D[7:4])

HSDMA Ch.2: HSD2S[3:0] (HSDMA Ch.2/3トリガ設定レジスタ0x40299•D[3:0])

HSDMA Ch.3: HSD3S[3:0] (HSDMA Ch.2/3トリガ設定レジスタ0x40299•D[7:4])

表5.2にレジスタの設定値とトリガ要因の対応を示します。

表5.2 HSDMAトリガ要因

設定値	Ch.0トリガ要因	Ch.1トリガ要因	Ch.2トリガ要因	Ch.3トリガ要因
0000	ソフトウェアトリガ	ソフトウェアトリガ	ソフトウェアトリガ	ソフトウェアトリガ
0001	K50入力(立ち下がりエッジ)	K51入力(立ち下がりエッジ)	K53入力(立ち下がりエッジ)	K54入力(立ち下がりエッジ)
0010	K50入力(立ち上がりエッジ)	K51入力(立ち上がりエッジ)	K53入力(立ち上がりエッジ)	K54入力(立ち上がりエッジ)
0011	ポート0入力	ポート1入力	ポート2 入力	ポート3入力
0100	ポート4入力	ポート5入力	ポート6入力	ポート7入力
0101	8bitタイマ0アンダーフロー	8bitタイマ1アンダーフロー	8bitタイマ2アンダーフロー	8bitタイマ3アンダーフロー
0110	16bitタイマ0コンペアB	16bitタイマ1コンペアB	16bitタイマ2コンペアB	16bitタイマ3コンペアB
0111	16bitタイマ0コンペアA	16bitタイマ1コンペアA	16bitタイマ2コンペアA	16bitタイマ3コンペアA
1000	16bitタイマ4コンペアB	16bitタイマ5コンペアB	16bitタイマ4コンペアB	16bitタイマ5コンペアB
1001	16bitタイマ4コンペアA	16bitタイマ5コンペアA	16bitタイマ4コンペアA	16bitタイマ5コンペアA
1010	シリアル I/F Ch.0 受信バッファフル	シリアル I/F Ch.1 受信バッファフル	シリアル I/F Ch.0 受信バッファフル	シリアル I/F Ch.1 受信バッファフル
1011	シリアル I/F Ch.0 送信バッファエンプティ	シリアル I/F Ch.1 送信バッファエンプティ	シリアル I/F Ch.0 送信バッファエンプティ	シリアル I/F Ch.1 送信バッファエンプティ
1100	A/D変換終了	A/D変換終了	A/D変換終了	A/D変換終了

■ HSDMAの起動

HSDMAトリガ設定レジスタで割り込み要因を選択すると、その割り込み要因の発生によって指定のHSDMAチャンネルが起動します。割り込み制御ビット(割り込み要因フラグ、割り込みイネーブルレジスタ、IDMAリクエストレジスタ、割り込みプライオリティレジスタ)の設定内容は、HSDMAの起動には影響を与えません。

HSDMAは割り込み要因フラグをリセットしません。したがって、割り込みコントローラで割り込みが許可されていれば、DMA転送終了時に割り込みが発生します。

なお、割り込み要因によってHSDMAを起動させるには、HSDMAの制御レジスタで転送条件の設定を行い、DMA転送を許可しておく必要があります。詳細については"HSDMA(高速DMA)"を参照してください。

割り込みコントローラのI/Oメモリ

表5.3に割り込みコントローラの制御ビットを示します。

表5.3 割り込みコントローラの制御ビット

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
ポート入力 割り込み0/1 プライオリティ レジスタ	0040260 (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	PP1L2	ポート入力1	0～7	X	R/W	
		D5	PP1L1	割り込みレベル		X		
		D4	PP1L0			X		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	PP0L2	ポート入力0	0～7	X	R/W	
		D1	PP0L1	割り込みレベル		X		
		D0	PP0L0			X		
ポート入力 割り込み2/3 プライオリティ レジスタ	0040261 (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	PP3L2	ポート入力3	0～7	X	R/W	
		D5	PP3L1	割り込みレベル		X		
		D4	PP3L0			X		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	PP2L2	ポート入力2	0～7	X	R/W	
		D1	PP2L1	割り込みレベル		X		
		D0	PP2L0			X		
キー入力割り込 みプライオリテ ィレジスタ	0040262 (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	PK1L2	キー入力1	0～7	X	R/W	
		D5	PK1L1	割り込みレベル		X		
		D4	PK1L0			X		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	PK0L2	キー入力0	0～7	X	R/W	
		D1	PK0L1	割り込みレベル		X		
		D0	PK0L0			X		
高速DMA Ch.0/1割り込み プライオリティ レジスタ	0040263 (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	PHSD1L2	高速DMA Ch.1	0～7	X	R/W	
		D5	PHSD1L1	割り込みレベル		X		
		D4	PHSD1L0			X		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	PHSD0L2	高速DMA Ch.0	0～7	X	R/W	
		D1	PHSD0L1	割り込みレベル		X		
		D0	PHSD0L0			X		
高速DMA Ch.2/3割り込み プライオリティ レジスタ	0040264 (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	PHSD3L2	高速DMA Ch.3	0～7	X	R/W	
		D5	PHSD3L1	割り込みレベル		X		
		D4	PHSD3L0			X		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	PHSD2L2	高速DMA Ch.2	0～7	X	R/W	
		D1	PHSD2L1	割り込みレベル		X		
		D0	PHSD2L0			X		
IDMA割り込み プライオリティ レジスタ	0040265 (B)	D7～3	—	reserved	—	—	—	読み出し時: 0
		D2	PDM2	IDMA	0～7	X	R/W	
		D1	PDM1	割り込みレベル		X		
		D0	PDM0			X		
16bitタイマ0/1 割り込み プライオリティ レジスタ	0040266 (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	P16T12	16bitタイマ1	0～7	X	R/W	
		D5	P16T11	割り込みレベル		X		
		D4	P16T10			X		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	P16T02	16bitタイマ0	0～7	X	R/W	
		D1	P16T01	割り込みレベル		X		
		D0	P16T00			X		
16bitタイマ2/3 割り込み プライオリティ レジスタ	0040267 (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	P16T32	16bitタイマ3	0～7	X	R/W	
		D5	P16T31	割り込みレベル		X		
		D4	P16T30			X		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	P16T22	16bitタイマ2	0～7	X	R/W	
		D1	P16T21	割り込みレベル		X		
		D0	P16T20			X		

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
16bitタイマ4/5 割り込み プライオリティ レジスタ	0040268 (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	P16T52	16bitタイマ5	0~7	X	R/W	
		D5	P16T51	割り込みレベル		X		
		D4	P16T50			X		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	P16T42	16bitタイマ4	0~7	X	R/W	
		D1	P16T41	割り込みレベル		X		
		D0	P16T40			X		
8bitタイマ, シリアルI/F Ch.0 割り込み プライオリティ レジスタ	0040269 (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	PSI002	シリアルインタフェースCh.0	0~7	X	R/W	
		D5	PSI001	割り込みレベル		X		
		D4	PSI000			X		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	P8TM2	8bitタイマ0~3	0~7	X	R/W	
		D1	P8TM1	割り込みレベル		X		
		D0	P8TM0			X		
シリアルI/F Ch.1, A/D変換器 割り込み プライオリティ レジスタ	004026A (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	PAD2	A/D変換器	0~7	X	R/W	
		D5	PAD1	割り込みレベル		X		
		D4	PAD0			X		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	PSI012	シリアルインタフェースCh.1	0~7	X	R/W	
		D1	PSI011	割り込みレベル		X		
		D0	PSI010			X		
計時タイマ 割り込み プライオリティ レジスタ	004026B (B)	D7~3	—	reserved	—	—	—	1書き込み禁止
		D2	PCTM2	計時タイマ	0~7	X	R/W	
		D1	PCTM1	割り込みレベル		X		
		D0	PCTM0			X		
ポート入力 割り込み4/5 プライオリティ レジスタ	004026C (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	PP5L2	ポート入力5	0~7	X	R/W	
		D5	PP5L1	割り込みレベル		X		
		D4	PP5L0			X		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	PP4L2	ポート入力4	0~7	X	R/W	
		D1	PP4L1	割り込みレベル		X		
		D0	PP4L0			X		
ポート入力 割り込み6/7 プライオリティ レジスタ	004026D (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	PP7L2	ポート入力7	0~7	X	R/W	
		D5	PP7L1	割り込みレベル		X		
		D4	PP7L0			X		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	PP6L2	ポート入力6	0~7	X	R/W	
		D1	PP6L1	割り込みレベル		X		
		D0	PP6L0			X		
キー入力, ポート入力0~3 割り込み イネーブル レジスタ	0040270 (B)	D7~6	—	reserved	—	—	—	読み出し時: 0
		D5	EK1	キー入力1	1 許可	0 禁止	0 R/W	
		D4	EK0	キー入力0			0 R/W	
		D3	EP3	ポート入力3			0 R/W	
		D2	EP2	ポート入力2			0 R/W	
		D1	EP1	ポート入力1			0 R/W	
		D0	EP0	ポート入力0			0 R/W	
DMA割り込み イネーブル レジスタ	0040271 (B)	D7~5	—	reserved	—	—	—	読み出し時: 0
		D4	EIDMA	IDMA	1 許可	0 禁止	0 R/W	
		D3	EHDM3	高速DMA Ch.3			0 R/W	
		D2	EHDM2	高速DMA Ch.2			0 R/W	
		D1	EHDM1	高速DMA Ch.1			0 R/W	
		D0	EHDM0	高速DMA Ch.0			0 R/W	
16bitタイマ0/1 割り込み イネーブル レジスタ	0040272 (B)	D7	E16TC1	16bitタイマ1コンペアA	1 許可	0 禁止	0 R/W	
		D6	E16TU1	16bitタイマ1コンペアB			0 R/W	
		D5~4	—	reserved	—	—	—	読み出し時: 0
		D3	E16TC0	16bitタイマ0コンペアA	1 許可	0 禁止	0 R/W	
		D2	E16TU0	16bitタイマ0コンペアB			0 R/W	
		D1~0	—	reserved	—	—	—	読み出し時: 0
16bitタイマ2/3 割り込み イネーブル レジスタ	0040273 (B)	D7	E16TC3	16bitタイマ3コンペアA	1 許可	0 禁止	0 R/W	
		D6	E16TU3	16bitタイマ3コンペアB			0 R/W	
		D5~4	—	reserved	—	—	—	読み出し時: 0
		D3	E16TC2	16bitタイマ2コンペアA	1 許可	0 禁止	0 R/W	
		D2	E16TU2	16bitタイマ2コンペアB			0 R/W	
		D1~0	—	reserved	—	—	—	読み出し時: 0

II コアブロック: ITC(割り込みコントローラ)

レジスタ名	アドレス	ビット	名 称	機 能	設 定			Init.	R/W	注 釈	
16bitタイマ4/5 割り込み イネーブル レジスタ	0040274 (B)	D7	E16TC5	16bitタイマ5コンペアA	1	許可	0	禁止	0	R/W	
		D6	E16TU5	16bitタイマ5コンペアB					0	R/W	
		D5-4	—	reserved	—			—	—	読み出し時: 0	
		D3	E16TC4	16bitタイマ4コンペアA	1	許可	0	禁止	0	R/W	
		D2	E16TU4	16bitタイマ4コンペアB					0	R/W	
		D1-0	—	reserved					—		
8bitタイマ イネーブル レジスタ	0040275 (B)	D7-4	—	reserved	—			—	—	読み出し時: 0	
		D3	E8TU3	8bitタイマ3アンダーフロー	1	許可	0	禁止	0	R/W	
		D2	E8TU2	8bitタイマ2アンダーフロー					0	R/W	
		D1	E8TU1	8bitタイマ1アンダーフロー					0	R/W	
		D0	E8TU0	8bitタイマ0アンダーフロー					0	R/W	
シリアル/F 割り込み イネーブル レジスタ	0040276 (B)	D7-6	—	reserved	—			—	—	読み出し時: 0	
		D5	ESTX1	SIF Ch.1送信バッファエンpty	1	許可	0	禁止	0	R/W	
		D4	ESRX1	SIF Ch.1受信バッファフル					0	R/W	
		D3	ESERR1	SIF Ch.1受信エラー					0	R/W	
		D2	ESTX0	SIF Ch.0送信バッファエンpty					0	R/W	
		D1	ESRX0	SIF Ch.0受信バッファフル					0	R/W	
		D0	ESERR0	SIF Ch.0受信エラー					0	R/W	
ポート入力4-7, 計時タイマ, A/D 割り込みイネー ブルレジスタ	0040277 (B)	D7-6	—	reserved	—			—	—	読み出し時: 0	
		D5	EP7	ポート入力7	1	許可	0	禁止	0	R/W	
		D4	EP6	ポート入力6					0	R/W	
		D3	EP5	ポート入力5					0	R/W	
		D2	EP4	ポート入力4					0	R/W	
		D1	ECTM	計時タイマ					0	R/W	
		D0	EADE	A/D変換器					0	R/W	
キー入力, ポート入力0-3 割り込み要因 フラグレジスタ	0040280 (B)	D7-6	—	reserved	—			—	—	読み出し時: 0	
		D5	FK1	キー入力1	1	要因発生	0	要因なし	X	R/W	
		D4	FK0	キー入力0					X	R/W	
		D3	FP3	ポート入力3					X	R/W	
		D2	FP2	ポート入力2					X	R/W	
		D1	FP1	ポート入力1					X	R/W	
		D0	FP0	ポート入力0					X	R/W	
DMA割り込み 要因フラグ レジスタ	0040281 (B)	D7-5	—	reserved	—			—	—	読み出し時: 0	
		D4	FIDMA	IDMA	1	要因発生	0	要因なし	X	R/W	
		D3	FHDM3	高速DMA Ch.3					X	R/W	
		D2	FHDM2	高速DMA Ch.2					X	R/W	
		D1	FHDM1	高速DMA Ch.1					X	R/W	
		D0	FHDM0	高速DMA Ch.0					X	R/W	
16bitタイマ0/1 割り込み 要因フラグ レジスタ	0040282 (B)	D7	F16TC1	16bitタイマ1コンペアA	1	要因発生	0	要因なし	X	R/W	
		D6	F16TU1	16bitタイマ1コンペアB					X	R/W	
		D5-4	—	reserved	—			—	—	読み出し時: 0	
		D3	F16TC0	16bitタイマ0コンペアA	1	要因発生	0	要因なし	X	R/W	
		D2	F16TU0	16bitタイマ0コンペアB					X	R/W	
		D1-0	—	reserved					—		
16bitタイマ2/3 割り込み 要因フラグ レジスタ	0040283 (B)	D7	F16TC3	16bitタイマ3コンペアA	1	要因発生	0	要因なし	X	R/W	
		D6	F16TU3	16bitタイマ3コンペアB					X	R/W	
		D5-4	—	reserved	—			—	—	読み出し時: 0	
		D3	F16TC2	16bitタイマ2コンペアA	1	要因発生	0	要因なし	X	R/W	
		D2	F16TU2	16bitタイマ2コンペアB					X	R/W	
		D1-0	—	reserved					—		
16bitタイマ4/5 割り込み 要因フラグ レジスタ	0040284 (B)	D7	F16TC5	16bitタイマ5コンペアA	1	要因発生	0	要因なし	X	R/W	
		D6	F16TU5	16bitタイマ5コンペアB					X	R/W	
		D5-4	—	reserved	—			—	—	読み出し時: 0	
		D3	F16TC4	16bitタイマ4コンペアA	1	要因発生	0	要因なし	X	R/W	
		D2	F16TU4	16bitタイマ4コンペアB					X	R/W	
		D1-0	—	reserved					—		
8bitタイマ 割り込み 要因フラグ レジスタ	0040285 (B)	D7-4	—	reserved	—			—	—	読み出し時: 0	
		D3	F8TU3	8bitタイマ3アンダーフロー	1	要因発生	0	要因なし	X	R/W	
		D2	F8TU2	8bitタイマ2アンダーフロー					X	R/W	
		D1	F8TU1	8bitタイマ1アンダーフロー					X	R/W	
		D0	F8TU0	8bitタイマ0アンダーフロー					X	R/W	
シリアル/F 割り込み 要因フラグ レジスタ	0040286 (B)	D7-6	—	reserved	—			—	—	読み出し時: 0	
		D5	FSTX1	SIF Ch.1送信バッファエンpty	1	要因発生	0	要因なし	X	R/W	
		D4	FSRX1	SIF Ch.1受信バッファフル					X	R/W	
		D3	FSERR1	SIF Ch.1受信エラー					X	R/W	
		D2	FSTX0	SIF Ch.0送信バッファエンpty					X	R/W	
		D1	FSRX0	SIF Ch.0受信バッファフル					X	R/W	
		D0	FSERR0	SIF Ch.0受信エラー					X	R/W	

レジスタ名	アドレス	ビット	名 称	機 能	設 定		Init.	R/W	注 釈						
ポート入力4-7、 計時タイマ、A/D 割り込み要因 フラグレジスタ	0040287 (B)	D7-6	-	reserved	1	要因発生	0	要因なし	-	読み出し時: 0					
		D5	FP7	ポート入力7					X		R/W				
		D4	FP6	ポート入力6					X		R/W				
		D3	FP5	ポート入力5					X		R/W				
		D2	FP4	ポート入力4					X		R/W				
		D1	FCTM	計時タイマ					X		R/W				
		D0	FADE	A/D変換器					X		R/W				
ポート入力0-3、 高速DMA Ch.0/1、 16bitタイマ0 IDMAリクエスト レジスタ	0040290 (B)	D7	R16TC0	16bitタイマ0コンペアA	1	IDMA要求	0	割り込み 要求	0	R/W					
		D6	R16TU0	16bitタイマ0コンペアB					0	R/W					
		D5	RHDM1	高速DMA Ch.1					0	R/W					
		D4	RHDM0	高速DMA Ch.0					0	R/W					
		D3	RP3	ポート入力3					0	R/W					
		D2	RP2	ポート入力2					0	R/W					
		D1	RP1	ポート入力1					0	R/W					
		D0	RP0	ポート入力0					0	R/W					
16bitタイマ1-4 IDMAリクエスト レジスタ	0040291 (B)	D7	R16TC4	16bitタイマ4コンペアA	1	IDMA要求	0	割り込み 要求	0	R/W					
		D6	R16TU4	16bitタイマ4コンペアB					0	R/W					
		D5	R16TC3	16bitタイマ3コンペアA					0	R/W					
		D4	R16TU3	16bitタイマ3コンペアB					0	R/W					
		D3	R16TC2	16bitタイマ2コンペアA					0	R/W					
		D2	R16TU2	16bitタイマ2コンペアB					0	R/W					
		D1	R16TC1	16bitタイマ1コンペアA					0	R/W					
		D0	R16TU1	16bitタイマ1コンペアB					0	R/W					
16bitタイマ5、 8bitタイマ、 シリアル/F Ch.0 IDMAリクエスト レジスタ	0040292 (B)	D7	RSTX0	SIF Ch.0送信バッファエンプティ	1	IDMA要求	0	割り込み 要求	0	R/W					
		D6	RSRX0	SIF Ch.0受信バッファフル					0	R/W					
		D5	R8TU3	8bitタイマ3アンダーフロー					0	R/W					
		D4	R8TU2	8bitタイマ2アンダーフロー					0	R/W					
		D3	R8TU1	8bitタイマ1アンダーフロー					0	R/W					
		D2	R8TU0	8bitタイマ0アンダーフロー					0	R/W					
		D1	R16TC5	16bitタイマ5コンペアA					0	R/W					
		D0	R16TU5	16bitタイマ5コンペアB					0	R/W					
シリアル/F Ch.1、A/D、ポート 入力4-7 IDMAリクエスト レジスタ	0040293 (B)	D7	RP7	ポート入力7	1	IDMA要求	0	割り込み 要求	0	R/W					
		D6	RP6	ポート入力6					0	R/W					
		D5	RP5	ポート入力5					0	R/W					
		D4	RP4	ポート入力4					0	R/W					
		D3	-	reserved	-	-	-	-	読み出し時: 0						
		D2	RADE	A/D変換器						1	IDMA要求	0	割り込み 要求	0	R/W
		D1	RSTX1	SIF Ch.1送信バッファエンプティ										0	R/W
		D0	RSRX1	SIF Ch.1受信バッファフル										0	R/W
ポート入力0-3、 高速DMA Ch.0/1、 16bitタイマ0 IDMAイネーブル レジスタ	0040294 (B)	D7	DE16TC0	16bitタイマ0コンペアA	1	IDMA許可	0	IDMA禁止	0	R/W					
		D6	DE16TU0	16bitタイマ0コンペアB					0	R/W					
		D5	DEHDM1	高速DMA Ch.1					0	R/W					
		D4	DEHDM0	高速DMA Ch.0					0	R/W					
		D3	DEP3	ポート入力3					0	R/W					
		D2	DEP2	ポート入力2					0	R/W					
		D1	DEP1	ポート入力1					0	R/W					
		D0	DEP0	ポート入力0					0	R/W					
16bitタイマ1-4 IDMAイネーブル レジスタ	0040295 (B)	D7	DE16TC4	16bitタイマ4コンペアA	1	IDMA許可	0	IDMA禁止	0	R/W					
		D6	DE16TU4	16bitタイマ4コンペアB					0	R/W					
		D5	DE16TC3	16bitタイマ3コンペアA					0	R/W					
		D4	DE16TU3	16bitタイマ3コンペアB					0	R/W					
		D3	DE16TC2	16bitタイマ2コンペアA					0	R/W					
		D2	DE16TU2	16bitタイマ2コンペアB					0	R/W					
		D1	DE16TC1	16bitタイマ1コンペアA					0	R/W					
		D0	DE16TU1	16bitタイマ1コンペアB					0	R/W					
16bitタイマ5、 8bitタイマ、 シリアル/F Ch.0 IDMAイネーブル レジスタ	0040296 (B)	D7	DESTX0	SIF Ch.0送信バッファエンプティ	1	IDMA許可	0	IDMA禁止	0	R/W					
		D6	DESRX0	SIF Ch.0受信バッファフル					0	R/W					
		D5	DE8TU3	8bitタイマ3アンダーフロー					0	R/W					
		D4	DE8TU2	8bitタイマ2アンダーフロー					0	R/W					
		D3	DE8TU1	8bitタイマ1アンダーフロー					0	R/W					
		D2	DE8TU0	8bitタイマ0アンダーフロー					0	R/W					
		D1	DE16TC5	16bitタイマ5コンペアA					0	R/W					
		D0	DE16TU5	16bitタイマ5コンペアB					0	R/W					
シリアル/F Ch.1、A/D、ポート 入力4-7 IDMAイネーブル レジスタ	0040297 (B)	D7	DEP7	ポート入力7	1	IDMA許可	0	IDMA禁止	0	R/W					
		D6	DEP6	ポート入力6					0	R/W					
		D5	DEP5	ポート入力5					0	R/W					
		D4	DEP4	ポート入力4					0	R/W					
		D3	-	reserved	-	-	-	-	読み出し時: 0						
		D2	DEADE	A/D変換器						1	IDMA許可	0	IDMA禁止	0	R/W
		D1	DESTX1	SIF Ch.1送信バッファエンプティ										0	R/W
		D0	DESRX1	SIF Ch.1受信バッファフル										0	R/W

II コアブロック: ITC(割り込みコントローラ)

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
高速DMA Ch.0/1 トリガ設定 レジスタ	0040298 (B)	D7 D6 D5 D4	HSD1S3 HSD1S2 HSD1S1 HSD1S0	高速DMA Ch.1トリガ設定	0 ソフトウェアトリガ 1 K51入力(立ち下がりエッジ) 2 K51入力(立ち上がりエッジ) 3 ポート1入力 4 ポート5入力 5 8bitタイマCh.1アンダーフロー 6 16bitタイマCh.1コンペアB 7 16bitタイマCh.1コンペアA 8 16bitタイマCh.5コンペアB 9 16bitタイマCh.5コンペアA A SI/F Ch.1 Rx bufフル B SI/F Ch.1 Tx bufエンプティ C A/D変換終了	0 0 0 0	R/W	
		D3 D2 D1 D0	HSD0S3 HSD0S2 HSD0S1 HSD0S0	高速DMA Ch.0トリガ設定	0 ソフトウェアトリガ 1 K50入力(立ち下がりエッジ) 2 K50入力(立ち上がりエッジ) 3 ポート0入力 4 ポート4入力 5 8bitタイマCh.0アンダーフロー 6 16bitタイマCh.0コンペアB 7 16bitタイマCh.0コンペアA 8 16bitタイマCh.4コンペアB 9 16bitタイマCh.4コンペアA A SI/F Ch.0 Rx bufフル B SI/F Ch.0 Tx bufエンプティ C A/D変換終了	0 0 0 0	R/W	
高速DMA Ch.2/3 トリガ設定 レジスタ	0040299 (B)	D7 D6 D5 D4	HSD3S3 HSD3S2 HSD3S1 HSD3S0	高速DMA Ch.3トリガ設定	0 ソフトウェアトリガ 1 K54入力(立ち下がりエッジ) 2 K54入力(立ち上がりエッジ) 3 ポート3入力 4 ポート7入力 5 8bitタイマCh.3アンダーフロー 6 16bitタイマCh.3コンペアB 7 16bitタイマCh.3コンペアA 8 16bitタイマCh.5コンペアB 9 16bitタイマCh.5コンペアA A SI/F Ch.1 Rx bufフル B SI/F Ch.1 Tx bufエンプティ C A/D変換終了	0 0 0 0	R/W	
		D3 D2 D1 D0	HSD2S3 HSD2S2 HSD2S1 HSD2S0	高速DMA Ch.2トリガ設定	0 ソフトウェアトリガ 1 K53入力(立ち下がりエッジ) 2 K53入力(立ち上がりエッジ) 3 ポート2入力 4 ポート6入力 5 8bitタイマCh.2アンダーフロー 6 16bitタイマCh.2コンペアB 7 16bitタイマCh.2コンペアA 8 16bitタイマCh.4コンペアB 9 16bitタイマCh.4コンペアA A SI/F Ch.0 Rx bufフル B SI/F Ch.0 Tx bufエンプティ C A/D変換終了	0 0 0 0	R/W	
フラグセット/リ セット方式選択 レジスタ	004029F (B)	D7-3	—	reserved	—	—	—	—
		D2	DENONLY	IDMAイネーブルレジスタ セット方式選択	1 セット オンリー	0 RD/WR	1	R/W
		D1	IDMAONLY	IDMAリクエストレジスタ セット方式選択	1 セット オンリー	0 RD/WR	1	R/W
		D0	RSTONLY	割り込み要因フラグ リセット方式選択	1 リセット オンリー	0 RD/WR	1	R/W

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
TTBRレジスタ書き込み保護レジスタ	004812D (B)	D7	TBRP7	TTBRレジスタ書き込み保護	01011001(0x59)書き込みによりTTBRレジスタ(0x48134)の書き込み保護を解除 それ以外は書き込み禁止に設定	0	W	読み出し時: 不定
		D6	TBRP6			0		
		D5	TBRP5			0		
		D4	TBRP4			0		
		D3	TBRP3			0		
		D2	TBRP2			0		
		D1	TBRP1			0		
		D0	TBRP0			0		
TTBR 下位レジスタ	0048134 (HW)	DF	TTBR15	トラップテーブル ベースアドレス bit[15:10]		0	R/W	
		DE	TTBR14			0		
		DD	TTBR13			0		
		DC	TTBR12			0		
		DB	TTBR11			0		
		DA	TTBR10			0		
		D9	TTBR09	トラップテーブル ベースアドレス bit[9:0]	0に固定	0	R	読み出し時: 0 1書き込み禁止
		D8	TTBR08			0		
		D7	TTBR07			0		
		D6	TTBR06			0		
		D5	TTBR05			0		
		D4	TTBR04			0		
		D3	TTBR03			0		
		D2	TTBR02			0		
		D1	TTBR01			0		
		D0	TTBR00			0		
TTBR 上位レジスタ	0048136 (HW)	DF	TTBR33	トラップテーブル ベースアドレス bit[31:28]	0に固定	0	R	読み出し時: 0 1書き込み禁止
		DE	TTBR32			0		
		DD	TTBR31			0		
		DC	TTBR30			0		
		DB	TTBR2B	トラップテーブル ベースアドレス bit[27:16]		0	R/W	
		DA	TTBR2A			0		
		D9	TTBR29			0		
		D8	TTBR28			0		
		D7	TTBR27			1		
		D6	TTBR26			1		
		D5	TTBR25			0		
		D4	TTBR24			0		
		D3	TTBR23			0		
		D2	TTBR22			0		
		D1	TTBR21			0		
		D0	TTBR20			0		

以下、各制御レジスタ/ビットの基本機能をまとめて説明します。個々の割り込み系列/要因ごとの内容については、各周辺回路の説明を参照してください。

Pxxx2-Pxxx0: 割り込みプライオリティレジスタ

割り込み系列の優先レベルを0～7の範囲で設定します。

割り込みプライオリティレジスタがPSRのILの値以下に設定されている場合、割り込みは発生しません。

イニシャルリセット時、割り込みプライオリティレジスタは不定となります。

Exxx: 割り込みイネーブルレジスタ

CPUに対する割り込みの発生を許可または禁止します。

"1"書き込み: 割り込み許可

"0"書き込み: 割り込み禁止

読み出し: 可能

割り込みイネーブルレジスタのビットを"1"に設定すると対応する割り込みが許可され、"0"に設定すると割り込みが禁止されます。

IDMAの起動要求、スタンバイモードの解除に使用する割り込み要因に対応する割り込みイネーブルレジスタのビットも、割り込み許可に設定しておくことが必要です。

イニシャルリセット時、割り込みイネーブルレジスタは"0"(割り込み禁止)に設定されます。

Fxxx: 割り込み要因フラグ

割り込み要因の発生状態を示します。

- 読み出し時
 - "1"読み出し: 割り込み要因あり
 - "0"読み出し: 割り込み要因なし
- リセットオンリー方式書き込み時 (デフォルト)
 - "1"書き込み: 要因フラグをリセット
 - "0"書き込み: 無効
- リード/ライト方式書き込み時
 - "1"書き込み: 要因フラグをセット
 - "0"書き込み: 要因フラグをリセット

割り込み要因フラグは各周辺回路で割り込み要因が発生すると"1"にセットされます。

このとき、以下の条件が成立していれば、CPUに対し割り込みが発生します。

1. 対応する割り込みイネーブルレジスタのビットが"1"に設定されている。
2. 他の割り込み優先レベルの高い割り込み要求が発生していない。
3. PSRのIEビットが"1"(割り込み許可)に設定されている。
4. 対応する割り込みプライオリティレジスタがCPUの割り込みレベル(IL)より高いレベルに設定されている。

なお、割り込み要因をIDMA要求として使用する場合、上記の条件が成立している場合でも、割り込み要因発生時点でCPUに対する割り込み要求は出力されません。IDMAの設定で割り込みを許可してあれば、IDMAによるデータ転送終了後に上記の条件で割り込みが発生します。

割り込み要因フラグは割り込みイネーブルレジスタや割り込みプライオリティレジスタの設定にかかわらず、割り込み要因の発生により"1"にセットされます。

割り込み発生後、次の割り込みを受け付けるには、割り込み要因フラグのリセットとPSRの再設定(割り込みプライオリティレジスタが示すレベルより低いレベルをILに設定しIEビットを"1"にセットするか、reti命令を実行する)が必要です。

割り込み要因フラグはソフトウェアによる書き込みよってのみリセットされます。割り込み要因フラグをリセットせずにPSRを割り込み受け付け可能な状態に再設定(reti命令の実行も含む)すると、再度同じ割り込みが発生しますので注意してください。また、リセットのための書き込み値はリセットオンリー方式(RSTONLY = "1")の場合が"1"、リード/ライト方式(RSTONLY = "0")の場合が"0"となりますので注意してください。

イニシャルリセット時、割り込み要因フラグは不定となりますので、必ずソフトウェアでリセットしてください。

Rxxx: IDMAリクエストレジスタ

割り込み要因発生時にIDMAを起動するかどうか設定します。

- セットオンリー方式(デフォルト)
 - "1"書き込み: IDMA要求
 - "0"書き込み: 無効
 - 読み出し: 可能
- リード/ライト方式
 - "1"書き込み: IDMA要求
 - "0"書き込み: 割り込み要求
 - 読み出し: 可能

IDMAリクエストレジスタのビットを"1"に設定すると、対応する割り込み要因発生時にIDMAが起動し、プログラムされたデータ転送を行います。"0"に設定すると通常の割り込み処理が行われ、IDMAは起動しません。

IDMAについては"IDMA(インテリジェントDMA)"を参照してください。

IDMA側で割り込み許可に設定され、DMA転送終了時に転送回数カウンタが"0"となった場合、IDMAリクエストレジスタのビットは"0"にリセットされ、IDMAを起動した割り込み要因による割り込み要求が発生します。

イニシャルリセット時、IDMAリクエストレジスタは"0"(割り込み要求)に設定されます。

DExxx: IDMAイネーブルレジスタ

割り込み要因によるIDMA転送を許可または禁止します。

- セットオンリー方式(デフォルト)

"1"書き込み: IDMA許可

"0"書き込み: 無効

読み出し: 可能

- リード/ライト方式

"1"書き込み: IDMA許可

"0"書き込み: IDMA禁止

読み出し: 可能

IDMAイネーブルレジスタのビットを"1"に設定すると、対応する割り込み要因によるIDMAの起動を許可します。"0"に設定するとIDMA起動要求は受け付けられません。

イニシャルリセット時、IDMAイネーブルレジスタは"0"(IDMA禁止)に設定されます。

RSTONLY: 割り込み要因フラグリセット方式選択(D0/0x4029F<フラグセット/リセット方式選択レジスタ>)

割り込み要因フラグのリセット方式を選択します。

"1"書き込み: リセットオンリー方式

"0"書き込み: リード/ライト方式

読み出し: 可能

リセットオンリー方式の場合、割り込み要因フラグは"1"を書き込むことでリセットされます。

"0"を書き込んだ要因フラグはセットもリセットもされません。したがって、特定の要因フラグのみを確実にリセットできます。ただし、リード・モディファイ・ライト命令(bset, bclr, bnot)を使用すると、"1"にセットされた割り込み要因フラグが書き込み時にリセットされますので注意してください。この方式では、ソフトウェアで割り込み要因フラグをセットすることはできません。

リード/ライト方式はRSTONLYに"0"を書き込むことにより設定されます。この方式の場合、割り込み要因フラグは他のレジスタと同様に読み出し/書き込みが許可されます。したがって、"0"を書き込むとリセットされ、"1"を書き込むとセットされます。この場合、"0"を書き込んだ要因フラグがすべてリセットされてしまいます。リード・モディファイ・ライトを行う場合でも、読み出しと書き込みの間に割り込み要因が発生する可能性がありますので注意してください。

イニシャルリセット時、RSTONLYは"1"(リセットオンリー方式)に設定されます。

IDMAONLY: IDMAリクエストレジスタセット方式選択(D1/0x4029F<フラグセット/リセット方式選択レジスタ>)

IDMAリクエストレジスタのセット方式を選択します。

"1"書き込み: セットオンリー方式

"0"書き込み: リード/ライト方式

読み出し: 可能

セットオンリー方式の場合、IDMAリクエストビットは"1"を書き込むことでセットされます。

"0"を書き込んだIDMAリクエストビットはセットもリセットもされません。したがって、特定のIDMAリクエストビットのみを確実にセットできます。リード・モディファイ・ライト命令(bset, bclr, bnot)を使用しても、"1"にセットされたIDMAリクエストビットは書き込み時にリセットされませんので注意してください。

II コアブロック: ITC(割り込みコントローラ)

リード/ライト方式はIDMAONLYに"0"を書き込むことにより設定されます。この方式の場合、IDMAリクエストレジスタは他のレジスタと同様に読み出し/書き込みが許可されます。したがって、"0"を書き込むとリセットされ、"1"を書き込むとセットされます。この場合、"0"を書き込んだIDMAリクエストビットがすべてリセットされてしまいます。リード・モディファイ・ライトを行う場合でも、読み出しと書き込みの間にIDMAリクエストビットがハードウェアによってリセットされる可能性がありますので注意してください。

イニシャルリセット時、IDMAONLYは"1"(セットオンリー方式)に設定されます。

DENONLY: IDMAイネーブルレジスタセット方式選択(D2/0x4029F<フラグセット/リセット方式選択レジスタ>)

IDMAイネーブルレジスタのセット方式を選択します。

"1"書き込み: セットオンリー方式

"0"書き込み: リード/ライト方式

読み出し: 可能

セットオンリー方式の場合、IDMAイネーブルビットは"1"を書き込むことでセットされます。

"0"を書き込んだIDMAイネーブルビットはセットもリセットもされません。したがって、特定のIDMAイネーブルビットのみを確実にセットできます。リード・モディファイ・ライト命令(bset, bclr, bnot)を使用しても、"1"にセットされたIDMAイネーブルビットは書き込み時にリセットされませんので注意してください。

リード/ライト方式はDENONLYに"0"を書き込むことにより設定されます。この方式の場合、IDMAイネーブルレジスタは他のレジスタと同様に読み出し/書き込みが許可されます。したがって、"0"を書き込むとリセットされ、"1"を書き込むとセットされます。この場合、"0"を書き込んだIDMAイネーブルビットがすべてリセットされてしまいます。リード・モディファイ・ライトを行う場合でも、読み出しと書き込みの間にIDMAイネーブルビットがハードウェアによってリセットされる可能性がありますので注意してください。

イニシャルリセット時、DENONLYは"1"(セットオンリー方式)に設定されます。

TBRP7-TBRP0: TTBRレジスタ書き込み保護([D7:0]/0x4812D<TTBRレジスタ書き込み保護レジスタ>)

TTBRレジスタの書き込み保護を解除します。

0x59書き込み: 書き込み保護解除

上記以外の書き込み: ノーオペレーション(書き込み保護)

読み出し: 可能

TTBRレジスタに書き込みを行う場合は、その前にTBRPを0x59に設定し、書き込み保護を解除してください。その後、TTBRの最上位バイト(0x48137)にデータが書き込まれると書き込み禁止状態に戻ります。イニシャルリセット時、TBRPレジスタは0x0(書き込み保護)に設定されます。

TTBR09-TTBR00: トラップテーブルベースアドレスbit[9:0](D[9:0]/0x48134[HW]<TTBR下位レジスタ>)

TTBR15-TTBR10: トラップテーブルベースアドレスbit[15:10](D[F:A]/0x48134[HW]<TTBR下位レジスタ>)

TTBR2B-TTBR20: トラップテーブルベースアドレスbit[27:16](D[B:0]/0x48136[HW]<TTBR上位レジスタ>)

TTBR33-TTBR30: トラップテーブルベースアドレスbit[31:28](D[F:C]/0x48136[HW]<TTBR上位レジスタ>)

トラップテーブル先頭アドレスを設定します。

TTBR0とTTBR3は読み出し専用で"0"に固定されます。このため、トラップテーブルの先頭アドレスは常に1KB境界アドレスから始まります。

なお、TTBRレジスタは誤って書き換えられることのないように、通常は書き込み禁止状態に置かれ、この書き込み保護機能を解除するためにTTBRレジスタ書き込み保護レジスタTBRP(D[7:0]/0x4812D[Byte])が用意されています。TBRPレジスタに0x59を書き込むとTTBRレジスタへの書き込みが許可され、TTBRレジスタの最上位バイト(0x48137)への書き込みにより書き込み禁止状態に戻ります。したがって、TTBRレジスタへの書き込みは下位ハーフワードから先に行う必要があります。ただし、下位と上位ハーフワードの書き込みの間にNMI等が発生すると誤動作しますので、ワード書き込みを推奨します。

イニシャルリセット後、TTBRレジスタは0x0C00000に設定されます。

プログラミング上の注意事項

- (1) スタンバイモードからの再起動用の割り込み要因がIDMAを起動するように設定されている場合、その割り込みによりIDMAが起動します。SLEEPモードの場合は高速(OSC3)発振回路も発振を開始します。ただし、IDMA側の設定でIDMA終了後の割り込みが禁止されていると、CPUへの割り込み要求信号が発生しないため、CPUは動作を停止したままとなり次の割り込み要求が発生するまで動作を開始しません。
- (2) S1C33000コアCPUの機能としては、ILによって割り込みレベルを0～15の16種類に設定可能です。ただし、本割り込みコントローラでは割り込みプライオリティレジスタが3ビットのため、各割り込み系列の割り込みレベルを8以上に設定することはできません。
- (3) リセットオンリー方式で割り込み要因フラグをリセットする("1"を書き込む)場合、リード・モディファイ・ライト命令(bset, bclr, bnot)を使用すると、同じアドレスで"1"にセットされた他の割り込み要因フラグが書き込み時にリセットされますので注意してください。リード/ライト方式でリセットする("0"を書き込む)場合、"0"を書き込んだ要因フラグがすべてリセットされてしまいます。リード・モディファイ・ライトを行うと、読み出しと書き込みの間に割り込み要因が発生する可能性がありますので注意してください。
また、IDMAリクエストレジスタ、IDMAイネーブルレジスタのセットオンリー方式、リード/ライト方式についても同様の注意が必要です。
- (4) イニシャルリセット後、割り込み要因フラグおよび割り込みプライオリティレジスタは不定となります。不要な割り込みやIDMA要求の発生を防止するため、必ずプログラムでリセットしてください。
- (5) 割り込み発生後は、同じ要因による割り込みの再発生を防止するため、割り込みを許可、PSRを再設定またはreti命令を実行する前に必ず割り込み要因フラグをリセットしてください。

このページはブランクです。

II-6 CLG(クロックジェネレータ)

この章では、システムクロックの制御方法について説明します。

クロックジェネレータの構成

C33コアブロックは、高速発振回路(OSC3)とPLLで構成されるクロックジェネレータを内蔵しています。高速(OSC3)発振回路はCPUと内蔵周辺回路(DMA、シリアルインタフェース、プログラマブルタイマ、A/D変換器等)用のメインクロックを発生します。

また、クロックジェネレータは、周辺回路ブロックで生成される低速(OSC1)クロック(32.768kHz Typ.)などのサブクロックを入力することができます。このサブクロックは計時タイマ用および省電力化のためにCPUを低速動作させるクロックとして使用可能です。

注: 低速(OSC1)発振回路を含む周辺回路ブロックを搭載すると、CPUと内蔵周辺回路(DMA、シリアルインタフェース、プログラマブルタイマ、A/D変換器等)用のソースクロックがそれぞれ個別にOSC3とOSC1から選択できます。詳細は、本章の"CPU動作クロックの設定と切り換え"、周辺回路ブロックの"プリスケラ"および"低速(OSC1)発振回路"を参照してください。

図6.1にクロックジェネレータの構成を示します。




図6.1 クロックジェネレータの構成

イニシャルリセット後は、高速(OSC3)発振回路の出力(OSC3クロック)がCPUの動作クロックに設定されます。

低速(OSC1)発振回路を搭載すると、CPUの動作クロックはプログラムによって低速(OSC1)発振回路の出力(OSC1クロック)に切り換えることができます。また、各発振回路をプログラムによって停止させることもできます。

計時処理等のOSC3クロックが不要な場合は消費電流を低減させるため、OSC1クロックをCPUの動作クロックに設定し、高速(OSC3)発振回路を停止させてください。また、SLEEPモードに設定すると高速(OSC3)発振回路が停止し、消費電流が大幅に低減できます(計時タイマ以外の動作が不要な場合)。

クロックジェネレータの入出力端子

表6.1に発振回路の入出力端子を示します。

表6.1 クロックジェネレータの入出力端子

端子名	I/O	機 能				
OSC3	I	高速(OSC3)発振入力端子: 水晶/セラミック発振または外部クロック入力				
OSC4	O	高速(OSC3)発振出力端子: 水晶/セラミック発振(外部クロック入力時は開放)				
PLL	–	PLL用コンデンサ接続端子				
PLLS[1:0]	I	PLL設定端子				
		PLLS1	PLLS0	fin (fosc3)	fout (fpSCIN)	備考
		1	1	10~30MHz	20~60MHz	ROM無し、および3.3V±0.3V時
				10~25MHz	20~50MHz	ROM有り、または3.0V±0.3V時
		0	1	10~15MHz	40~60MHz	ROM無し、および3.3V±0.3V時
		10~12.5MHz	40~50MHz	ROM有り、または3.0V±0.3V時		
		0	0	PLL未使用	L*	* PLL未使用時はOSC3クロックを直接使用

高速(OSC3)発振回路

高速(OSC3)発振回路はCPUと内蔵周辺回路(DMA、シリアルインタフェース、プログラマブルタイマ、A/D変換器等)用のメインクロックを発生します。
水晶発振回路またはセラミック発振回路として使用可能です。また、外部よりクロックを入力することもできます。

図6.2に高速(OSC3)発振回路の構造を示します。




図6.2 高速(OSC3)発振回路

水晶またはセラミック発振回路として使用する場合は、水晶(X'tal2)またはセラミック(Ceramic)振動子と帰還抵抗(Rf)をOSC3~OSC4端子間に、2つのコンデンサ(CG2、Cd2)をそれぞれOSC3端子~Vss間、OSC4端子~Vss間に接続してください。
外部クロックを使用する場合はOSC4端子を開放し、矩形波のクロックをOSC3端子に入力してください。発振周波数の範囲は10MHz~33MHzです。この周波数範囲は外部クロックを入力する場合にも適用されます。

注: PLLを使用する場合、発振周波数範囲はPLLの設定により変わります。表6.2を参照してください。

発振特性と外部クロックの入力特性については"電気的特性"を参照してください。

PLL

PLLは高速(OSC3)クロックを入力し、その周波数を通倍します。通倍モードは、OSC3発振周波数に合わせて、PLLS[1:0]端子で設定可能です。

表6.2 PLLS[1:0]端子の設定

PLLS1	PLLS0	モード	fin (OSC3クロック)	fout	備考
1	1	x2	10~30MHz 10~25MHz	20~60MHz 20~50MHz	ROM無し、および3.3V±0.3V時 ROM有り、または3.3V±0.3V時
0	1	x4	10~15MHz 10~12.5MHz	40~60MHz 40~50MHz	ROM無し、および3.3V±0.3V時 ROM有り、または3.3V±0.3V時
0	0	PLL 未使用	—	未使用	

図6.3にPLL用端子の基本外部結線図を示します。




図6.3 PLL使用時の基本外部結線図

注: PLLを使用しない場合は、OSC3発振出力がクロックとして使用されます。この場合の発振周波数範囲は10MHz~33MHzです。また、PLLC端子はオープンとしてください。

発振の制御

高速(OSC3)発振回路は、パワーコントロールレジスタ(0x40180)のSOSC3 (D1)によって発振のON/OFFが制御できます。

SOSC3に"0"を書き込むと高速(OSC3)発振回路が停止し、"1"を書き込むと発振を再開します。

イニシャルリセット時、SOSC3は"1"に設定され、高速(OSC3)発振回路はONとなります。

注: • CPUの動作クロック原振に高速(OSC3)発振回路を使用している場合は、高速(OSC3)発振回路を停止させることはできません。その場合のSOSC3への"0"書き込みは無効です。また、パワーコントロールレジスタ保護フラグが0b10010110に設定されている場合にのみ、SOSC3への書き込みが行えます。

- 発振回路をONにした直後は、発振が安定するまである程度の時間を要します(3.3V系水晶振動子の場合で最大10ms)。誤動作を防止するため、発振が安定するまではそのクロックを使用しないでください。

高速(OSC3)発振回路はSLEEP時にも停止します。

CPU動作クロックの設定と切り換え

■ CPU動作周波数の設定

CPUを高速(OSC3)クロックで動作させる場合、動作周波数を4段階に切り換えることができます。この切り換えは、パワーコントロールレジスタ(0x40180)のCLKDT[1:0](D[7:6])によって行います。

表6.3 CPU動作クロックの設定

CLKDT1	CLKDT0	分周比
1	1	fout/8
1	0	fout/4
0	1	fout/2
0	0	fout/1

fout: PLL出力周波数

ここで設定したクロックがシステムクロックとなり、CPUの動作クロックおよびバスクロックとして使用されます。

イニシャルリセット時はfout/1に設定され、高速(OSC3)発振クロックで直接動作します。

CPUの動作速度を落とすことで消費電流を低減できますので、必要に応じて切り換えてください。

この設定は高速(OSC3)クロックに対してのみ有効で、低速(OSC1)クロックをシステムクロックとして使用する場合は無効です。

注: CLKDT[1:0]への書き込みは、パワーコントロールレジスタ保護フラグが0b10010110に設定されている場合にのみ有効です。

■ CPU動作クロックの切り換え

注: CPU動作クロックの切り換え(OSC3→OSC1)は、周辺回路ブロックの低速(OSC1)発振回路を使用している場合にのみ可能です。

イニシャルリセット後、CPUはOSC3クロックにより動作を開始します。内蔵周辺回路もすべて動作します。

OSC3クロックをソースクロックとする周辺回路(プログラマブルタイマ、シリアルインタフェース、A/D変換器等)の動作が不要でCPUも低速動作で処理可能な場合は、CPUの動作クロックをOSC1クロックに切り換えて消費電流を低減させることができます。この動作クロックの切り換えは、パワーコントロールレジスタ(0x40180)のCLKCHG(D2)によって行います。

OSC3クロックからOSC1クロックへの切り換え手順

1. 低速(OSC1)発振回路をON (SOSC1に"1"を書き込み)
 2. OSC1発振が安定するまで(3秒以上)ウェイト
 3. CPU動作クロックの切り換え (CLKCHGに"0"を書き込み)
 4. 高速(OSC3)発振回路をOFF (SOSC3に"0"を書き込み)
- ※ 1と2は低速(OSC1)発振回路が停止している場合にのみ必要です。

注: ・OSC3からOSC1へのクロック切り換えと、OSC3発振OFFは別々の命令で行ってください。1命令で同時に処理すると、CPUの誤動作につながります。

- ・プログラマブルタイマ、A/D変換器、シリアルインタフェースなど、OSC3発振回路を原振とする周辺回路は、誤動作を防止するためOSC3発振を停止する前に動作を終了させてください。

OSC1クロックからOSC3クロックへの切り換え手順

1. 高速(OSC3)発振回路をON (SOSC3に"1"を書き込み)
2. OSC3発振が安定するまで(3.3V系水晶振動子の場合10ms以上)ウェイト
3. CPU動作クロックの切り換え (CLKCHGに"1"を書き込み)

注: CLKCHGによる動作クロックの切り換えは、発振回路が両方ともONしている場合で、パワーコントロールレジスタ保護フラグが0b10010110に設定されている場合にのみ有効です。

パワーコントロールレジスタ保護フラグ

発振回路とCPU動作クロックの制御を行うアドレス0x40180のパワーコントロールレジスタは、不要な書き込みによる誤動作を防止するため、通常は書き込み禁止状態となっています。

書き込み可能な状態にするには、パワーコントロールレジスタ保護レジスタ(0x4019E)のCLGP[7:0](D7:0))に0b10010110を設定する必要があります。なお、この設定はパワーコントロールレジスタ(0x40180)への1回の書き込みのみを許可し、書き込みが行われるとCLGP[7:0]のすべてのビットが"0"にクリアされます。したがって、パワーコントロールレジスタ(0x40180)への書き込みを行う場合は、その都度CLGP[7:0]に0b10010110を設定してください。

CLGP[7:0]は、パワーコントロールレジスタ(0x40180)の読み出しには影響を与えません。

スタンバイモード時の動作

halt命令の実行により設定されるHALTモードでは、高速(OSC3)発振回路および低速(OSC1)発振回路はHALTモードへ移行する前の状態を保持します。したがって、HALTモードへの移行前および解除後に発振回路を制御する必要は特にありません。

slp命令の実行により設定されるSLEEPモードの場合、SLEEP状態へ移行すると高速(OSC3)発振回路が動作を停止します。SLEEPモードへの移行前に高速(OSC3)発振回路が動作していた場合は、SLEEPモードが解除されると発振を再開します。

また、SLEEPモードへの移行前にCPUがOSC3クロックで動作していた場合は、SLEEP解除後もCPUはOSC3クロックによって動作を再開します。高速(OSC3)発振回路は発振開始から発振が安定するまでに10ms程度(3.3V系水晶振動子の場合)の時間を要します。C33コアブロックではこの間のCPUの再起動による誤動作を防止するため、SLEEP解除後はCPUに対するOSC3クロックの供給をハードウェアによって禁止できるようになっています。この機能はクロックオプションレジスタ(0x40190)の8T1ON(D2)によって選択します。クロック供給を開始するまでの待ち時間は、8ビットプログラマブルタイマ1によって設定します。

この機能を使用した処理手順と動作を以下に示します。

1. 8ビットプログラマブルタイマ1の割り込みを禁止
2. 8ビットプログラマブルタイマ1にカウンタ初期値をプリセット
余裕を持った安定待ち時間となるように値を設定してください。プリスケアラによる8ビットプログラマブルタイマ1入力クロックの設定も必要です。
3. SLEEPモードの解除に使用する割り込みを許可
割り込みを許可する前に、必ず割り込み要因フラグをリセットしてください。
4. 8T1ONに"0"書き込み (SLEEP解除後の発振安定待ち機能をON)
5. 8ビットプログラマブルタイマ1のカウントをスタート
6. slp命令によってSLEEPモードに移行
:
SLEEPモード
:
7. NMI、入力ポートまたは計時タイマ割り込みによりSLEEPモードを解除
8. SLEEPモードの解除により、高速(OSC3)発振回路が発振を開始
OSC3クロックにより8ビットプログラマブルタイマ1もカウントを開始します。
9. 8ビットプログラマブルタイマ1にアンダーフローが発生
アンダーフロー信号によりCPUへの動作クロックの供給を開始し、CPUが再起動します。

8ビットプログラマブルタイマ、プリスケアラ、割り込みの制御方法については、それぞれの説明を参照してください。

注: 8T1ONによる高速(OSC3)発振安定待ち機能はSLEEPモード解除時にのみ有効です。
8T1ONへの書き込みは、パワーコントロールレジスタ保護フラグが0b10010110に設定されている場合にのみ有効です。

クロックジェネレータのI/Oメモリ

表6.4にクロックジェネレータの制御ビットを示します。

表6.4 クロックジェネレータの制御ビット

レジスタ名	アドレス	ビット	名 称	機 能	設 定			Init.	R/W	注 釈	
パワー コントロール レジスタ	0040180 (B)	D7 D6	CLKDT1 CLKDT0	システムクロック分周比選択	CLKDT[1:0]		分周比	0 0	R/W		
				1 1 0 0	1 0 1 0	1/8 1/4 1/2 1/1					
		D5	PSCON	プリスケラOn/Off制御	1	On	0	Off	1		R/W
		D4-3	—	reserved	—			0	—		1書き込み禁止
		D2	CLKCHG	CPU動作クロック切り換え	1	OSC3	0	OSC1	1		R/W
		D1	SOSC3	高速(OSC3)発振On/Off制御	1	On	0	Off	1		R/W
		D0	SOSC1	低速(OSC1)発振On/Off制御	1	On	0	Off	1		R/W
クロック オプション レジスタ	0040190 (B)	D7-4	—	—	—			—	—	読み出し時: 0	
		D3	HLT2OP	HALTクロックオプション	1	On	0	Off	0	R/W	
		D2	8T1ON	高速(OSC3)発振待ち時間On	1	Off	0	On	1	R/W	
		D1	—	reserved	—			0	—	1書き込み禁止	
		D0	PF1ON	OSC1外部出力On/Off制御	1	On	0	Off	0	R/W	
パワー コントロール レジスタ 保護レジスタ	004019E (B)	D7	CLGP7	パワーコントロールレジスタ 保護フラグ	10010110(0x96)書き込みにより パワーコントロールレジスタ (0x40180)、クロックオプション レジスタ(0x40190)の書き込み保 護を解除 それ以外は書き込み禁止に設定			0	R/W		
		D6	CLGP6					0			
		D5	CLGP5					0			
		D4	CLGP4					0			
		D3	CLGP3					0			
		D2	CLGP2					0			
		D1	CLGP1					0			
		D0	CLGP0					0			

SOSC1: 低速(OSC1)発振制御(D0/0x40180<パワーコントロールレジスタ>)

低速(OSC1)発振回路の発振ON/OFFを制御します。

"1"書き込み: OSC1発振ON

"0"書き込み: OSC1発振OFF

読み出し: 可能

SOSC1に"0"を書き込むことにより低速(OSC1)発振回路が発振を停止し、"1"の書き込みで発振を再開します。発振を再開後は、発振が安定するまで標準動作条件で最大3秒の時間を要しますので、OSC1クロックはそれ以上の時間が経過後に使用してください。

SOSC1への書き込みはCLGP[7:0]が0b10010110に設定されている場合にのみ可能です。また、OSC1クロックでCPUが動作している場合は、"0"の書き込みは無効となり発振を停止しません。

イニシャルリセット時、SOSC1は"1"(OSC1発振ON)に設定されます。

注: この制御ビットは周辺回路ブロックの低速(OSC1)発振回路を使用している場合にのみ有効です。

SOSC3: 高速(OSC3)発振制御(D1/0x40180<パワーコントロールレジスタ>)

高速(OSC3)発振回路の発振ON/OFFを制御します。

"1"書き込み: OSC3発振ON

"0"書き込み: OSC3発振OFF

読み出し: 可能

SOSC3に"0"を書き込むことにより高速(OSC3)発振回路が発振を停止し、"1"の書き込みで発振を再開します。発振を再開後は、発振が安定するまで最大10ms(3.3V系水晶振動子、標準動作条件の場合)の時間を要しますので、OSC3クロックはそれ以上の時間が経過後に使用してください。

SOSC3への書き込みはCLGP[7:0]が0b10010110に設定されている場合にのみ可能です。また、OSC3クロックでCPUが動作している場合は、"0"の書き込みは無効となり発振を停止しません。

イニシャルリセット時、SOSC3は"1"(OSC3発振ON)に設定されます。

CLKCHG: CPU動作クロック切り換え(D2/0x40180<パワーコントロールレジスタ>)

CPUの動作クロックを選択します。

"1"書き込み: OSC3クロック

"0"書き込み: OSC1クロック

読み出し: 可能

CPUの動作クロックはCLKCHGに"1"を書き込んだ場合OSC3、"0"を書き込んだ場合OSC1となります。高速(OSC3)発振回路および低速(OSC1)発振回路が共にONの場合にのみ動作クロックの切り換えが行えます。また、CLKCHGへの書き込みはCLGP[7:0]が0b10010110に設定されている場合にのみ可能です。発振回路が発振を開始した直後は、発振が安定するまでCPUの動作クロックの切り換えは行わないでください。

イニシャルリセット時、CLKCHGは"1"(OSC3クロック)に設定されます。

注: この制御ビットは周辺回路ブロックの低速(OSC1)発振回路を使用している場合にのみ有効です。

CLKD1-CLKD0: CPU動作周波数選択(D[7:6]/0x40180<パワーコントロールレジスタ>)

CPUの動作クロック周波数を選択します。

表6.5 CPU動作クロックの設定

CLKD1	CLKD0	分周比
1	1	fout/8
1	0	fout/4
0	1	fout/2
0	0	fout/1

fout: PLL出力周波数

この設定は高速(OSC3)クロックで動作させる場合に有効で、低速(OSC1)クロックには無効です。

CLKD1[1:0]への書き込みはCLGP[7:0]が0b10010110に設定されている場合にのみ可能です。

イニシャルリセット時、CLKD1は"0"(fout/1)に設定されます。

8T1ON: 高速(OSC3)発振待ち機能設定(D2/0x40190<クロックオプションレジスタ>)

SLEEP解除後の高速(OSC3)発振待ち機能を設定します。

"1"書き込み: OFF

"0"書き込み: ON

読み出し: 可能

8T1ONに"0"を書き込むことにより、SLEEP解除後の高速(OSC3)発振待ち機能が有効となります。この機能を使用する場合は、SLEEP状態への移行前に8ビットプログラマブルタイム1に待ち時間を設定し、カウント動作を開始させておくことが必要です。SLEEP解除後は、8ビットプログラマブルタイム1がアンダーフローするまでOSC3クロックはCPUには供給されません。8T1ONが"1"に設定されている場合、この機能は働きます。高速(OSC3)発振待ち機能はSLEEP解除時のみ有効です。

8T1ONへの書き込みはCLGP[7:0]が0b10010110に設定されている場合にのみ可能です。

8T1ONへの書き込みを行う場合は、クロックオプションレジスタ(0x40190)の予約(reserved)ビット(D1)には必ず"0"を書き込んでください。

イニシャルリセット時、8T1ONは"0"(OFF)に設定されます。

HLT2OP: HALTクロックオプション(D3/0x40190<クロックオプションレジスタ>)

HALTモード時の状態(基本モードとHALT2モード)を選択します。

"1"書き込み: HALT2モード

"0"書き込み: 基本モード

読み出し: 可能

HALTモード時の状態は、HLT2OPに"1"を書き込むとHALT2モード、"0"を書き込むと基本モードになります。

HLT2OPへの書き込みはCLGP[7:0]が0b10010110に設定されている場合にのみ可能です。

イニシャルリセット時、HLT2OPは"0"(基本モード)に設定されます。

II コアブロック: CLG(クロックジェネレータ)

HALTモード(基本モードとHALT2モード)、SLEEPモードの動作状態は以下のとおりです。

表6.6 スタンバイモードの動作状態

スタンバイモード		動作状態	再起動
HALTモード	基本モード	• CPUクロック停止(CPU停止) • BCUへのクロック非停止(BCU非停止) • DMAクロック非停止(DMA非停止) • 周辺回路へのクロックはHALTモードに移行する直前の状態を継続(停止/非停止) • 高速発振回路はHALTモードに移行する直前の状態を継続 • 低速発振回路はHALTモードに移行する直前の状態を継続	• リセット、NMI • マスクされていない割り込み要因の発生
	HALT2モード	• CPUクロック停止(CPU停止) • BCUへのクロック停止(BCU停止) • DMAへのクロック停止(DMA停止) • 周辺回路へのクロックはHALTモードに移行する直前の状態を継続(停止/非停止) • 高速発振回路はHALTモードに移行する直前の状態を継続 • 低速発振回路はHALTモードに移行する直前の状態を継続	HALT2では、A/D、SIO、タイマ(8bit, 16bit)は、停止せずに動作を続けませんが、同期化のためのクロックが停止するため、これらの周辺回路による再起動はできません。 再起動は、 • 入力端子からの割り込み • 時計タイマからの割り込み • NMI • リセット のみ可能です。
SLEEPモード		• CPUクロック停止(CPU停止) • BCUへのクロック停止(BCU停止) • 周辺回路へのクロックは停止 • 高速発振回路は停止 • 低速発振回路はSLEEPモードに移行する直前の状態を継続	• リセット、NMI • マスクされていない入力ポートからの割り込み • 低速発振回路が動作しているときの計時タイマからの割り込み

CLGP7-CLGP0: パワーコントロールレジスタ保護フラグ

([D[7:0]/0x4019E<パワーコントロールレジスタ保護レジスタ>)

パワーコントロールレジスタ(0x40180)とクロックオプションレジスタ(0x40190)の書き込み保護を解除します。

0b10010110書き込み: 書き込み保護解除

上記以外の書き込み: ノーオペレーション(書き込み保護)

読み出し: 可能

パワーコントロールレジスタ(0x40180)またはクロックオプションレジスタ(0x40190)に書き込みを行う場合は、その前にCLGP[7:0]を0b10010110に設定し、書き込み保護を解除してください。この解除は上記いずれかのアドレスに対する1回の書き込みのみに有効で、書き込みが行われると0b00000000にクリアされます。したがって、書き込みの都度CLGP[7:0]を再設定する必要があります。

イニシャルリセット時、CLGPは0b00000000(書き込み保護)に設定されます。

プログラミング上の注意事項

- (1) 高速(OSC3)発振回路をONにした直後は、発振が安定するまである程度の時間を要します(3.3V系水晶振動子の場合で最大10ms)。誤動作を防止するため、発振が安定するまではそのクロックを使用しないでください。
特にOSC3クロックでCPUが動作中にSLEEPモードに設定した場合は、SLEEP中に高速(OSC3)発振回路が停止し、SLEEP解除により発振を再開します。不安定なOSC3クロックによるCPUの再起動で誤動作しないように、8ビットプログラマブルタイマ1に余裕を持った安定待ち時間を設定し、SLEEP解除時の発振安定待ち機能をONにしてからSLEEPモードへ移行してください。
- (2) CPUの動作クロックに使用している発振回路を停止させることはできません。
- (3) CPU動作クロックの切り換えは、OSC3とOSC1発振回路が両方ともONしている場合にのみ可能です。また、CPU動作クロックの切り換え後に不要となった発振回路をOFFする場合、切り換えと発振OFFは命令を分けて行ってください。1命令で同時に処理すると、CPUの誤動作につながります。
- (4) 高速(OSC3)発振回路をOFFにした場合、OSC3クロックで動作している周辺回路はすべて停止します。
- (5) 消費電流を低減させるため、OSC3クロックが不要な場合はOSC1クロックでCPUを動作させ、高速(OSC3)発振回路をOFFしてください。
- (6) Haltモードでは、DMAとBCUのクロックが動作しているため、クロックオプションレジスタ HLT20(0x0040190)のbit3)が0の設定で、Halt2モードでなく、Haltモードのとき次の動作を行うと、その動作は予測できない誤動作になります。
Haltモードを実行後、CPUが停止している状態で、DMAのトリガが発生しDMAが動作すると誤動作になります。Haltモード時は、DMAが動作しないようにしてください。
Halt2モードでは、DMAとBCUのクロックが停止するためDMAは起動しません。
- (7) SLEEP状態の時、発振回路のクロックが停止します。また、Halt2モード時は、周辺回路へのクロック供給を停止します。
この状態から、再起動するとトリガとして、ポートからの割り込み入力が使えますが、この割り込み入力は、機能上レベル入力として動作します。したがって、設定エッジ入力となってもレベル入力として再起動します。
再起動は、立ち上がりとしち下がりでは次のように動作します。
立ち上がりエッジ割り込み設定時: Highレベル入力で再起動する。
立ち下がりエッジ割り込み設定時: Lowレベル入力で再起動する。

通常動作では、SLP命令実行後、一定時間経過してから再起動しますが、立ち下がり(立ち上がり)レベル(エッジ)割り込みで再起動と設定した場合は、次のように動作します。
・ SLP命令実行後、即時に再起動する。
・ SLP命令実行時にポートレベルがすでにLowレベルのため、立ち下がり(立ち上がり)エッジを持たないため、一瞬だけSLP状態になり、すぐに再起動してしまう。

これは、ポート入力回路にクロック信号による同期回路が入っていた、また、SLEEP状態、またはHALT2状態では、クロックが停止しているため、この同期回路をバイパスして再起動する構成になっていた。したがって、ポートからの入力レベルが、レベルでアクティブの場合再起動します。そのため、SLEEP状態またはHALT2状態からのポート入力による再起動は、レベルで行われることを前提にシステム設計してください。

このページはblankです。

II-7 DBG(デバッグユニット)

デバッグ回路

C33コアブロックにはデバッグ回路が搭載されています。

デバッグ回路は、高度なソフトウェア開発環境を容易に実現するために用意された機能ブロックです。

注: 通常の動作時には、このデバッグ回路は動作しません。デバッグ回路を使用したソフトウェア開発環境を実現するためには、S5U1C33000H (In-Circuit Debugger for S1C33 Family)が別途必要となります。

デバッグ回路の入出力端子

デバッグ回路にはS5U1C33000H (In-Circuit Debugger for S1C33 Family)を接続する6本の予約された専用の端子が存在し、3.3Vの入出力電圧レベルとなっています。

表7.1にデバッグ回路の入出力端子を示します。

表7.1 デバッグ回路の入出力端子

端子名	I/O	Pull-up	リセット後の状態	電圧レベル	機 能
DCLK	O	–	1	3.3V	デバッグ用クロック出力
DST2	O	–	0	3.3V	デバッグ用ステータス出力2
DST1	O	–	1	3.3V	デバッグ用ステータス出力1
DST0	O	–	1	3.3V	デバッグ用ステータス出力0
DPCO	O	–	1	3.3V	デバッグ用PC出力
DSIO	I/O	あり	1 (入力)	3.3V	デバッグ用シリアル入出力

DCLK、DST[2:0]、DPCO出力はそれぞれ、入出力兼用ポート端子P14、P1[2:0]、P13の拡張機能です。イニシャルリセット時はデバッグ信号出力に設定されます。

デバッグ回路を使用しない場合は、ポート機能拡張レジスタ(0x402DF)のCFEX[1:0](D[1:0])の設定によってこれらの端子を入出力兼用ポートあるいは既定の周辺回路用として使用することができます。端子機能については、“入出力兼用ポート(Pポート)”を参照してください。

注: これらの端子をデバッグ信号出力に設定した場合、S5U1C33000H (In-Circuit Debugger for S1C33 Family)を使用するとき以外は何も接続しないでください。S5U1C33000Hの接続方法については、“S1C33 Family In-Circuit Debugger Manual”を参照してください。
また、ユーザリセット後の端子の状態は、表に示したとおり固定されます。

このページはブランクです。

S1C33L01 FUNCTION PART

III 周辺回路ブロック

このページはブランクです。

III-2 プリスケアラ

プリスケアラの構成

プリスケアラは、入力クロック(OSC3クロック/PLL出力クロック、またはOSC1クロック)を分周して内蔵周辺回路用クロックを生成します。プリスケアラの分周比はプログラムによって周辺回路個別に選択することができます。また、各周辺回路へのクロック供給を制御するクロック制御回路も設けられています。

この出力クロックを使用する周辺回路は以下のとおりです。

- ・ 16ビットプログラマブルタイマ5~0 (およびウォッチドッグタイマ)
- ・ 8ビットプログラマブルタイマ3~0 (およびシリアルインタフェース)
- ・ A/D変換器

図2.1にプリスケアラの構成を示します。

各周辺回路の制御については、それぞれの章を参照してください。




図2.1 プリスケアラとクロック制御回路の構成

原振クロック

プリスケアラの原振クロックは、プリスケアラクロック選択レジスタ(0x40181)のPSCDT0(D0)によって選択可能です。

PSCDT0が"0"の場合、OSC3クロック(PLL未使用時)またはPLL出力クロック(PLL使用時)に設定されます。

PSCDT0が"1"の場合はOSC1クロック(32kHz Typ.)に設定されます。

イニシャルリセット時はOSC3/PLLクロックが選択されます。

注: プリスケアラクロックには、CPU動作クロックと同じクロック源を設定してください。

発振回路とCPU動作クロックの制御については、"CLG(クロックジェネレータ)"を参照してください。

選択したクロックは、パワーコントロールレジスタ(0x40180)のPSCON(D5)に"1"を書き込むことによってプリスケアラに供給されます。

イニシャルリセット時は、PSCONが"1"に設定され動作状態となります。前記の周辺回路をすべて停止可能な場合は消費電流を低減させるため、PSCONに"0"を書き込みプリスケアラを停止させてください。

プリスケアラ分周比の選択と出力制御

プリスケアラには前記の周辺回路個別に分周比選択とクロック出力制御用のビットが設けられており、周辺回路ごとに制御することができます。

プリスケアラ分周比はそれぞれの周辺回路用に設定された8種類の中から分周比選択ビットによって選択します。その分周クロックはクロック出力制御ビットに"1"を書き込むことにより、その周辺回路に出力されます。

表2.1 クロック制御ビット

周辺回路	分周比選択ビット	クロック出力制御ビット
16ビットプログラマブルタイマ0	P16TS0[2:0] (D[2:0]/0x40147)*1	P16TON0 (D3/0x40147)
16ビットプログラマブルタイマ1	P16TS1[2:0] (D[2:0]/0x40148)*1	P16TON1 (D3/0x40148)
16ビットプログラマブルタイマ2	P16TS2[2:0] (D[2:0]/0x40149)*1	P16TON2 (D3/0x40149)
16ビットプログラマブルタイマ3	P16TS3[2:0] (D[2:0]/0x4014A)*1	P16TON3 (D3/0x4014A)
16ビットプログラマブルタイマ4	P16TS4[2:0] (D[2:0]/0x4014B)*1	P16TON4 (D3/0x4014B)
16ビットプログラマブルタイマ5	P16TS5[2:0] (D[2:0]/0x4014C)*1	P16TON5 (D3/0x4014C)
8ビットプログラマブルタイマ0	P8TS0[2:0] (D[2:0]/0x4014D)*2	P8TON0 (D3/0x4014D)
8ビットプログラマブルタイマ1	P8TS1[2:0] (D[6:4]/0x4014D)*3	P8TON1 (D7/0x4014D)
8ビットプログラマブルタイマ2	P8TS2[2:0] (D[2:0]/0x4014E)*4	P8TON2 (D3/0x4014E)
8ビットプログラマブルタイマ3	P8TS3[2:0] (D[6:4]/0x4014E)*2	P8TON3 (D7/0x4014E)
A/D変換器	PSAD[2:0] (D[2:0]/0x4014F)*2	PSONAD (D3/0x4014F)

*1~*4: 表2.2参照

表2.2 分周比

制御ビット設定	7	6	5	4	3	2	1	0
*1	θ/4096	θ/1024	θ/256	θ/64	θ/16	θ/4	θ/2	θ/1
*2	θ/256	θ/128	θ/64	θ/32	θ/16	θ/8	θ/4	θ/2
*3	θ/4096	θ/2048	θ/1024	θ/512	θ/256	θ/128	θ/64	θ/32
*4	θ/4096	θ/2048	θ/64	θ/32	θ/16	θ/8	θ/4	θ/2

(θ = PSCDT0で選択した原振クロック)

上記の中で使用していない周辺回路へのクロック出力を停止することで、消費電流を低減することができます。

注: 以下の場合、プリスケアラの出力クロックにハザードが出ることがありますので注意してください。

- ・クロックを出力中に、その分周比を変更した場合
- ・クロック出力ON/OFFの切り換え時
- ・発振回路の停止時およびCPU動作クロックの切り換え時

これらの制御は、16ビットプログラマブルタイマ、8ビットプログラマブルタイマ、A/D変換器を停止させた状態で行ってください。

8ビットプログラマブルタイマへの原振クロック出力

8ビットプログラマブルタイマに対しては、分周クロック以外にプリスケアラの原振クロックを直接出力できるようになっています。この選択は8ビットタイマ個々にP8TPCKxビットで行います。

8ビットタイマ0: P8TPCK0 (8ビットタイマクロック選択レジスタ0x40146・D0)

8ビットタイマ1: P8TPCK1 (8ビットタイマクロック選択レジスタ0x40146・D1)

8ビットタイマ2: P8TPCK2 (8ビットタイマクロック選択レジスタ0x40146・D2)

8ビットタイマ3: P8TPCK3 (8ビットタイマクロック選択レジスタ0x40146・D3)

P8TPCKxを"1"に設定すると、8ビットタイマxの動作クロックとしてプリスケアラ入力クロック(θ/1)が選択されます。この場合でも、クロック出力の制御はP8TONxで行います。

P8TPCKxが"0"の場合は、P8TSx[2:0]で選択された分周クロックが8ビットタイマxに出力されます。

イニシャルリセット時、P8TPCKxは"0"に設定され、P8TSx[2:0]の設定が有効になります。

プリスケアラのI/Oメモリ

表2.3にプリスケアラの制御ビットを示します。

表2.3 プリスケアラの制御ビット

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
8bitタイマ クロック選択 レジスタ	0040146 (B)	D7-4	—	reserved	—	—	—	読み出し時: 0
		D3	P8TPCK3	8bitタイマ3クロック選択	1 0/1 0 分周クロック	0	R/W	θ: プリスケアラクロ ック選択レジスタ (0x40181)で選択
		D2	P8TPCK2	8bitタイマ2クロック選択	1 0/1 0 分周クロック	0	R/W	
		D1	P8TPCK1	8bitタイマ1クロック選択	1 0/1 0 分周クロック	0	R/W	
		D0	P8TPCK0	8bitタイマ0クロック選択	1 0/1 0 分周クロック	0	R/W	
16bitタイマ0 クロック コントロール レジスタ	0040147 (B)	D7-4	—	reserved	—	—	—	読み出し時: 0
		D3	P16TON0	16bitタイマ0クロック制御	1 On 0 Off	0	R/W	θ: プリスケアラクロ ック選択レジスタ (0x40181)で選択 16bitタイマ0は ウォッチドッグタイ マとして使用可
		D2	P16TS02	16bitタイマ0 クロック分周比選択	P16TS0[2:0] 分周比	0	R/W	
		D1	P16TS01		1 1 1 0/4096	0		
		D0	P16TS00		1 1 0 0/1024	0		
					1 0 1 0/256			
					1 0 0 0/64			
					0 1 1 0/16			
					0 1 0 0/4			
					0 0 1 0/2			
					0 0 0 0/1			
16bitタイマ1 クロック コントロール レジスタ	0040148 (B)	D7-4	—	reserved	—	—	—	読み出し時: 0
		D3	P16TON1	16bitタイマ1クロック制御	1 On 0 Off	0	R/W	θ: プリスケアラクロ ック選択レジスタ (0x40181)で選択
		D2	P16TS12	16bitタイマ1 クロック分周比選択	P16TS1[2:0] 分周比	0	R/W	
		D1	P16TS11		1 1 1 0/4096	0		
		D0	P16TS10		1 1 0 0/1024	0		
					1 0 1 0/256			
					1 0 0 0/64			
					0 1 1 0/16			
					0 1 0 0/4			
					0 0 1 0/2			
					0 0 0 0/1			
16bitタイマ2 クロック コントロール レジスタ	0040149 (B)	D7-4	—	reserved	—	—	—	読み出し時: 0
		D3	P16TON2	16bitタイマ2クロック制御	1 On 0 Off	0	R/W	θ: プリスケアラクロ ック選択レジスタ (0x40181)で選択
		D2	P16TS22	16bitタイマ2 クロック分周比選択	P16TS2[2:0] 分周比	0	R/W	
		D1	P16TS21		1 1 1 0/4096	0		
		D0	P16TS20		1 1 0 0/1024	0		
					1 0 1 0/256			
					1 0 0 0/64			
					0 1 1 0/16			
					0 1 0 0/4			
					0 0 1 0/2			
					0 0 0 0/1			
16bitタイマ3 クロック コントロール レジスタ	004014A (B)	D7-4	—	reserved	—	—	—	読み出し時: 0
		D3	P16TON3	16bitタイマ3クロック制御	1 On 0 Off	0	R/W	θ: プリスケアラクロ ック選択レジスタ (0x40181)で選択
		D2	P16TS32	16bitタイマ3 クロック分周比選択	P16TS3[2:0] 分周比	0	R/W	
		D1	P16TS31		1 1 1 0/4096	0		
		D0	P16TS30		1 1 0 0/1024	0		
					1 0 1 0/256			
					1 0 0 0/64			
					0 1 1 0/16			
					0 1 0 0/4			
					0 0 1 0/2			
					0 0 0 0/1			
16bitタイマ4 クロック コントロール レジスタ	004014B (B)	D7-4	—	reserved	—	—	—	読み出し時: 0
		D3	P16TON4	16bitタイマ4クロック制御	1 On 0 Off	0	R/W	θ: プリスケアラクロ ック選択レジスタ (0x40181)で選択
		D2	P16TS42	16bitタイマ4 クロック分周比選択	P16TS4[2:0] 分周比	0	R/W	
		D1	P16TS41		1 1 1 0/4096	0		
		D0	P16TS40		1 1 0 0/1024	0		
					1 0 1 0/256			
					1 0 0 0/64			
					0 1 1 0/16			
					0 1 0 0/4			
					0 0 1 0/2			
					0 0 0 0/1			

III 周辺回路ブロック: プリスケアラ

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
16bitタイマ5 クロック コントロール レジスタ	004014C (B)	D7-4	-	reserved	-	-	-	読み出し時: 0
		D3	P16TON5	16bitタイマ5クロック制御	1 On 0 Off	0	R/W	
		D2	P16TS52	16bitタイマ5 クロック分周比選択	P16TS5[2:0] 分周比	0	R/W	θ: プリスケアラクロ ック選択レジスタ (0x40181)で選択
		D1	P16TS51		1 1 1 θ/4096	0		
		D0	P16TS50		1 1 0 θ/1024	0		
					1 0 1 θ/256			
					1 0 0 θ/64			
					0 1 1 θ/16			
					0 1 0 θ/4			
					0 0 1 θ/2			
					0 0 0 θ/1			
8bitタイマ0/1 クロック コントロール レジスタ	004014D (B)	D7	P8TON1	8bitタイマ1クロック制御	1 On 0 Off	0	R/W	
		D6	P8TS12	8bitタイマ1 クロック分周比選択	P8TS1[2:0] 分周比	0	R/W	θ: プリスケアラクロ ック選択レジスタ (0x40181)で選択 8bitタイマ1は OSC3発振安定時間 のクロックを生成
		D5	P8TS11		1 1 1 θ/4096	0		
		D4	P8TS10		1 1 0 θ/2048	0		
					1 0 1 θ/1024			
					1 0 0 θ/512			
					0 1 1 θ/256			
					0 1 0 θ/128			
					0 0 1 θ/64			
					0 0 0 θ/32			
		D3	P8TON0	8bitタイマ0クロック制御	1 On 0 Off	0	R/W	
		D2	P8TS02	8bitタイマ0 クロック分周比選択	P8TS0[2:0] 分周比	0	R/W	θ: プリスケアラクロ ック選択レジスタ (0x40181)で選択 8bitタイマ0は DRAMリフレッシュ のクロックを生成
		D1	P8TS01		1 1 1 θ/256	0		
		D0	P8TS00		1 1 0 θ/128	0		
					1 0 1 θ/64			
					1 0 0 θ/32			
					0 1 1 θ/16			
					0 1 0 θ/8			
					0 0 1 θ/4			
					0 0 0 θ/2			
8bitタイマ2/3 クロック コントロール レジスタ	004014E (B)	D7	P8TON3	8bitタイマ3クロック制御	1 On 0 Off	0	R/W	
		D6	P8TS32	8bitタイマ3 クロック分周比選択	P8TS3[2:0] 分周比	0	R/W	θ: プリスケアラクロ ック選択レジスタ (0x40181)で選択 8bitタイマ3は シリアル/F Ch.1の クロックを生成
		D5	P8TS31		1 1 1 θ/256	0		
		D4	P8TS30		1 1 0 θ/128	0		
					1 0 1 θ/64			
					1 0 0 θ/32			
					0 1 1 θ/16			
					0 1 0 θ/8			
					0 0 1 θ/4			
					0 0 0 θ/2			
		D3	P8TON2	8bitタイマ2クロック制御	1 On 0 Off	0	R/W	
		D2	P8TS22	8bitタイマ2 クロック分周比選択	P8TS2[2:0] 分周比	0	R/W	θ: プリスケアラクロ ック選択レジスタ (0x40181)で選択 8bitタイマ2は シリアル/F Ch.0の クロックを生成
		D1	P8TS21		1 1 1 θ/4096	0		
		D0	P8TS20		1 1 0 θ/2048	0		
					1 0 1 θ/64			
					1 0 0 θ/32			
					0 1 1 θ/16			
					0 1 0 θ/8			
					0 0 1 θ/4			
					0 0 0 θ/2			
A/Dクロック コントロール レジスタ	004014F (B)	D7-4	-	reserved	-	-	-	読み出し時: 0
		D3	PSONAD	A/D変換器クロック制御	1 On 0 Off	0	R/W	
		D2	PSAD2	A/D変換器クロック分周比選択	P8TS0[2:0] 分周比	0	R/W	θ: プリスケアラクロ ック選択レジスタ (0x40181)で選択
		D1	PSAD1		1 1 1 θ/256	0		
		D0	PSAD0		1 1 0 θ/128	0		
					1 0 1 θ/64			
					1 0 0 θ/32			
					0 1 1 θ/16			
					0 1 0 θ/8			
					0 0 1 θ/4			
					0 0 0 θ/2			

レジスタ名	アドレス	ビット	名 称	機 能	設 定			Init.	R/W	注 釈
パワー コントロール レジスタ	0040180 (B)	D7	CLKDT1	システムクロック分周比選択	CLKDT[1:0]		分周比	0	R/W	
		D6	CLKDT0		1	1	1/8	0		
					1	0	1/4			
					0	1	1/2			
					0	0	1/1			
		D5	PSCON	プリスケアラOn/Off制御	1	On	0	Off	1	R/W
		D4-3	-	reserved	-			0	-	1書き込み禁止
		D2	CLKCHG	CPU動作クロック切り換え	1	OSC3	0	OSC1	1	R/W
		D1	SOSC3	高速(OSC3)発振On/Off制御	1	On	0	Off	1	R/W
		D0	SOSC1	低速(OSC1)発振On/Off制御	1	On	0	Off	1	R/W
プリスケアラ クロック選択 レジスタ	0040181 (B)	D7-1	-	reserved	-			0	-	
		D0	PSCDT0	プリスケアラクロック選択	1	OSC1	0	OSC3/PLL	0	R/W
パワー コントロール レジスタ 保護レジスタ	004019E (B)	D7	CLGP7	パワーコントロールレジスタ 保護フラグ	10010110(0x96)書き込みにより パワーコントロールレジスタ (0x40180)の書き込み保護を解除 それ以外は書き込み禁止に設定			0	R/W	
		D6	CLGP6					0		
		D5	CLGP5					0		
		D4	CLGP4					0		
		D3	CLGP3					0		
		D2	CLGP2					0		
		D1	CLGP1					0		
		D0	CLGP0					0		

PSCON: プリスケアラON/OFF制御(D5/0x40180<パワーコントロールレジスタ>)

プリスケアラをON/OFFします。

"1"書き込み: ON

"0"書き込み: OFF

読み出し: 可能

PSCONに"1"を書き込むことによりOSC3クロックがプリスケアラに入力され、分周動作を開始します。
"0"を書き込むと、プリスケアラは停止します。周辺回路を動作させる必要がない場合は、"0"を書き込んで消費電流を低減させてください。PSCONへの書き込みは、SOSC1、SOSC3、CLKCHG、CLKDT[1:0]と同様に保護されているため、CLGP[7:0]が0b10010110に設定されている場合にのみ可能です。
イニシャルリセット時、PSCONは"1"(ON)に設定されます。

CLGP7-CLGP0: パワーコントロールレジスタ保護フラグ

([D[7:0]/0x4019E<パワーコントロールレジスタ保護レジスタ>)

パワーコントロールレジスタ(0x40180)とクロックオプションレジスタ(0x40190)の書き込み保護を解除します。

0b10010110書き込み: 書き込み保護解除

上記以外の書き込み: ノーオペレーション(書き込み保護)

読み出し: 可能

パワーコントロールレジスタ(0x40180)またはクロックオプションレジスタ(0x40190)に書き込みを行う場合は、その前にCLGP[7:0]を0b10010110に設定し、書き込み保護を解除してください。この解除は上記いずれかのアドレスに対する1回の書き込みのみに有効で、書き込みが行われると0b00000000にクリアされます。したがって、書き込みの都度CLGP[7:0]を再設定する必要があります。
イニシャルリセット時、CLGPは0b00000000(書き込み保護)に設定されます。

PSCDT0: プリスケアラクロック選択(D0/0x40181<プリスケアラクロック選択レジスタ>)

プリスケアラの原振クロックを選択します。

"1"書き込み: OSC1クロック

"0"書き込み: OSC3クロック/PLL出力クロック

読み出し: 可能

PSCDT0に"1"を書き込むことによりOSC1クロック(32kHz Typ.)に設定されます。
"0"を書き込むと、OSC3クロック(PLL未使用時)またはPLL出力クロック(PLL使用時)に設定されます。
プリスケアラクロックには、CPU動作クロックと同じクロック源を設定してください。
イニシャルリセット時、PSCDT0は"0"(OSC3クロック/PLL出力クロック)に設定されます。

P16TS0[2:0]: 16bitタイマ0クロック分周比設定(D[2:0]/0x40147<16bitタイマ0クロックコントロールレジスタ>)
P16TS1[2:0]: 16bitタイマ1クロック分周比設定(D[2:0]/0x40148<16bitタイマ1クロックコントロールレジスタ>)
P16TS2[2:0]: 16bitタイマ2クロック分周比設定(D[2:0]/0x40149<16bitタイマ2クロックコントロールレジスタ>)
P16TS3[2:0]: 16bitタイマ3クロック分周比設定(D[2:0]/0x4014A<16bitタイマ3クロックコントロールレジスタ>)
P16TS4[2:0]: 16bitタイマ4クロック分周比設定(D[2:0]/0x4014B<16bitタイマ4クロックコントロールレジスタ>)
P16TS5[2:0]: 16bitタイマ5クロック分周比設定(D[2:0]/0x4014C<16bitタイマ5クロックコントロールレジスタ>)
P8TS0[2:0]: 8bitタイマ0クロック分周比設定(D[2:0]/0x4014D<8bitタイマ0/1クロックコントロールレジスタ>)
P8TS1[2:0]: 8bitタイマ1クロック分周比設定(D[6:4]/0x4014D<8bitタイマ0/1クロックコントロールレジスタ>)
P8TS2[2:0]: 8bitタイマ2クロック分周比設定(D[2:0]/0x4014E<8bitタイマ2/3クロックコントロールレジスタ>)
P8TS3[2:0]: 8bitタイマ3クロック分周比設定(D[6:4]/0x4014E<8bitタイマ2/3クロックコントロールレジスタ>)
PSAD[2:0]: A/D変換器クロック分周比設定(D[2:0]/0x4014F<A/Dクロックコントロールレジスタ>)

各周辺回路のクロックを選択します。

それぞれ、I/Oマップに示した8種類の分周比の中から選択できます。周辺回路により分周比が異なりますので注意してください。

これらのビットは読み出しも可能です。

イニシャルリセット時、これらのビットはすべて"0b000"(最も高い周波数)に設定されます。

P16TON0: 16bitタイマ0クロック制御(D3/0x40147<16bitタイマ0クロックコントロールレジスタ>)
P16TON1: 16bitタイマ1クロック制御(D3/0x40148<16bitタイマ1クロックコントロールレジスタ>)
P16TON2: 16bitタイマ2クロック制御(D3/0x40149<16bitタイマ2クロックコントロールレジスタ>)
P16TON3: 16bitタイマ3クロック制御(D3/0x4014A<16bitタイマ3クロックコントロールレジスタ>)
P16TON4: 16bitタイマ4クロック制御(D3/0x4014B<16bitタイマ4クロックコントロールレジスタ>)
P16TON5: 16bitタイマ5クロック制御(D3/0x4014C<16bitタイマ5クロックコントロールレジスタ>)
P8TON0: 8bitタイマ0クロック制御(D3/0x4014D<8bitタイマ0/1クロックコントロールレジスタ>)
P8TON1: 8bitタイマ1クロック制御(D7/0x4014D<8bitタイマ0/1クロックコントロールレジスタ>)
P8TON2: 8bitタイマ2クロック制御(D3/0x4014E<8bitタイマ2/3クロックコントロールレジスタ>)
P8TON3: 8bitタイマ3クロック制御(D7/0x4014E<8bitタイマ2/3クロックコントロールレジスタ>)
PSONAD: A/D変換器クロック制御(D3/0x4014F<A/Dクロックコントロールレジスタ>)

各周辺回路へのクロック供給を制御します。

"1"書き込み: ON

"0"書き込み: OFF

読み出し: 可能

これらのビットに"1"を書き込むことにより、分周比設定ビットで選択したクロックが対応する周辺回路に出力されます。

"0"を書き込むと、クロックは出力されません。周辺回路を動作させる必要がない場合は、"0"を書き込んで消費電流を低減させてください。

イニシャルリセット時、これらのビットはすべて"0"(OFF)に設定されます。

P8TPCK0: 8bitタイマ0クロック選択(D0/0x40146<8bitタイマクロック選択レジスタ>)
P8TPCK1: 8bitタイマ1クロック選択(D1/0x40146<8bitタイマクロック選択レジスタ>)
P8TPCK2: 8bitタイマ2クロック選択(D2/0x40146<8bitタイマクロック選択レジスタ>)
P8TPCK3: 8bitタイマ3クロック選択(D3/0x40146<8bitタイマクロック選択レジスタ>)

8ビットプログラマブルタイマの動作クロックを選択します。

"1"書き込み: プリスケアラ入力クロック(θ/1)

"0"書き込み: 分周クロック

読み出し: 可能

P8TPCKxに"1"を書き込むことにより、8ビットタイマxの動作クロックとしてプリスケアラ入力クロック(θ/1)が選択されます。この場合でも、クロック出力の制御はP8TONxで行います。

"0"を書き込むと、P8TSx[2:0]で選択された分周クロックが設定されます。

イニシャルリセット時、P8TPCKxは"0"(分周クロック)に設定されます。

プログラミング上の注意事項

- (1) プリスケータクロックには、CPU動作クロックと同じクロック源を設定してください。
- (2) 以下の場合、プリスケータの出力クロックにハザードが出ることがありますので注意してください。
 - ・ クロックを出力中に、その分周比を変更した場合
 - ・ クロック出力ON/OFFの切り換え時
 - ・ 発振回路の停止時およびCPU動作クロックの切り換え時これらの制御は、16ビットプログラマブルタイマ、8ビットプログラマブルタイマ、A/D変換器を停止させた状態で行ってください。
- (3) 16ビットプログラマブルタイマ、8ビットプログラマブルタイマ、A/D変換器を動作させる必要がない場合は、消費電流を低減させるためクロックの供給を停止してください。

このページはブランクです。

III-3 8ビットプログラマブルタイマ

8ビットプログラマブルタイマの構成

C33周辺回路ブロックは8ビットのプログラマブルタイマを4系統(タイマ0～タイマ3)内蔵しています。図3.1に8ビットプログラマブルタイマの構成を示します。




図3.1 プログラマブルタイマの構成

各タイマは8ビットプリセッタブルダウンカウンタで構成され、カウンタのアンダーフローにより生成したクロックを周辺回路やIC外部に出力することができます。ソフトウェアで設定可能なプリセットデータとプリスケアラでの入力クロックの設定により、出力クロックの周期を広いレンジで選択可能です。

8ビットプログラマブルタイマの出力端子

表3.1に、8ビットプログラマブルタイマのアンダーフロー信号をIC外部に出力する場合に使用する端子を示します。

表3.1 8ビットプログラマブルタイマの出力端子

端子名	I/O	機 能	機能選択ビット
P10/EXCL0/ T8UF0	I/O	入出力兼用ポート/16ビットタイマ0イベントカウンタ入力/8ビットタイマ0出力/DST0出力	CFP10(P1機能選択レジスタ0x402D4•D0) CFEX1(ポート機能拡張レジスタ0x402DF•D1)
P11/EXCL1/ T8UF1	I/O	入出力兼用ポート/16ビットタイマ1イベントカウンタ入力/8ビットタイマ1出力/DST1出力	CFP11(P1機能選択レジスタ0x402D4•D1) CFEX1(ポート機能拡張レジスタ0x402DF•D1)
P12/EXCL2/ T8UF2	I/O	入出力兼用ポート/16ビットタイマ2イベントカウンタ入力/8ビットタイマ2出力/DST2出力	CFP12(P1機能選択レジスタ0x402D4•D2) CFEX0(ポート機能拡張レジスタ0x402DF•D0)
P13/EXCL3/ T8UF3	I/O	入出力兼用ポート/16ビットタイマ3イベントカウンタ入力/8ビットタイマ3出力/DPC0出力	CFP13(P1機能選択レジスタ0x402D4•D3) CFEX1(ポート機能拡張レジスタ0x402DF•D1)

■ T8UFx (8ビットプログラマブルタイマ出力端子)

各8ビットプログラマブルタイマで分周したクロックを出力します。パルス幅は8ビットタイマの入力クロック(プリスケアラ出力)のパルス幅になります。したがって、プリスケアラの設定によってパルス幅は変わります。

■ 8ビットプログラマブルタイマ出力端子の設定方法

8ビットプログラマブルタイマで使用する端子はすべて、入出力兼用ポート端子、16ビットプログラマブルタイマのイベントカウンタ入力およびデバッグ用信号出力と共用されています。

コールドスタート時はすべてデバッグ用信号出力端子(機能選択ビットCFP1[3:0]="0"、ポート機能拡張ビットCFEX[1:0]="1")として設定されます。8ビットプログラマブルタイマのクロック出力機能を使用する場合は、使用するタイマに合わせ、対応する端子のポート機能拡張ビットCFEXxに"0"、機能選択ビットCFP1xに"1"を書き込んでください。

さらに、入出力兼用ポートのP1 I/O制御レジスタ(0x402D6)のIOC1x(D[3:0])に"1"を書き込み、出力モードに設定してください。入力モードに設定されていると16ビットプログラマブルタイマのイベントカウンタ入力として機能し、8ビットプログラマブルタイマのクロック出力は行えません。コールドスタート時は入力モードに設定されます。
ホットスタート時、これらのレジスタはリセット前の状態を保持します。

8ビットプログラマブルタイマの用途

8ビットプログラマブルタイマのダウンカウンタは、ソフトウェアで設定したプリセットデータにより周期的にアンダーフロー信号を出力します。このアンダーフロー信号はCPUへの割り込み要求や、内蔵周辺回路の制御に使用されます。この信号をIC外部に出力することもできます。
また、各8ビットプログラマブルタイマは、アンダーフロー信号を1/2に分周してクロックを生成し、特定の内蔵周辺回路に出力します。

■ CPUへの割り込み要求/IDMA起動要求

各タイマのアンダーフローを割り込み要因として、CPUに対して割り込み要求を出力可能です。ソフトウェアで設定した周期で割り込みを発生させることができます。
また、この割り込み要因によってIDMA、HSDMAを起動することも可能です。

■ IC外部へのクロック出力

アンダーフロー信号をIC外部に出力することができます。これを外部デバイスの制御などに使用することができます。各タイマの出力端子は前節に示したとおりです。

■ 内蔵周辺回路の制御とクロック供給

8ビットプログラマブルタイマのアンダーフロー信号で制御される機能と、出力クロックを使用する内蔵周辺回路を以下に示します。

8ビットプログラマブルタイマ0

・DRAMリフレッシュ

BCUの外部バスにDRAMを直結して使用する場合、タイマ0のアンダーフロー信号をDRAMリフレッシュリクエスト信号として使用可能です。これにより、リフレッシュサイクルの間隔をプログラマブルに設定することができます。

この機能を使用するには、BCUのバスコントロールレジスタ(0x4812E)のRPC(D9)に"1"を書き込み、DRAMリフレッシュをイネーブルに設定します。

・A/D変換開始トリガ

A/D変換器は、A/D変換を開始するトリガ方式を4種類から選択できるようになっています。その1つが、8ビットプログラマブルタイマ0のアンダーフロー信号によるものです。これにより、プログラマブルな周期でA/D変換を行うことができます。

この機能を使用するには、A/D変換器のA/Dトリガレジスタ(0x40242)のTS[1:0](D[4:3])に"10"を書き込み、トリガに8ビットプログラマブルタイマ0を選択します。

8ビットプログラマブルタイマ1

・高速(OSC3)発振回路の発振安定待ち時間

SLEEPモードを外部割り込みによって解除すると、高速(OSC3)発振回路が発振を開始します。発振が安定する前のクロックによるCPUの誤動作を防止するため、SLEEP解除後にCPUが動作を開始するまで待ち時間を設けることができます。この時間を8ビットプログラマブルタイマ1によって生成します。高速(OSC3)発振回路の発振開始により8ビットプログラマブルタイマ1を動作させ、発振安定時間以上経過後にアンダーフローが発生するように8ビットプログラマブルタイマ1を設定しておく、CPUはそのアンダーフロー信号によって動作を開始します。

この機能を使用するには、発振回路のクロックオプションレジスタ(0x40190)の8T1ON(D2)に"0"を書き込み、発振安定待ち機能をイネーブルに設定します。

8ビットプログラマブルタイマ2**・ シリアルインタフェースCh.0へのクロック供給**

シリアルインタフェースのCh.0をクロック同期式マスタモード、または内部クロックを使用した調歩同期式モードで使用する場合、8ビットプログラマブルタイマ2のアンダーフロー信号を1/2に分周した出力クロックがシリアルインタフェースの動作クロックとして使用されます。これにより、転送速度をプログラマブルに設定することができます。

この機能を使用するには、シリアルインタフェースCh.0制御レジスタ(0x401E3)のSSCK0(D2)に"0"を書き込み、内部クロックを選択してください。

8ビットプログラマブルタイマ3**・ シリアルインタフェースCh.1へのクロック供給**

シリアルインタフェースのCh.1をクロック同期式マスタモード、または内部クロックを使用した調歩同期式モードで使用する場合、8ビットプログラマブルタイマ3のアンダーフロー信号を1/2に分周した出力クロックがシリアルインタフェースの動作クロックとして使用されます。これにより、転送速度をプログラマブルに設定することができます。

この機能を使用するには、シリアルインタフェースCh.1制御レジスタ(0x401E8)のSSCK1(D2)に"0"を書き込み、内部クロックを選択してください。

8ビットプログラマブルタイマの制御と動作

8ビットプログラマブルタイマを使用する場合は、カウントを開始させる前に以下の設定が必要です。

1. 出力端子の設定(必要な場合のみ)
2. 入力クロックの設定
3. プリセットデータ(カウンタ初期値)の設定
4. 割り込み/IDMA/HSDMAの設定

出力端子の設定は、8ビットプログラマブルタイマの出力クロックをIC外部に出力させる場合にのみ必要です。設定方法は"8ビットプログラマブルタイマの出力端子"を参照してください。

割り込みおよびDMAの設定については"8ビットプログラマブルタイマ割り込みとDMA"を参照してください。

注: 8ビットプログラマブルタイマ0～3のカウント動作は同一で、制御レジスタも同一の構成です。制御ビット名にはタイマ番号を示す"0"～"3"が付きますが、説明は全タイマに共通なため、必要な部分以外はタイマ番号を"x"に置き換えて記述します。

■ 入力クロックの設定

8ビットプログラマブルタイマはプリスケアラの出力クロックにより動作します。プリスケアラの分周比は、タイマごとに選択可能です。

分周比選択ビット	クロック制御ビット	レジスタ
タイマ0: P8TS0[2:0] (D2:0))	P8TON0 (D3)	8bitタイマ0/1クロック制御レジスタ(0x4014D)
タイマ1: P8TS1[2:0] (D6:4))	P8TON1 (D7)	8bitタイマ0/1クロック制御レジスタ(0x4014D)
タイマ2: P8TS2[2:0] (D2:0))	P8TON2 (D3)	8bitタイマ2/3クロック制御レジスタ(0x4014E)
タイマ3: P8TS3[2:0] (D6:4))	P8TON3 (D7)	8bitタイマ2/3クロック制御レジスタ(0x4014E)

分周比はタイマにより異なりますので注意してください(表3.2参照)。

また、8ビットタイマクロック選択レジスタ(0x40146)のP8TCPKxビットに"1"を書き込むことで、プリスケアラの入力クロックを直接8ビットタイマに供給することもできます。

タイマ0クロック選択: P8TCPK0 (8bitタイマクロック選択レジスタ0x40146•D0)

タイマ1クロック選択: P8TCPK1 (8bitタイマクロック選択レジスタ0x40146•D1)

タイマ2クロック選択: P8TCPK2 (8bitタイマクロック選択レジスタ0x40146•D2)

タイマ3クロック選択: P8TCPK3 (8bitタイマクロック選択レジスタ0x40146•D3)

P8TSxで指定した分周クロックを使用する場合は、P8TCPKxを"0"に設定しておきます。

表3.2 入力クロックの選択

タイマ	P8TSx = 7	P8TSx = 6	P8TSx = 5	P8TSx = 4	P8TSx = 3	P8TSx = 2	P8TSx = 1	P8TSx = 0	P8TCPK = 1
タイマ0	fPSCIN/256	fPSCIN/128	fPSCIN/64	fPSCIN/32	fPSCIN/16	fPSCIN/8	fPSCIN/4	fPSCIN/2	fPSCIN/1
タイマ1	fPSCIN/4096	fPSCIN/2048	fPSCIN/1024	fPSCIN/512	fPSCIN/256	fPSCIN/128	fPSCIN/64	fPSCIN/32	fPSCIN/1
タイマ2	fPSCIN/4096	fPSCIN/2048	fPSCIN/64	fPSCIN/32	fPSCIN/16	fPSCIN/8	fPSCIN/4	fPSCIN/2	fPSCIN/1
タイマ3	fPSCIN/256	fPSCIN/128	fPSCIN/64	fPSCIN/32	fPSCIN/16	fPSCIN/8	fPSCIN/4	fPSCIN/2	fPSCIN/1

fPSCIN: プリスケアラ入力クロック周波数

選択したクロックはP8TONxに"1"を書き込むことにより、プリスケアラから8ビットプログラマブルタイマに出力されます。

- 注:**
- ・ 8ビットプログラマブルタイマの動作はプリスケアラが動作していることが条件です。("プリスケアラ"参照)
 - ・ 8ビットプログラマブルタイマの入力クロックにCPU動作クロックよりも高速なクロックは使用しないでください。
 - ・ 入力クロックの設定は、8ビットプログラマブルタイマが停止中に行ってください。

■ プリセットデータ(カウンタ初期値)の設定

各タイマには8ビットのダウンカウンタとリロードデータレジスタが設けられています。
 リロードデータレジスタRLD_xは各タイマのダウンカウンタ初期値を設定するレジスタです。
 タイマ0リロードデータ: RLD0[7:0](8bitタイマ0リロードデータレジスタ0x40161•D[7:0])
 タイマ1リロードデータ: RLD1[7:0](8bitタイマ1リロードデータレジスタ0x40165•D[7:0])
 タイマ2リロードデータ: RLD2[7:0](8bitタイマ2リロードデータレジスタ0x40169•D[7:0])
 タイマ3リロードデータ: RLD3[7:0](8bitタイマ3リロードデータレジスタ0x4016D•D[7:0])

リロードデータレジスタは読み出し/書き込み可能です。イニシャルリセット時、リロードデータレジスタは初期化されません。

ここに書き込んだデータがダウンカウンタにプリセットされ、その値からダウンカウントが行われます。

ダウンカウンタへのプリセットは、次の2つの場合に行われます。

1. ソフトウェアでプリセットを行った場合
 ソフトウェアによるプリセットはプリセット制御ビットPSET_xによって行います。このビットに"1"を書き込むと、その時点でリロードデータレジスタの内容がダウンカウンタにロードされます。
 タイマ0プリセット: PSET0(8bitタイマ0制御レジスタ0x40160•D1)
 タイマ1プリセット: PSET1(8bitタイマ1制御レジスタ0x40164•D1)
 タイマ2プリセット: PSET2(8bitタイマ2制御レジスタ0x40168•D1)
 タイマ3プリセット: PSET3(8bitタイマ3制御レジスタ0x4016C•D1)
2. ダウンカウンタがカウント中にアンダーフローした場合
 ダウンカウンタはそのアンダーフローによりリロードデータをプリセットしますので、リロードデータレジスタの設定値により、アンダーフロー周期が決定します。このアンダーフロー信号は前節で説明した各機能を制御します。

8ビットプログラマブルタイマの動作を開始する前にリロードデータレジスタに初期値を設定し、PSET_xでダウンカウンタにプリセットしてください。

アンダーフロー周期は、プリスケアラの設定とリロードデータによって決まります。この関係を次の式に示します。

$$\text{アンダーフロー周期} = \frac{\text{RLD}_x + 1}{\text{fPSCIN} \times \text{pdr}} \quad [\text{秒}]$$

fPSCIN: プリスケアラ入力クロック周波数 [Hz]

pdr: P8TS_xによるプリスケアラの分周比

RLD_x: RLD_xの設定値(0~255)

■ タイマのRUN/STOP制御

各タイマにはそれぞれ、RUN/STOPを制御するビットPTRUN_xが設けられています。

タイマ0 RUN/STOP制御: PTRUN0(8bitタイマ0制御レジスタ0x40160•D0)
 タイマ1 RUN/STOP制御: PTRUN1(8bitタイマ1制御レジスタ0x40164•D0)
 タイマ2 RUN/STOP制御: PTRUN2(8bitタイマ2制御レジスタ0x40168•D0)
 タイマ3 RUN/STOP制御: PTRUN3(8bitタイマ3制御レジスタ0x4016C•D0)

タイマはPTRUN_xに"1"を書き込むことによってダウンカウントを開始します。PTRUN_xに"0"を書き込むとクロックの入力が禁止され、カウントは停止します。

このRUN/STOPの制御はカウンタのデータには影響を与えません。カウントの停止中もカウンタのデータは保持されており、そのデータから継続してカウントを開始させることができます。

カウンタはダウンカウントが進んでアンダーフローが発生すると、リロードデータレジスタに設定された初期値をリロードします。

タイマのRUN/STOP制御ビット(PTRUN_x)とプリセットビット(PSET_x)の両方を"1"にして8bitタイマ制御レジスタに書き込んだ場合、リロードデータレジスタの値をプリセットしてからタイマがRUNします。




図3.2 カウンタの基本動作タイミング

■ カウンタデータの読み出し

カウンタデータの読み出しはデータバッファPTDxを介して行います。任意のタイミングで読み出しが可能です。

タイマ0データ: PTD0[7:0](8bitタイマ0カウントデータレジスタ0x40162・D[7:0])

タイマ1データ: PTD1[7:0](8bitタイマ1カウントデータレジスタ0x40166・D[7:0])

タイマ2データ: PTD2[7:0](8bitタイマ2カウントデータレジスタ0x4016A・D[7:0])

タイマ3データ: PTD3[7:0](8bitタイマ3カウントデータレジスタ0x4016E・D[7:0])

クロック出力の制御

8ビットプログラマブルタイマのアンダーフロー信号をIC外部に出力する場合、またはアンダーフロー信号から生成したクロックをシリアルインタフェースに出力する場合はクロックの出力制御が必要です。

タイマ0クロック出力制御: PTOUT0(8bitタイマ0制御レジスタ0x40160・D2)

タイマ1クロック出力制御: PTOUT1(8bitタイマ1制御レジスタ0x40164・D2)

タイマ2クロック出力制御: PTOUT2(8bitタイマ2制御レジスタ0x40168・D2)

タイマ3クロック出力制御: PTOUT3(8bitタイマ3制御レジスタ0x4016C・D2)

アンダーフロー信号/クロックを出力するには、クロック出力制御レジスタPTOUTxに"1"を書き込みます。出力端子が設定されていれば、その端子からアンダーフロー信号が出力されます。

タイマ2または3をシリアルインタフェースのクロック源として設定した場合も同様で、この制御により、アンダーフロー信号を1/2に分周して生成したクロックがシリアルインタフェースに出力されます。

PTOUTxに"0"を書き込むと出力が停止し、外部出力は"0"に、内部クロック出力は"1"に固定されます。

図3.3に出力波形を示します。




図3.3 8ビットプログラマブルタイマの出力波形

アンダーフロー信号のパルス幅(High)は、入力クロック(プリスケアラ出力)のパルス幅と等しくなります。

■ 8ビットタイマ外部出力(P10～P13ポート)

- 1) イニシャルリセット(コールドスタート)後のポート(P10～P13)はデバッグ用出力に設定されています。
- 2) ポート(P10～P13)を8ビットタイマ出力に設定した段階で"0"を出力します。
(タイマ出力はOFF状態)
- 3) 入力クロック、タイマの初期値を設定後、タイマ出力をONにしてもタイマ出力は"0"を保持します。
- 4) 8ビットタイマをRUNさせ、アンダーフローが発生すると、8ビットタイマのクロック入力(プリスケアラ出力)の1クロックパルスを出力します。

8ビットプログラマブルタイマ割り込みとDMA

8ビットプログラマブルタイマには、各タイマのアンダーフローによって割り込みを発生させる機能があります。

割り込みの発生タイミングは、図3.2に示したとおりです。

■ 割り込みコントローラの制御レジスタ

各タイマごとに用意されている割り込みコントローラの制御レジスタを、表3.3に示します。

表3.3 割り込みコントローラの制御レジスタ

タイマ	割り込み要因フラグ	割り込み イネーブルレジスタ	割り込み プライオリティレジスタ
タイマ0	F8TU0(D0/0x40285)	E8TU0(D0/0x40275)	P8TM[2:0](D[2:0]/0x40269)
タイマ1	F8TU1(D1/0x40285)	E8TU1(D1/0x40275)	
タイマ2	F8TU2(D2/0x40285)	E8TU2(D2/0x40275)	
タイマ3	F8TU3(D3/0x40285)	E8TU3(D3/0x40275)	

タイマにアンダーフローが発生すると、対応する割り込み要因フラグが"1"にセットされます。その割り込み要因フラグに対応する割り込みイネーブルレジスタのビットが"1"に設定されていると割り込み要求が発生します。割り込みイネーブルレジスタのビットを"0"に設定しておくことにより、そのタイマによる割り込みを禁止することもできます。割り込み要因フラグは、割り込みイネーブルレジスタの設定にかかわらず("0"に設定されていても)、タイマのアンダーフローによって"1"にセットされます。割り込みプライオリティレジスタは、4つのタイマを1つの割り込み系列として割り込みの優先レベル(0〜7)を設定します。8ビットプログラマブルタイマの中の優先順位は、タイマ0が最も高く、タイマ3が最も低く設定されています。CPUに対する割り込み要求は、他に優先レベルの高い割り込み要求が発生していないことが条件となります。

また、入力割り込み要求を実際にCPUが受け付けるのは、PSRのIEビットが"1"(割り込み許可)に、ILが割り込みプライオリティレジスタで設定した入力割り込みのレベルよりも小さな値に設定されている場合に限られます。

これらの割り込み制御レジスタの詳細と割り込み発生時の動作については"ITC(割り込みコントローラ)"を参照してください。

■ インテリジェントDMA

各タイマのアンダーフロー割り込み要因は、インテリジェントDMA(IDMA)を起動することができます。これにより、メモリ間のDMA転送を周期的に行うことができます。

各タイマに設定されたIDMAチャネル番号は次のとおりです。

IDMA Ch.

タイマ0: 0x13

タイマ1: 0x14

タイマ2: 0x15

タイマ3: 0x16

IDMAを起動させるには、表3.4に示すIDMAリクエストビットおよびIDMAイネーブルビットに"1"を書き込んでおきます。また、IDMA側の転送条件等の設定も必要です。

表3.4 IDMA転送の制御レジスタ

タイマ	IDMAリクエストビット	IDMAイネーブルビット
タイマ0	R8TU0(D2/0x40292)	DE8TU0(D2/0x40296)
タイマ1	R8TU1(D3/0x40292)	DE8TU1(D3/0x40296)
タイマ2	R8TU2(D4/0x40292)	DE8TU2(D4/0x40296)
タイマ3	R8TU3(D5/0x40292)	DE8TU3(D5/0x40296)

IDMAリクエストビットおよびIDMAイネーブルビットが"1"に設定されていると、割り込み要因の発生でIDMAが起動します。その時点で割り込み要求は発生しません。割り込み要求はDMA転送終了後に発生します。また、DMA転送のみを行い、割り込みは発生しないように設定することもできます。

IDMA転送とIDMA転送終了後の割り込み制御については、"IDMA(インテリジェントDMA)"を参照してください。

■ 高速DMA

タイマ0～3のアンダーフロー割り込み要因は、高速DMA(HSDMA)を起動することもできます。タイマ0～3に対応するHSDMAチャンネル番号とトリガ設定ビットを以下に示します。

表3.5 HSDMAトリガ設定ビット

タイマ	HSDMA チャンネル	トリガ設定ビット
タイマ0	0	HSD0S[3:0] (HSDMA Ch.0/1トリガ設定レジスタ0x40298・D[3:0])
タイマ1	1	HSD1S[3:0] (HSDMA Ch.0/1トリガ設定レジスタ0x40298・D[7:4])
タイマ2	2	HSD2S[3:0] (HSDMA Ch.2/3トリガ設定レジスタ0x40299・D[3:0])
タイマ3	3	HSD3S[3:0] (HSDMA Ch.2/3トリガ設定レジスタ0x40299・D[7:4])

HSDMAを起動させるには、トリガ設定ビットに"0101"を書き込んでおきます。また、HSDMA側の転送条件等の設定も必要です。

HSDMAのトリガ要因に8ビットタイマを選択すると、アンダーフロー割り込み要因の発生でHSDMAが起動します。

HSDMAの詳細については、"HSDMA(高速DMA)"を参照してください。

■ トラップベクタ

各アンダーフロー割り込み要因のトラップベクタアドレスは、デフォルトでそれぞれ以下のとおり設定されています。

タイマ0アンダーフロー割り込み: 0x0C000D0

タイマ1アンダーフロー割り込み: 0x0C000D4

タイマ2アンダーフロー割り込み: 0x0C000D8

タイマ3アンダーフロー割り込み: 0x0C000DC

なお、トラップテーブルのベースアドレスはTTBRレジスタ(0x48134～0x48137)で変更することも可能です。

8ビットプログラマブルタイマのI/Oメモリ

表3.6に8ビットプログラマブルタイマの制御ビットを示します。

クロックを設定するプリスケアラのI/Oメモリについては、"プリスケアラ"を参照してください。

表3.6 8ビットプログラマブルタイマの制御ビット

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
8bitタイマ0 制御レジスタ	0040160 (B)	D7-3	—	reserved	—	—	—	読み出し時: 0
		D2	PTOUT0	8bitタイマ0クロック出力制御	1 On 0 Off	0	R/W	
		D1	PSET0	8bitタイマ0プリセット	1 プリセット 0 無効	—	W	読み出し時: 0
		D0	PTRUN0	8bitタイマ0 Run/Stop制御	1 Run 0 Stop	0	R/W	
8bitタイマ0 リロードデータ レジスタ	0040161 (B)	D7	RLD07	8bitタイマ0	0~255	X	R/W	
		D6	RLD06	リロードデータ		X		
		D5	RLD05	RLD07 = MSB		X		
		D4	RLD04	RLD00 = LSB		X		
		D3	RLD03			X		
		D2	RLD02			X		
		D1	RLD01			X		
		D0	RLD00			X		
8bitタイマ0 カウントデータ レジスタ	0040162 (B)	D7	PTD07	8bitタイマ0カウントデータ	0~255	X	R	
		D6	PTD06	PTD07 = MSB		X		
		D5	PTD05	PTD00 = LSB		X		
		D4	PTD04			X		
		D3	PTD03			X		
		D2	PTD02			X		
		D1	PTD01			X		
		D0	PTD00			X		
8bitタイマ1 制御レジスタ	0040164 (B)	D7-3	—	reserved	—	—	—	読み出し時: 0
		D2	PTOUT1	8bitタイマ1クロック出力制御	1 On 0 Off	0	R/W	
		D1	PSET1	8bitタイマ1プリセット	1 プリセット 0 無効	—	W	読み出し時: 0
		D0	PTRUN1	8bitタイマ1 Run/Stop制御	1 Run 0 Stop	0	R/W	
8bitタイマ1 リロードデータ レジスタ	0040165 (B)	D7	RLD17	8bitタイマ1	0~255	X	R/W	
		D6	RLD16	リロードデータ		X		
		D5	RLD15	RLD17 = MSB		X		
		D4	RLD14	RLD10 = LSB		X		
		D3	RLD13			X		
		D2	RLD12			X		
		D1	RLD11			X		
		D0	RLD10			X		
8bitタイマ1 カウントデータ レジスタ	0040166 (B)	D7	PTD17	8bitタイマ1カウントデータ	0~255	X	R	
		D6	PTD16	PTD17 = MSB		X		
		D5	PTD15	PTD10 = LSB		X		
		D4	PTD14			X		
		D3	PTD13			X		
		D2	PTD12			X		
		D1	PTD11			X		
		D0	PTD10			X		
8bitタイマ2 制御レジスタ	0040168 (B)	D7-3	—	reserved	—	—	—	読み出し時: 0
		D2	PTOUT2	8bitタイマ2クロック出力制御	1 On 0 Off	0	R/W	
		D1	PSET2	8bitタイマ2プリセット	1 プリセット 0 無効	—	W	読み出し時: 0
		D0	PTRUN2	8bitタイマ2 Run/Stop制御	1 Run 0 Stop	0	R/W	
8bitタイマ2 リロードデータ レジスタ	0040169 (B)	D7	RLD27	8bitタイマ2	0~255	X	R/W	
		D6	RLD26	リロードデータ		X		
		D5	RLD25	RLD27 = MSB		X		
		D4	RLD24	RLD20 = LSB		X		
		D3	RLD23			X		
		D2	RLD22			X		
		D1	RLD21			X		
		D0	RLD20			X		
8bitタイマ2 カウントデータ レジスタ	004016A (B)	D7	PTD27	8bitタイマ2カウントデータ	0~255	X	R	
		D6	PTD26	PTD27 = MSB		X		
		D5	PTD25	PTD20 = LSB		X		
		D4	PTD24			X		
		D3	PTD23			X		
		D2	PTD22			X		
		D1	PTD21			X		
		D0	PTD20			X		

レジスタ名	アドレス	ビット	名 称	機 能	設 定		Init.	R/W	注 釈
8bitタイマ3 制御レジスタ	004016C (B)	D7-3	-	reserved	-		-	-	読み出し時: 0
		D2	PTOUT3	8bitタイマ3クロック出力制御	1 On	0 Off	0	R/W	
		D1	PSET3	8bitタイマ3プリセット	1 プリセット	0 無効	-	W	読み出し時: 0
		D0	PTRUN3	8bitタイマ3 Run/Stop制御	1 Run	0 Stop	0	R/W	
8bitタイマ3 リロードデータ レジスタ	004016D (B)	D7	RLD37	8bitタイマ3	0~255		X	R/W	
		D6	RLD36	リロードデータ			X		
		D5	RLD35	RLD37 = MSB			X		
		D4	RLD34	RLD30 = LSB			X		
		D3	RLD33				X		
		D2	RLD32				X		
		D1	RLD31				X		
		D0	RLD30				X		
8bitタイマ3 カウントデータ レジスタ	004016E (B)	D7	PTD37	8bitタイマ3カウントデータ	0~255		X	R	
		D6	PTD36	PTD37 = MSB			X		
		D5	PTD35	PTD30 = LSB			X		
		D4	PTD34				X		
		D3	PTD33				X		
		D2	PTD32				X		
		D1	PTD31				X		
		D0	PTD30				X		
8bitタイマ, シリ アル/F Ch.0 割り込み プライオリティ レジスタ	0040269 (B)	D7	-	reserved	-		-	-	読み出し時: 0
		D6	PSIO02	シリアルインタフェースCh.0	0~7		X	R/W	
		D5	PSIO01	割り込みレベル			X		
		D4	PSIO00				X		
		D3	-	reserved	-		-	-	読み出し時: 0
		D2	P8TM2	8bitタイマ0-3	0~7		X	R/W	
D1	P8TM1	割り込みレベル			X				
D0	P8TM0				X				
8bitタイマ 割り込み イネーブル レジスタ	0040275 (B)	D7-4	-	reserved	-		-	-	読み出し時: 0
		D3	E8TU3	8bitタイマ3アンダーフロー	1 許可	0 禁止	0	R/W	
		D2	E8TU2	8bitタイマ2アンダーフロー			0	R/W	
		D1	E8TU1	8bitタイマ1アンダーフロー			0	R/W	
D0	E8TU0	8bitタイマ0アンダーフロー			0	R/W			
8bitタイマ 割り込み 要因フラグ レジスタ	0040285 (B)	D7-4	-	reserved	-		-	-	読み出し時: 0
		D3	F8TU3	8bitタイマ3アンダーフロー	1 要因発生	0 要因なし	X	R/W	
		D2	F8TU2	8bitタイマ2アンダーフロー			X	R/W	
		D1	F8TU1	8bitタイマ1アンダーフロー			X	R/W	
		D0	F8TU0	8bitタイマ0アンダーフロー			X	R/W	
16bitタイマ5, 8bitタイマ, シリアル/F Ch.0 IDMAリクエスト レジスタ	0040292 (B)	D7	RSTX0	SIF Ch.0送信バッファエンプティ	1 IDMA要求	0 割り込み 要求	0	R/W	
		D6	RSRX0	SIF Ch.0受信バッファフル			0	R/W	
		D5	R8TU3	8bitタイマ3アンダーフロー			0	R/W	
		D4	R8TU2	8bitタイマ2アンダーフロー			0	R/W	
		D3	R8TU1	8bitタイマ1アンダーフロー			0	R/W	
		D2	R8TU0	8bitタイマ0アンダーフロー			0	R/W	
		D1	R16TC5	16bitタイマ5コンペアA			0	R/W	
		D0	R16TU5	16bitタイマ5コンペアB			0	R/W	
		16bitタイマ5, 8bitタイマ, シリアル/F Ch.0 IDMAイネーブル レジスタ	0040296 (B)	D7	DESTX0	SIF Ch.0送信バッファエンプティ	1 IDMA許可	0 IDMA禁止	0
D6	DESRX0			SIF Ch.0受信バッファフル			0	R/W	
D5	DE8TU3			8bitタイマ3アンダーフロー			0	R/W	
D4	DE8TU2			8bitタイマ2アンダーフロー			0	R/W	
D3	DE8TU1			8bitタイマ1アンダーフロー			0	R/W	
D2	DE8TU0			8bitタイマ0アンダーフロー			0	R/W	
D1	DE16TC5			16bitタイマ5コンペアA			0	R/W	
D0	DE16TU5			16bitタイマ5コンペアB			0	R/W	
P1機能選択 レジスタ	00402D4 (B)			D7	-	reserved	-		-
		D6	CFP16	P16機能選択	1 EXCL5 #DMAEND1	0 P16	0	R/W	
		D5	CFP15	P15機能選択	1 EXCL4 #DMAEND0	0 P15	0	R/W	
		D4	CFP14	P14機能選択	1 FOSC1	0 P14	0	R/W	拡張機能(0x402DF)
		D3	CFP13	P13機能選択	1 EXCL3 T8UF3	0 P13	0	R/W	
		D2	CFP12	P12機能選択	1 EXCL2 T8UF2	0 P12	0	R/W	
		D1	CFP11	P11機能選択	1 EXCL1 T8UF1	0 P11	0	R/W	
		D0	CFP10	P10機能選択	1 EXCL0 T8UF0	0 P10	0	R/W	

III 周辺回路ブロック: 8ビットプログラマブルタイマ

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
P1 I/O制御 レジスタ	00402D6 (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	IOC16	P16 I/O制御	1 出力	0 入力	0	R/W
		D5	IOC15	P15 I/O制御			0	R/W
		D4	IOC14	P14 I/O制御			0	R/W
		D3	IOC13	P13 I/O制御			0	R/W
		D2	IOC12	P12 I/O制御			0	R/W
		D1	IOC11	P11 I/O制御			0	R/W
		D0	IOC10	P10 I/O制御			0	R/W
ポート機能拡張 レジスタ	00402DF (B)	D7	CFEX7	P07ポート機能拡張	1 #DMAEND3	0 P07, etc.	0	R/W
		D6	CFEX6	P06ポート機能拡張	1 #DMAACK3	0 P06, etc.	0	R/W
		D5	CFEX5	P05ポート機能拡張	1 #DMAEND2	0 P05, etc.	0	R/W
		D4	CFEX4	P04ポート機能拡張	1 #DMAACK2	0 P04, etc.	0	R/W
		D3	CFEX3	P31ポート機能拡張	1 #GARD	0 P31, etc.	0	R/W
		D2	CFEX2	P21ポート機能拡張	1 #GAAS	0 P21, etc.	0	R/W
		D1	CFEX1	P10, P11, P13ポート機能拡張	1 DST0 DST1 DPC0	0 P10, etc. P11, etc. P13, etc.	1	R/W
		D0	CFEX0	P12, P14ポート機能拡張	1 DST2 DCLK	0 P12, etc. P14, etc.	1	R/W

CFP13-CFP10: P1[3:0]端子機能選択(D[3:0]/0x402D4<P1機能選択レジスタ>)

タイマアンダーフロー信号の外部出力に使用する端子を選択します。

"1"書き込み: アンダーフロー信号出力端子

"0"書き込み: 入出力兼用ポート端子

読み出し: 可能

タイマアンダーフロー信号の外部出力に使用する端子を、CFP10～CFP13に"1"を書き込んでP10～P13の中から選択します。P10～P13はそれぞれタイマ0～タイマ3に対応します。"0"を書き込んだ場合、その端子は入出力兼用ポート端子となります。

コールドスタート時、CFPは"0"(入出力兼用ポート)に設定されます。ホットスタート時はイニシャルリセット前の状態を保持します。

IOC13-IOC10: P1[3:0]ポートI/O制御(D[3:0]/0x402D6<P1 I/O制御レジスタ>)

P10～P13の入力/出力モードを設定します。

"1"書き込み: 出力モード

"0"書き込み: 入力モード

読み出し: 可能

P10～P13の中でタイマアンダーフロー出力に使用する端子に対応するI/O制御ビットには、"1"を書き込んで出力モードに設定してください。CFP1xが"1"に設定されている場合でも入力モードに設定されていると、その端子は16ビットプログラマブルタイマのイベントカウンタ入力端子として機能し、タイマアンダーフロー信号の出力は行えません。

コールドスタート時、IOCはすべて"0"(入力モード)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

CFEX1: P10, P11, P13ポート機能拡張(D[1]/0x402DF<ポート機能拡張レジスタ>)

CFEX0: P12, P14ポート機能拡張(D[0]/0x402DF<ポート機能拡張レジスタ>)

入出力兼用ポート端子の拡張機能を選択します。

"1"書き込み: 拡張機能端子

"0"書き込み: 入出力兼用ポート端子/周辺回路用端子

読み出し: 可能

CFEX[1:0]に"1"を書き込むと、P13～P10ポートがデバッグ用信号出力ポートとして機能します。CFEX[1:0]が"0"の場合はCFP1[3:0]が有効となり、その設定に従ってP13～P10ポートが入出力兼用ポート端子または8ビットタイマアンダーフロー出力端子となります。

コールドスタート時、CFEX[1:0]は"1"(拡張機能端子)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

RLD07~RLD00: タイマ0リロードデータ(D[7:0]/0x40161<8bitタイマ0リロードデータレジスタ>)

RLD17~RLD10: タイマ1リロードデータ(D[7:0]/0x40165<8bitタイマ1リロードデータレジスタ>)

RLD27~RLD20: タイマ2リロードデータ(D[7:0]/0x40169<8bitタイマ2リロードデータレジスタ>)

RLD37~RLD30: タイマ3リロードデータ(D[7:0]/0x4016D<8bitタイマ3リロードデータレジスタ>)

各タイマのカウンタの初期値を設定します。

本レジスタに設定したリロードデータがそれぞれのカウンタにロードされ、それを初期値としてダウンカウントが行われます。

リロードデータがカウンタにロードされる条件はPSETxに"1"を書き込んでプリセットを行う場合と、カウンタのアンダーフローによって自動的にリロードが行われる場合です。

イニシャルリセット時、RLDは初期化されません。

PTD07~PTD00: タイマ0カウントデータ(D[7:0]/0x40162<8bitタイマ0カウントデータレジスタ>)

PTD17~PTD10: タイマ1カウントデータ(D[7:0]/0x40166<8bitタイマ1カウントデータレジスタ>)

PTD27~PTD20: タイマ2カウントデータ(D[7:0]/0x4016A<8bitタイマ2カウントデータレジスタ>)

PTD37~PTD30: タイマ3カウントデータ(D[7:0]/0x4016E<8bitタイマ3カウントデータレジスタ>)

8ビットプログラマブルタイマのデータが読み出せます。

本ビットは読み出し時にカウンタのデータが保持されるバッファとなっており、データは任意のタイミングで読み出しが可能です。

イニシャルリセット時、PTDは初期化されません。

PSET0: タイマ0プリセット(D1/0x40160<8bitタイマ0制御レジスタ>)

PSET1: タイマ1プリセット(D1/0x40164<8bitタイマ1制御レジスタ>)

PSET2: タイマ2プリセット(D1/0x40168<8bitタイマ2制御レジスタ>)

PSET3: タイマ3プリセット(D1/0x4016C<8bitタイマ3制御レジスタ>)

リロードデータをカウンタにプリセットします。

"1"書き込み: プリセット

"0"書き込み: 無効

読み出し: 常時"0"

PSETxに"1"を書き込むことによって、RLDxのリロードデータがタイマxのカウンタにプリセットされます。カウンタがRUN状態のときにプリセットを行うとリロードデータのプリセット直後にリスタートします。

また、STOP状態の場合はプリセットされたリロードデータがそのまま保持されます。

"0"の書き込みはノーオペレーションとなります。

PSETxは書き込み専用のため、読み出しは常時"0"となります。

PTRUN0: タイマ0 RUN/STOP制御(D0/0x40160<8bitタイマ0制御レジスタ>)
PTRUN1: タイマ1 RUN/STOP制御(D0/0x40164<8bitタイマ1制御レジスタ>)
PTRUN2: タイマ2 RUN/STOP制御(D0/0x40168<8bitタイマ2制御レジスタ>)
PTRUN3: タイマ3 RUN/STOP制御(D0/0x4016C<8bitタイマ3制御レジスタ>)

カウンタのRUN/STOPを制御します。

"1"書き込み: RUN
 "0"書き込み: STOP
 読み出し: 可能

各タイマのカウンタはPTRUNxに"1"を書き込むことによってダウンカウントを開始し、"0"の書き込みにより停止します。

STOP状態ではプリセットか次にRUN状態にするまで、カウンタのデータは保持されます。また、STOP状態からRUN状態にすることによって、保持していたデータから継続してカウントを進めることができます。

イニシャルリセット時、PTRUNxは"0"(STOP)に設定されます。

PTOUT0: タイマ0クロック出力制御(D2/0x40160<8bitタイマ0制御レジスタ>)
PTOUT1: タイマ1クロック出力制御(D2/0x40164<8bitタイマ1制御レジスタ>)
PTOUT2: タイマ2クロック出力制御(D2/0x40168<8bitタイマ2制御レジスタ>)
PTOUT3: タイマ3クロック出力制御(D2/0x4016C<8bitタイマ3制御レジスタ>)

各タイマのクロック出力を制御します。

"1"書き込み: ON
 "0"書き込み: OFF
 読み出し: 可能

PTOUTxに"1"を書き込むとタイマxのアンダーフロー信号がCFP1xで設定した外部出力端子から出力されます。タイマ2またはタイマ3をシリアルインタフェースのクロック源として使用している場合は、アンダーフロー信号を1/2に分周して生成したクロックがシリアルインタフェースの対応するチャンネルに出力されます。

"0"を書き込むとクロックの出力は停止し、外部出力は"0"に、内部クロック出力は"1"に固定されます。イニシャルリセット時、PTOUTは"0"(OFF)に設定されます。

P8TM2–P8TM0: 8bitタイマ割り込みレベル
 (D[2:0]/0x40269<8bitタイマ, シリアルI/F Ch.0割り込みプライオリティレジスタ>)

8ビットプログラマブルタイマ割り込みの優先レベルを0～7の範囲で設定します。

イニシャルリセット時、P8TMレジスタは不定となります。

E8TU0: タイマ0割り込みイネーブル(D0/0x40275<8bitタイマ割り込みイネーブルレジスタ>)
E8TU1: タイマ1割り込みイネーブル(D1/0x40275<8bitタイマ割り込みイネーブルレジスタ>)
E8TU2: タイマ2割り込みイネーブル(D2/0x40275<8bitタイマ割り込みイネーブルレジスタ>)
E8TU3: タイマ3割り込みイネーブル(D3/0x40275<8bitタイマ割り込みイネーブルレジスタ>)

CPUに対する割り込みの発生を許可または禁止します。

"1"書き込み: 割り込み許可
 "0"書き込み: 割り込み禁止
 読み出し: 可能

E8TUxは8ビットタイマの割り込みを制御する割り込みイネーブルビットで、"1"に設定した割り込みが許可され、"0"に設定した割り込みが禁止されます。

イニシャルリセット時、E8TUxはそれぞれ"0"(割り込み禁止)に設定されます。

F8TU0: タイマ0割り込み要因フラグ(D0/0x40285<8bitタイマ割り込み要因フラグレジスタ>)
F8TU1: タイマ1割り込み要因フラグ(D1/0x40285<8bitタイマ割り込み要因フラグレジスタ>)
F8TU2: タイマ2割り込み要因フラグ(D2/0x40285<8bitタイマ割り込み要因フラグレジスタ>)
F8TU3: タイマ3割り込み要因フラグ(D3/0x40285<8bitタイマ割り込み要因フラグレジスタ>)

8ビットプログラマブルタイマ割り込みの発生状態を示します。

- 読み出し時
 - "1"読み出し: 割り込み要因あり
 - "0"読み出し: 割り込み要因なし
- リセットオンリー方式書き込み時 (デフォルト)
 - "1"書き込み: 要因フラグをリセット
 - "0"書き込み: 無効
- リード/ライト方式書き込み時
 - "1"書き込み: 要因フラグをセット
 - "0"書き込み: 要因フラグをリセット

F8TUxは各タイマの割り込みに対応する割り込み要因フラグで、それぞれのカウンタのアンダーフローに同期して"1"にセットされます。

このとき、以下の条件が成立していれば、CPUに対し割り込みが発生します。

1. 対応する割り込みイネーブルレジスタのビットが"1"に設定されている。
2. 他の割り込み優先レベルの高い割り込み要求が発生していない。
3. PSRのIEビットが"1"(割り込み許可)に設定されている。
4. 対応する割り込みプライオリティレジスタがCPUの割り込みレベル(IL)より高いレベルに設定されている。

なお、8ビットプログラマブルタイマの割り込み要因をIDMA要求として使用する場合、上記の条件が成立している場合でも、割り込み要因発生時点でCPUに対する割り込み要求は出力されません。IDMAの設定で割り込みを許可してあれば、IDMAによるデータ転送終了後に上記の条件で割り込みが発生します。

割り込み要因フラグは割り込みイネーブルレジスタや割り込みプライオリティレジスタの設定にかかわらず、割り込み発生条件の成立により"1"にセットされます。

割り込み発生後、次の割り込みを受け付けるには、割り込み要因フラグのリセットとPSRの再設定(割り込みプライオリティレジスタが示すレベルより低いレベルをILに設定しIEビットを"1"にセットするか、reti命令を実行する)が必要です。

割り込み要因フラグはソフトウェアによる書き込みによってのみリセットされます。割り込み要因フラグをリセットせずにPSRを割り込み受け付け可能な状態に再設定(reti命令の実行も含む)すると、再度同じ割り込みが発生しますので注意してください。また、リセットのための書き込み値はリセットオンリー方式(RSTONLY = "1")の場合が"1"、リード/ライト方式(RSTONLY = "0")の場合が"0"となりますので注意してください。

イニシャルリセット時、F8TUxは不定となりますので、必ずソフトウェアでリセットしてください。

R8TU0: タイマ0 IDMAリクエスト
 (D2/0x40292<16bitタイマ5, 8bitタイマ, シリアルI/F Ch.0 IDMAリクエストレジスタ>)
R8TU1: タイマ1 IDMAリクエスト
 (D3/0x40292<16bitタイマ5, 8bitタイマ, シリアルI/F Ch.0 IDMAリクエストレジスタ>)
R8TU2: タイマ2 IDMAリクエスト
 (D4/0x40292<16bitタイマ5, 8bitタイマ, シリアルI/F Ch.0 IDMAリクエストレジスタ>)
R8TU3: タイマ3 IDMAリクエスト
 (D5/0x40292<16bitタイマ5, 8bitタイマ, シリアルI/F Ch.0 IDMAリクエストレジスタ>)

割り込み要因発生時にIDMAを起動するかどうか設定します。

- セットオンリー方式(デフォルト)
 - "1"書き込み: IDMA要求
 - "0"書き込み: 無効
 - 読み出し: 可能

III 周辺回路ブロック: 8ビットプログラマブルタイマ

- ・リード/ライト方式
 - "1"書き込み: IDMA要求
 - "0"書き込み: 割り込み要求
 - 読み出し: 可能

R8TUxは8ビットタイマのIDMAリクエストビットで、"1"に設定すると割り込み要因発生時にIDMAが起動し、プログラムされたデータ転送を行います。"0"に設定すると通常の割り込み処理が行われ、IDMAは起動しません。

IDMAについては"IDMA(インテリジェントDMA)"を参照してください。

イニシャルリセット時、R8TUxはそれぞれ"0"(割り込み要求)に設定されます。

DE8TU0: タイマ0 IDMAイネーブル

(D2/40296<16bitタイマ5, 8bitタイマ, シリアルI/F Ch.0 IDMAイネーブルレジスタ>)

DE8TU1: タイマ1 IDMAイネーブル

(D3/40296<16bitタイマ5, 8bitタイマ, シリアルI/F Ch.0 IDMAイネーブルレジスタ>)

DE8TU2: タイマ2 IDMAイネーブル

(D4/40296<16bitタイマ5, 8bitタイマ, シリアルI/F Ch.0 IDMAイネーブルレジスタ>)

DE8TU3: タイマ3 IDMAイネーブル

(D5/40296<16bitタイマ5, 8bitタイマ, シリアルI/F Ch.0 IDMAイネーブルレジスタ>)

割り込み要因によるIDMA転送を許可または禁止します。

- ・セットオンリー方式(デフォルト)
 - "1"書き込み: IDMA許可
 - "0"書き込み: 無効
 - 読み出し: 可能
- ・リード/ライト方式
 - "1"書き込み: IDMA許可
 - "0"書き込み: IDMA禁止
 - 読み出し: 可能

DE8TUxは8ビットタイマのIDMAイネーブルビットで、"1"に設定すると割り込み要因発生時にIDMAが起動し、プログラムされたデータ転送を行います。"0"に設定すると通常の割り込み処理が行われ、IDMAは起動しません。

イニシャルリセット時、DE8TUxはそれぞれ"0"(IDMA禁止)に設定されます。

プログラミング上の注意事項

- (1) 8ビットプログラマブルタイマの動作はプリスケアラが動作していることが条件です。
- (2) 8ビットプログラマブルタイマの入力クロックにCPU動作クロックよりも高速なクロックは使用しないでください。
- (3) 入力クロックの設定は、8ビットプログラマブルタイマが停止中に行ってください。
- (4) イニシャルリセット後、アンダーフロー割り込みおよびタイマ出力は不定のため、割り込み要因フラグをリセットする前あるいはタイマ出力をONする前に8ビットプログラマブルタイマの初期値をプリセットしてください。ただし、タイマ出力がOFFの場合、タイマ出力は"0"に固定されます。
- (5) イニシャルリセット後、割り込み要因フラグ(F8TUx)は不定となります。不要な割り込みやIDMA要求の発生を防止するため、必ずプログラムでリセットしてください。
- (6) 割り込み発生後は、同じ要因による割り込みの再発生を防止するため、PSRを再設定またはreti命令を実行する前に必ず割り込み要因フラグ(F8TUx)をリセットしてください。

III-4 16ビットプログラマブルタイマ

16ビットプログラマブルタイマの構成

C33周辺回路ブロックは16ビットのプログラマブルタイマを6系統(タイマ0～タイマ5)内蔵しています。各タイマは、入力ポート端子を使用したイベントカウンタ機能も合わせ持っています。

注: 以降、6系統のタイマの名称をタイマxとして説明します(x = 0~5)。16ビットプログラマブルタイマ0~5の機能および制御レジスタの構成は同一です。制御ビット名にはタイマ番号を示す"0"~"5"が付きますが、説明は全タイマに共通なため、必要な部分以外はタイマ番号を"x"に置き換えて記述します。

図4.1に16ビットプログラマブルタイマの1チャンネルの構成を示します。




図4.1 16ビットプログラマブルタイマの構成

各タイマには、16ビットのアップカウンタと、2つの16ビットコンペアデータレジスタ(CRxA、CRxB)とそのバッファ(CRBxA、CRBxB)が設けられています。

16ビットカウンタはソフトウェアで"0"にリセット可能で、プリスケーラの入出力クロックまたは入出力兼用ポート端子からの外部信号でカウントアップを行います。カウント値はソフトウェアで読み出すことができます。

コンペアデータレジスタAおよびBはアップカウンタの内容と比較するためのデータを格納するレジスタです。コンペアデータレジスタは、直接データの書き込み/読み出しが可能です。また、コンペアレジスタバッファを使用すると、カウンタがソフトウェア(PRESETxビットへの"1"書き込み)またはコンペアBマッチ信号によってリセットされた時点で設定した比較値をコンペアデータレジスタにロードすることができます。比較値をコンペアデータレジスタとバッファのどちらに書き込むかについては、ソフトウェアで設定可能です。

カウンタ値が各コンパレータレジスタの内容に一致すると比較器によって信号が出力され、割り込みや出力信号を制御します。したがって、これらのレジスタにより割り込みの発生周期や出力クロックの周波数とデューティ比をプログラマブルに設定することができます。

16ビットプログラマブルタイマの入出力端子

表4.1に16ビットプログラマブルタイマで使用する入出力端子を示します。

表4.1 16ビットプログラマブルタイマの入出力端子

端子名	I/O	機 能	機能選択ビット
P10/EXCL0/ T8UF0/DST0	I/O	入出力兼用ポート/16ビットタイマ0イベントカウンタ入力(I)/ 8ビットタイマ0出力(O)/DST0出力(Ex)	CFP10(P1機能選択レジスタ0x402D4・D0) CFEX1(ポート機能拡張レジスタ0x402DF・D1)
P11/EXCL1/ T8UF1/DST1	I/O	入出力兼用ポート/16ビットタイマ1イベントカウンタ入力(I)/ 8ビットタイマ1出力(O)/DST1出力(Ex)	CFP11(P1機能選択レジスタ0x402D4・D1) CFEX1(ポート機能拡張レジスタ0x402DF・D1)
P12/EXCL2/ T8UF2/DST2	I/O	入出力兼用ポート/16ビットタイマ2イベントカウンタ入力(I)/ 8ビットタイマ2出力(O)/DST2出力(Ex)	CFP12(P1機能選択レジスタ0x402D4・D2) CFEX0(ポート機能拡張レジスタ0x402DF・D0)
P13/EXCL3/ T8UF3/DPCO	I/O	入出力兼用ポート/16ビットタイマ3イベントカウンタ入力(I)/ 8ビットタイマ3出力(O)/DPCO出力(Ex)	CFP13(P1機能選択レジスタ0x402D4・D3) CFEX1(ポート機能拡張レジスタ0x402DF・D1)
P15/EXCL4 /#DMAEND0	I/O	入出力兼用ポート/16ビットタイマ4イベントカウンタ入力(I)/ 高速DMA Ch.0終了信号出力(O)	CFP15(P1機能選択レジスタ0x402D4・D5)
P16/EXCL5 /#DMAEND1	I/O	入出力兼用ポート/16ビットタイマ5イベントカウンタ入力(I)/ 高速DMA Ch.1終了信号出力(O)	CFP16(P1機能選択レジスタ0x402D4・D6)
P22/TM0	I/O	入出力兼用ポート/16ビットタイマ0出力	CFP22(P2機能選択レジスタ0x402D8・D2)
P23/TM1	I/O	入出力兼用ポート/16ビットタイマ1出力	CFP23(P2機能選択レジスタ0x402D8・D3)
P24/TM2	I/O	入出力兼用ポート/16ビットタイマ2出力	CFP24(P2機能選択レジスタ0x402D8・D4)
P25/TM3	I/O	入出力兼用ポート/16ビットタイマ3出力	CFP25(P2機能選択レジスタ0x402D8・D5)
P26/TM4	I/O	入出力兼用ポート/16ビットタイマ4出力	CFP26(P2機能選択レジスタ0x402D8・D6)
P27/TM5	I/O	入出力兼用ポート/16ビットタイマ5出力	CFP27(P2機能選択レジスタ0x402D8・D7)

(I): 入力モード, (O): 出力モード, (Ex): 拡張機能

■ TMx (16ビットプログラマブルタイマ出力端子)

タイマxで生成したクロックを出力します。

■ EXCLx (イベントカウンタ入力端子)

タイマxをイベントカウンタとして使用する場合に、外部からのカウントパルスを入力します。

■ 16ビットプログラマブルタイマ入出力端子の設定方法

16ビットプログラマブルタイマで使用するクロック出力端子はすべて入出力兼用ポート端子と共用されています。

コールドスタート時は入出力兼用ポート端子P2x(機能選択ビットCFP2x="0")として設定され、ハイインピーダンスとなります。16ビットプログラマブルタイマのクロック出力機能を使用する場合は使用するタイマに合わせ、対応する端子の機能選択レジスタCFP2xに"1"を書き込んでください。ホットスタート時は、リセット前の状態を保持します。

イベントカウンタ入力端子はすべて入出力兼用ポート端子と共用されています。

コールドスタート時はすべてデバッグ用信号出力(ポート機能拡張ビットCFEX[1:0]="1")として設定されます。イベントカウンタ機能を使用する場合は、使用するタイマに合わせ、対応する端子の機能選択ビットCFP1xに"1"を、ポート機能拡張ビットCFEX[1:0]に"0"を書き込んでください。

なお、これらの端子は8ビットプログラマブルタイマ等の出力端子とも兼用で、入出力端子が入力モードの場合にイベントカウンタ入力となります。このため、入出力兼用ポートP1 I/O制御レジスタ(0x402D6)のIOC1x(D[6:0])を"0"に設定しておくことが必要です。コールドスタート時は入力モードに設定され、ホットスタート時は、リセット前の状態を保持します。

16ビットプログラマブルタイマの用途

16ビットプログラマブルタイマのアップカウンタは、ソフトウェアで設定したコンペアデータにより周期的にコンペアマッチ信号を出力します。これらの信号はCPUへの割り込み要求や、内蔵周辺回路の制御に使用されます。また、これらの信号から生成したクロックをIC外部に出力することもできます。

■ CPUへの割り込み要求/IDMA起動要求

各タイマのコンペアマッチ(カウンタとコンペアデータの一致)を割り込み要因として、CPUに対して割り込み要求を出力可能です。ソフトウェアで設定した周期で割り込みを発生させることができます。

また、この割り込み要因によってIDMAまたはHSDMAを起動することも可能です。

■ IC外部へのクロック出力

コンペアマッチ信号により生成したクロックをIC外部に出力することができます。コンペアB信号でクロックの周期が決まり、コンペアA信号でデューティ比が決まります。これを外部デバイスの制御などに使用することができます。各タイマの出力端子は前節に示したとおりです。

■ A/D変換開始トリガ

A/D変換器は、A/D変換を開始するトリガ方式を4種類から選択できるようになっています。その1つが、16ビットプログラマブルタイマ0のコンペアB信号によるものです。これにより、プログラマブルな周期でA/D変換を行うことができます。

この機能を使用するには、A/Dトリガレジスタ(0x40242)のTS[1:0](D[4:3])に"01"を書き込み、トリガに16ビットプログラマブルタイマ0を選択します。

■ ウォッチドッグタイマ

16ビットプログラマブルタイマ0は、CPUの暴走を監視するウォッチドッグタイマとして使用することができます。この場合、タイマ0のコンペアB信号はCPUに対するNMI要求信号となります。

この機能を使用するには、ウォッチドッグタイマイネーブルレジスタ(0x40171)のEWD(D1)に"1"を書き込み、NMIを有効に設定します。ウォッチドッグタイマの制御については、"ウォッチドッグタイマ"を参照してください。

16ビットプログラマブルタイマの制御と動作

16ビットプログラマブルタイマを使用する場合は、カウントを開始させる前に以下の設定が必要です。

1. 入力・出力端子の設定(必要な場合のみ)
2. 入力クロックの設定
3. コンペアデータレジスタ/バッファの選択
4. クロック出力条件の設定(信号極性、ファインモード)
5. コンペアデータの設定
6. 割り込み/DMAの設定

クロック出力条件、割り込み/DMAの設定については"クロック出力の制御"、"16ビットプログラマブルタイマ割り込みとDMA"を参照してください。

■ 入力・出力端子の設定

出力端子の設定は、16ビットプログラマブルタイマの出力クロックをIC外部に出力させる場合に必要です。入力端子の設定は、16ビットプログラマブルタイマを外部クロックをカウントするイベントカウンタとして使用する場合に必要です。

設定方法は"16ビットプログラマブルタイマの入出力端子"を参照してください。

■ 入力クロックの設定

各タイマのカウントクロックには内部クロックと外部クロックが選択できます。

選択は以下の制御ビットで行います。

タイマ0入力クロック選択: CKSL0(16bitタイマ0制御レジスタ0x48186・D3)

タイマ1入力クロック選択: CKSL1(16bitタイマ1制御レジスタ0x4818E・D3)

タイマ2入力クロック選択: CKSL2(16bitタイマ2制御レジスタ0x48196・D3)

タイマ3入力クロック選択: CKSL3(16bitタイマ3制御レジスタ0x4819E・D3)

タイマ4入力クロック選択: CKSL4(16bitタイマ4制御レジスタ0x481A6・D3)

タイマ5入力クロック選択: CKSL5(16bitタイマ5制御レジスタ0x481AE・D3)

CKSLxに"1"を書き込むと外部クロック、"0"を書き込むと内部クロックが選択されます。

イニシャルリセット時は内部クロックに設定されます。

外部クロックは、入力端子を設定したタイマで使用可能です。

・ 内部クロック

内部クロックを選択すると、そのタイマはプリスケアラの出力クロックにより動作します。プリスケアラの分周比は、タイマごとに選択可能です。

表4.2 内部クロックの制御

タイマ	制御レジスタ	分周比選択ビット	クロック制御ビット
タイマ0	16bitタイマ0クロックコントロールレジスタ(0x40147)	P16TS0[2:0] (D2:0)	P16TON0 (D3)
タイマ1	16bitタイマ1クロックコントロールレジスタ(0x40148)	P16TS1[2:0] (D2:0)	P16TON1 (D3)
タイマ2	16bitタイマ2クロックコントロールレジスタ(0x40149)	P16TS2[2:0] (D2:0)	P16TON2 (D3)
タイマ3	16bitタイマ3クロックコントロールレジスタ(0x4014A)	P16TS3[2:0] (D2:0)	P16TON3 (D3)
タイマ4	16bitタイマ4クロックコントロールレジスタ(0x4014B)	P16TS4[2:0] (D2:0)	P16TON4 (D3)
タイマ5	16bitタイマ5クロックコントロールレジスタ(0x4014C)	P16TS5[2:0] (D2:0)	P16TON5 (D3)

分周比は表4.3に示す8種類から選択できます。

表4.3 入力クロックの選択

P16TS = 7	P16TS = 6	P16TS = 5	P16TS = 4	P16TS = 3	P16TS = 2	P16TS = 1	P16TS = 0
fPSCIN/4096	fPSCIN/1024	fPSCIN/256	fPSCIN/64	fPSCIN/16	fPSCIN/4	fPSCIN/2	fPSCIN/1

fPSCIN: プリスケアラ入力クロック周波数

選択したクロックはP16TONxに"1"を書き込むことにより、プリスケアラから16ビットプログラマブルタイマに出力されます。

- 注: ・ 内部クロックを使用する場合、16ビットプログラマブルタイマの動作はプリスケアラが動作していることが条件です。("プリスケアラ"参照)
- ・ 入力クロックの設定は、16ビットプログラマブルタイマが停止中に行ってください。

・ 外部クロック

外部よりパルスを入力し、イベントカウンタとして使用する場合、イベント周期はCPU動作クロックの2倍以上としてください。

■ コンペアデータレジスタ/バッファの選択

コンペアデータレジスタAおよびBはアップカウンタの内容と比較するためのデータを格納するレジスタで、直接データの書き込み/読み出しが可能です。また、コンペアレジスタバッファを使用すると、カウンタがソフトウェア(PRESETxビットへの"1"書き込み)またはコンペアBマッチ信号によってリセットされた時点で設定した比較値をコンペアデータレジスタにロードすることができます。比較値をコンペアデータレジスタとバッファのどちらに書き込むかについて、以下の制御ビットで設定します。

タイマ0コンペアレジスタバッファイネーブル: SELCRB0 (16bitタイマ0制御レジスタ0x48186•D5)

タイマ1コンペアレジスタバッファイネーブル: SELCRB1 (16bitタイマ1制御レジスタ0x4818E•D5)

タイマ2コンペアレジスタバッファイネーブル: SELCRB2 (16bitタイマ2制御レジスタ0x48196•D5)

タイマ3コンペアレジスタバッファイネーブル: SELCRB3 (16bitタイマ3制御レジスタ0x4819E•D5)

タイマ4コンペアレジスタバッファイネーブル: SELCRB4 (16bitタイマ4制御レジスタ0x481A6•D5)

タイマ5コンペアレジスタバッファイネーブル: SELCRB5 (16bitタイマ5制御レジスタ0x481AE•D5)

SELCRBxに"1"を書き込むとコンペアレジスタバッファ、"0"を書き込むとコンペアデータレジスタが選択されます。

イニシャルリセット時は、コンペアデータレジスタが選択されます。

■ コンペアデータの設定

プログラマブルタイマにはデータの比較器が内蔵されており、カウントデータを任意の値と比較することができます。この値は以下のレジスタで設定します。

タイマ0コンペアデータA: CR0A[15:0](16bitタイマ0コンペアデータA設定レジスタ0x48180•D[F:0])

タイマ0コンペアデータB: CR0B[15:0](16bitタイマ0コンペアデータB設定レジスタ0x48182•D[F:0])

タイマ1コンペアデータA: CR1A[15:0](16bitタイマ1コンペアデータA設定レジスタ0x48188•D[F:0])

タイマ1コンペアデータB: CR1B[15:0](16bitタイマ1コンペアデータB設定レジスタ0x4818A•D[F:0])

タイマ2コンペアデータA: CR2A[15:0](16bitタイマ2コンペアデータA設定レジスタ0x48190•D[F:0])

タイマ2コンペアデータB: CR2B[15:0](16bitタイマ2コンペアデータB設定レジスタ0x48192•D[F:0])

タイマ3コンペアデータA: CR3A[15:0](16bitタイマ3コンペアデータA設定レジスタ0x48198•D[F:0])

タイマ3コンペアデータB: CR3B[15:0](16bitタイマ3コンペアデータB設定レジスタ0x4819A•D[F:0])

タイマ4コンペアデータA: CR4A[15:0](16bitタイマ4コンペアデータA設定レジスタ0x481A0•D[F:0])

タイマ4コンペアデータB: CR4B[15:0](16bitタイマ4コンペアデータB設定レジスタ0x481A2•D[F:0])

タイマ5コンペアデータA: CR5A[15:0](16bitタイマ5コンペアデータA設定レジスタ0x481A8•D[F:0])

タイマ5コンペアデータB: CR5B[15:0](16bitタイマ5コンペアデータB設定レジスタ0x481AA•D[F:0])

SELCRBxが"0"に設定されている場合、これらのレジスタによりコンペアデータレジスタが直接読み出し/書き込み可能です。

SELCRBxが"1"に設定されている場合、これらのレジスタへのデータ書き込み/読み出しはコンペアレジスタバッファに対して行われます。バッファの内容はカウンタがリセットされた時点でコンペアデータレジスタにロードされます。

イニシャルリセット時、コンペアデータレジスタ/バッファは初期化されません。

プログラマブルタイマはコンペアデータレジスタとカウントデータを比較し、同じ値になったところでコンペアマッチ信号を発生します。このコンペアマッチ信号は割り込みを発生するとともに外部へのクロック(TMx信号)出力を制御します。

コンペアデータBはカウンタのリセット周期も決定します。

■ カウンタのリセット

各タイマのアップカウンタは、PRESETxビットによってリセットできます。

タイマ0リセット: PRESET0(16bitタイマ0制御レジスタ0x48186・D1)

タイマ1リセット: PRESET1(16bitタイマ1制御レジスタ0x4818E・D1)

タイマ2リセット: PRESET2(16bitタイマ2制御レジスタ0x48196・D1)

タイマ3リセット: PRESET3(16bitタイマ3制御レジスタ0x4819E・D1)

タイマ4リセット: PRESET4(16bitタイマ4制御レジスタ0x481A6・D1)

タイマ5リセット: PRESET5(16bitタイマ5制御レジスタ0x481AE・D1)

通常は、カウントアップを開始する前に、このビットに"1"を書き込みカウンタをリセットします。カウント開始後は、カウンタがコンペアデータBに一致するとハードウェアによってリセットされます。

■ タイマのRUN/STOP制御

各タイマにはそれぞれ、RUN/STOPを制御するビットPRUNxが設けられています。

タイマ0 RUN/STOP制御: PRUN0(16bitタイマ0制御レジスタ0x48186・D0)

タイマ1 RUN/STOP制御: PRUN1(16bitタイマ1制御レジスタ0x4818E・D0)

タイマ2 RUN/STOP制御: PRUN2(16bitタイマ2制御レジスタ0x48196・D0)

タイマ3 RUN/STOP制御: PRUN3(16bitタイマ3制御レジスタ0x4819E・D0)

タイマ4 RUN/STOP制御: PRUN4(16bitタイマ4制御レジスタ0x481A6・D0)

タイマ5 RUN/STOP制御: PRUN5(16bitタイマ5制御レジスタ0x481AE・D0)

タイマはPRUNxに"1"を書き込むことによってカウントを開始します。PRUNxに"0"を書き込むとクロックの入力が禁止され、カウントは停止します。

このRUN/STOPの制御はカウンタのデータには影響を与えません。カウントの停止中もカウンタのデータは保持されており、そのデータから継続してカウントを開始させることができます。

カウント中にカウンタがコンペアデータレジスタAの設定値と一致すると、コンペアA割り込みが発生します。

また、カウンタがコンペアデータレジスタBの設定値と一致すると、コンペアB割り込みが発生するとともに、カウンタをリセットします。SELCRBxが"1"に設定されている場合は、コンペアレジスタバッファに設定してある値がコンペアデータレジスタにロードされます。

どちらの割り込みが発生した場合もカウント動作はそのまま継続します。コンペアB割り込みの場合はカウンタ値"0"からのカウントとなります。

RUN/STOP制御ビット(PRUNx)とタイマリセットビット(PRESETx)に同時に"1"を書き込んだ場合、タイマはカウンタをリセット後にカウントを開始します。




図4.2 カウンタの基本動作タイミング

■ カウンタデータの読み出し

カウンタデータはそれぞれ以下のアドレスから任意のタイミングで読み出しが可能です。

タイマ0カウンタデータ: TC0[15:0](16bitタイマ0カウンタデータレジスタ0x48184)

タイマ1カウンタデータ: TC1[15:0](16bitタイマ1カウンタデータレジスタ0x4818C)

タイマ2カウンタデータ: TC2[15:0](16bitタイマ2カウンタデータレジスタ0x48194)

タイマ3カウンタデータ: TC3[15:0](16bitタイマ3カウンタデータレジスタ0x4819C)

タイマ4カウンタデータ: TC4[15:0](16bitタイマ4カウンタデータレジスタ0x481A4)

タイマ5カウンタデータ: TC5[15:0](16bitタイマ5カウンタデータレジスタ0x481AC)

クロック出力の制御

各タイマは、コンペアマッチ信号によってTMx信号を発生させることができます。

■ 出力信号の極性選択

デフォルトでは、アクティブHigh(ノーマルLow)の出力信号が生成されます。この論理をOUTINVxビットで反転させることができます。OUTINVxに"1"を書き込むと、タイマはアクティブLow(ノーマルHigh)の信号を生成します。

タイマ0出力反転: OUTINV0(16bitタイマ0制御レジスタ0x48186・D4)

タイマ1出力反転: OUTINV1(16bitタイマ1制御レジスタ0x4818E・D4)

タイマ2出力反転: OUTINV2(16bitタイマ2制御レジスタ0x48196・D4)

タイマ3出力反転: OUTINV3(16bitタイマ3制御レジスタ0x4819E・D4)

タイマ4出力反転: OUTINV4(16bitタイマ4制御レジスタ0x481A6・D4)

タイマ5出力反転: OUTINV5(16bitタイマ5制御レジスタ0x481AE・D4)

出力波形については図4.3を参照してください。

■ 出力端子の設定

ここで発生したTMx信号は、クロック出力端子(表4.1参照)から出力させることができ、外部デバイス等に対してプログラマブルなクロックを供給することができます。

コールドスタート時、出力に使用する端子は入出力兼用ポート用に設定され、入力モードとなります。このときの端子の状態はハイインピーダンスとなります。

端子機能をタイマ出力に切り換えると、OUTINVxが"0"の場合は端子がLowレベル、OUTINVxが"1"の場合はHighレベルになります。

■ クロック出力の開始

TMxクロックを出力するには、クロック出力制御ビットPTMxに"1"を書き込みます。PTMxに"0"を書き込むと、出力はOUTINVxの設定に従ったOFFレベル(OUTINVx = "0": Low、OUTINVx = "1": High)となります。

タイマ0クロック出力制御: PTM0(16bitタイマ0制御レジスタ0x48186・D2)

タイマ1クロック出力制御: PTM1(16bitタイマ1制御レジスタ0x4818E・D2)

タイマ2クロック出力制御: PTM2(16bitタイマ2制御レジスタ0x48196・D2)

タイマ3クロック出力制御: PTM3(16bitタイマ3制御レジスタ0x4819E・D2)

タイマ4クロック出力制御: PTM4(16bitタイマ4制御レジスタ0x481A6・D2)

タイマ5クロック出力制御: PTM5(16bitタイマ5制御レジスタ0x481AE・D2)

図4.3に出力波形を示します。




図4.3 16ビットプログラマブルタイマの出力波形

OUTINVx = "0" (アクティブHigh)の場合

タイマは、カウンタがCRxAレジスタに設定したコンペアデータAに一致するまでLowレベルを出力します。カウンタがコンペアデータAの次の値になると、出力端子はHighレベルとなりコンペアA割り込みが発生します。その後、カウンタがCRxBレジスタに設定したコンペアデータBまでカウントアップされると、カウンタがリセットされ、出力端子はLowレベルに戻ります。同時にコンペアB割り込みも発生します。

OUTINVx = "1" (アクティブLow)の場合

タイマは、カウンタがCRxAレジスタに設定したコンペアデータAに一致するまでHighレベルを出力します。カウンタがコンペアデータAの次の値になると、出力端子はLowレベルとなりコンペアA割り込みが発生します。その後、カウンタがCRxBレジスタに設定したコンペアデータBまでカウントアップされると、カウンタがリセットされ、出力端子はHighレベルに戻ります。同時にコンペアB割り込みも発生します。

■ クロック出力ファインモードの設定

デフォルト(イニシャルリセット時)では、CRxA[15:0]とTCx[15:0]が一致した場合、入力クロックの立ち上がりでクロック出力が変化します。

ファインモードのクロック出力は、CRxA[15:1]とTCx[14:0]が一致した場合に、CRxA[0]の値に従って変化します。

CRxA[0]が"0"の場合: 入力クロックの立ち上がりで変化

CRxA[0]が"1"の場合: 半周期遅れの入力クロックの立ち下がりで変化

例) CRxA = 3, CRxB = 5




図4.4 ファインモードのクロック出力

このように、ファインモードでは入力クロックの半周期きざみで出力デューティを調節することができます。ただし、CRxA = 0の場合は、入力クロックの1周期幅のパルスが出力されます(デフォルトの場合と同様)。ファインモードでのCRxB最大値は $2^{15} - 1 = 32,767$ 、CRxAの設定範囲は $0 \sim (2 \times \text{CRxB} - 1)$ となります。

ファインモードは以下のレジスタで設定します。

タイマ0ファインモード選択: SELFM0(16bitタイマ0制御レジスタ0x48186•D6)

タイマ1ファインモード選択: SELFM1(16bitタイマ1制御レジスタ0x4818E•D6)

タイマ2ファインモード選択: SELFM2(16bitタイマ2制御レジスタ0x48196•D6)

タイマ3ファインモード選択: SELFM3(16bitタイマ3制御レジスタ0x4819E•D6)

タイマ4ファインモード選択: SELFM4(16bitタイマ4制御レジスタ0x481A6•D6)

タイマ5ファインモード選択: SELFM5(16bitタイマ5制御レジスタ0x481AE•D6)

SELFMxに"1"を書き込むと、ファインモードが設定されます。イニシャルリセット時はファインモードがディセーブル状態となります。

■ 注意事項

- 1) コンペアデータレジスタAとBに同じ値を設定すると、ハザードパルスが出力されることがあります。タイマ出力を使用する場合は、コンペアデータAとBを同じ値には設定しないでください。割り込み機能のみを使用する場合は、A = Bでも問題ありません。割り込みは正常に発生します。
- 2) タイマ出力を使用する場合、コンペアデータは $A \geq 0$ 、 $B \geq 1$ を設定してください。最小設定はA = 0、B = 1で、タイマ出力サイクルは入力クロックの1/2となります。
- 3) コンペアデータを $A > B$ に設定すると、コンペアマッチA信号は発生しません。この場合、タイマ出力はOFFレベルに固定されます。

16ビットプログラマブルタイマ割り込みとDMA

16ビットプログラマブルタイマには、各タイマのコンペアマッチAとBによって割り込みを発生させる機能があります。割り込みの発生タイミングは、図4.2に示したとおりです。

■ 割り込みコントローラの制御レジスタ

各タイマごとに用意されている割り込みコントローラの制御レジスタを、表4.4に示します。

表4.4 割り込みコントローラの制御レジスタ

割り込み要因	割り込み要因フラグ	割り込み イネーブルレジスタ	割り込み プライオリティレジスタ
タイマ0コンペアA	F16TC0 (D3/0x40282)	E16TC0 (D3/0x40272)	P16T0[2:0] (D[2:0]/0x40266)
タイマ0コンペアB	F16TU0 (D2/0x40282)	E16TU0 (D2/0x40272)	
タイマ1コンペアA	F16TC1 (D7/0x40282)	E16TC1 (D7/0x40272)	P16T1[2:0] (D[6:4]/0x40266)
タイマ1コンペアB	F16TU1 (D6/0x40282)	E16TU1 (D6/0x40272)	
タイマ2コンペアA	F16TC2 (D3/0x40283)	E16TC2 (D3/0x40273)	P16T2[2:0] (D[2:0]/0x40267)
タイマ2コンペアB	F16TU2 (D2/0x40283)	E16TU2 (D2/0x40273)	
タイマ3コンペアA	F16TC3 (D7/0x40283)	E16TC3 (D7/0x40273)	P16T3[2:0] (D[6:4]/0x40267)
タイマ3コンペアB	F16TU3 (D6/0x40283)	E16TU3 (D6/0x40273)	
タイマ4コンペアA	F16TC4 (D3/0x40284)	E16TC4 (D3/0x40274)	P16T4[2:0] (D[2:0]/0x40268)
タイマ4コンペアB	F16TU4 (D2/0x40284)	E16TU4 (D2/0x40274)	
タイマ5コンペアA	F16TC5 (D7/0x40284)	E16TC5 (D7/0x40274)	P16T5[2:0] (D[6:4]/0x40268)
タイマ5コンペアB	F16TU5 (D6/0x40284)	E16TU5 (D6/0x40274)	

タイマにコンペアマッチが発生すると、対応する割り込み要因フラグが"1"にセットされます。その割り込み要因フラグに対応する割り込みイネーブルレジスタのビットが"1"に設定されていると割り込み要求が発生します。

割り込みイネーブルレジスタのビットを"0"に設定しておくことにより、そのタイマによる割り込みを禁止することもできます。割り込み要因フラグは、割り込みイネーブルレジスタの設定にかかわらず("0"に設定されていても)、タイマのコンペアマッチによって"1"にセットされます。

割り込みプライオリティレジスタは、タイマ割り込みの優先レベル(0~7)を設定します。優先順位はタイマ番号の小さい方が高く、また、割り込みの種類としてはコンペアB割り込みがコンペアA割り込みに優先します。CPUに対する割り込み要求は、他に優先レベルの高い割り込み要求が発生していないことが条件となります。

また、入力割り込み要求を実際にCPUが受け付けるのは、PSRのIEビットが"1"(割り込み許可)に、ILが割り込みプライオリティレジスタで設定した入力割り込みのレベルよりも小さな値に設定されている場合に限られます。

これらの割り込み制御レジスタの詳細と割り込み発生時の動作については"ITC(割り込みコントローラ)"を参照してください。

■ インテリジェントDMA

タイマの割り込み要因は、インテリジェントDMA(IDMA)を起動することができます。これにより、メモリ間のDMA転送を周期的に行うことができます。

各割り込み要因に設定されたIDMAチャンネル番号は次のとおりです。

	IDMA Ch.		IDMA Ch.
タイマ0コンペアB:	0x07	タイマ0コンペアA:	0x08
タイマ1コンペアB:	0x09	タイマ1コンペアA:	0x0A
タイマ2コンペアB:	0x0B	タイマ2コンペアA:	0x0C
タイマ3コンペアB:	0x0D	タイマ3コンペアA:	0x0E
タイマ4コンペアB:	0x0F	タイマ4コンペアA:	0x10
タイマ5コンペアB:	0x11	タイマ5コンペアA:	0x12

III 周辺回路ブロック: 16ビットプログラマブルタイマ

IDMAを起動させるには、表4.5に示すIDMAリクエストビットとIDMAイネーブルビットに"1"を書き込んでおきます。また、IDMA側の転送条件等の設定も必要です。

表4.5 IDMA転送の制御ビット

割り込み要因	IDMAリクエストビット	IDMAイネーブルビット
タイマ0コンペアA	R16TC0(D7/0x40290)	DE16TC0(D7/0x40294)
タイマ0コンペアB	R16TU0(D6/0x40290)	DE16TU0(D6/0x40294)
タイマ1コンペアA	R16TC1(D1/0x40291)	DE16TC1(D1/0x40295)
タイマ1コンペアB	R16TU1(D0/0x40291)	DE16TU1(D0/0x40295)
タイマ2コンペアA	R16TC2(D3/0x40291)	DE16TC2(D3/0x40295)
タイマ2コンペアB	R16TU2(D2/0x40291)	DE16TU2(D2/0x40295)
タイマ3コンペアA	R16TC3(D5/0x40291)	DE16TC3(D5/0x40295)
タイマ3コンペアB	R16TU3(D4/0x40291)	DE16TU3(D4/0x40295)
タイマ4コンペアA	R16TC4(D7/0x40291)	DE16TC4(D7/0x40295)
タイマ4コンペアB	R16TU4(D6/0x40291)	DE16TU4(D6/0x40295)
タイマ5コンペアA	R16TC5(D1/0x40292)	DE16TC5(D1/0x40296)
タイマ5コンペアB	R16TU5(D0/0x40292)	DE16TU5(D0/0x40296)

IDMAリクエストビットおよびIDMAイネーブルビットが"1"に設定されていると、割り込み要因の発生でIDMAが起動します。その時点で割り込み要求は発生しません。割り込み要求はDMA転送終了後に発生します。また、DMA転送のみを行い、割り込みは発生しないように設定することもできます。

IDMA転送と転送終了後の割り込み制御については、"IDMA(インテリジェントDMA)"を参照してください。

■ 高速DMA

各タイマの割り込み要因は、高速DMA(HSDMA)を起動することもできます。

各タイマに対応するHSDMAチャンネル番号とトリガ設定ビットを以下に示します。

表4.6 HSDMAトリガ設定ビット

割り込み要因	HSDMA Ch.	トリガ設定ビット
タイマ0コンペアA	0	HSD0S[3:0] (HSDMA Ch.0/1 トリガ設定レジスタ0x40298•D[3:0]) = "0111"
タイマ0コンペアB	0	HSD0S[3:0] (HSDMA Ch.0/1 トリガ設定レジスタ0x40298•D[3:0]) = "0110"
タイマ1コンペアA	1	HSD1S[3:0] (HSDMA Ch.0/1 トリガ設定レジスタ0x40298•D[7:4]) = "0111"
タイマ1コンペアB	1	HSD1S[3:0] (HSDMA Ch.0/1 トリガ設定レジスタ0x40298•D[7:4]) = "0110"
タイマ2コンペアA	2	HSD2S[3:0] (HSDMA Ch.2/3 トリガ設定レジスタ0x40299D•[3:0]) = "0111"
タイマ2コンペアB	2	HSD2S[3:0] (HSDMA Ch.2/3 トリガ設定レジスタ0x40299D•[3:0]) = "0110"
タイマ3コンペアA	3	HSD3S[3:0] (HSDMA Ch.2/3 トリガ設定レジスタ0x40299•D[7:4]) = "0111"
タイマ3コンペアB	3	HSD3S[3:0] (HSDMA Ch.2/3 トリガ設定レジスタ0x40299•D[7:4]) = "0110"
タイマ4コンペアA	0	HSD0S[3:0] (HSDMA Ch.0/1 トリガ設定レジスタ0x40298D•[3:0]) = "1001"
	2	HSD2S[3:0] (HSDMA Ch.2/3 トリガ設定レジスタ0x40299D•[3:0]) = "1001"
タイマ4コンペアB	0	HSD0S[3:0] (HSDMA Ch.0/1 トリガ設定レジスタ0x40298D•[3:0]) = "1000"
	2	HSD2S[3:0] (HSDMA Ch.2/3 トリガ設定レジスタ0x40299D•[3:0]) = "1000"
タイマ5コンペアA	1	HSD1S[3:0] (HSDMA Ch.0/1 トリガ設定レジスタ0x40298•D[7:4]) = "1001"
	3	HSD3S[3:0] (HSDMA Ch.2/3 トリガ設定レジスタ0x40299•D[7:4]) = "1001"
タイマ5コンペアB	1	HSD1S[3:0] (HSDMA Ch.0/1 トリガ設定レジスタ0x40298•D[7:4]) = "1000"
	3	HSD3S[3:0] (HSDMA Ch.2/3 トリガ設定レジスタ0x40299•D[7:4]) = "1000"

HSDMAを起動させるには、トリガ設定ビットで割り込み要因を選択しておきます。また、HSDMA側の転送条件等の設定も必要です。

HSDMAのトリガ要因に16ビットタイマを選択すると、その割り込み要因の発生でHSDMAが起動します。

HSDMAの詳細については、"HSDMA(高速DMA)"を参照してください。

■ トラップベクタ

各割り込み要因のトラップベクタアドレスは、デフォルトでそれぞれ以下のとおり設定されています。

タイマ0コンペアB割り込み: 0x0C00078
タイマ0コンペアA割り込み: 0x0C0007C
タイマ1コンペアB割り込み: 0x0C00088
タイマ1コンペアA割り込み: 0x0C0008C
タイマ2コンペアB割り込み: 0x0C00098
タイマ2コンペアA割り込み: 0x0C0009C
タイマ3コンペアB割り込み: 0x0C000A8
タイマ3コンペアA割り込み: 0x0C000AC
タイマ4コンペアB割り込み: 0x0C000B8
タイマ4コンペアA割り込み: 0x0C000BC
タイマ5コンペアB割り込み: 0x0C000C8
タイマ5コンペアA割り込み: 0x0C000CC

なお、トラップテーブルのベースアドレスはTTBRレジスタ(0x48134~0x48137)で変更することも可能です。

16ビットプログラマブルタイマのI/Oメモリ

表4.7に16ビットプログラマブルタイマの制御ビットを示します。
クロックを設定するプリスケアラのI/Oメモリについては、"プリスケアラ"を参照してください。

表4.7 16ビットプログラマブルタイマの制御ビット

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
16bitタイマ0/1 割り込み プライオリティ レジスタ	0040266 (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	P16T12	16bitタイマ1	0~7	X	R/W	
		D5	P16T11	割り込みレベル		X		
		D4	P16T10			X		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	P16T02	16bitタイマ0	0~7	X	R/W	
		D1	P16T01	割り込みレベル		X		
		D0	P16T00			X		
16bitタイマ2/3 割り込み プライオリティ レジスタ	0040267 (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	P16T32	16bitタイマ3	0~7	X	R/W	
		D5	P16T31	割り込みレベル		X		
		D4	P16T30			X		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	P16T22	16bitタイマ2	0~7	X	R/W	
		D1	P16T21	割り込みレベル		X		
		D0	P16T20			X		
16bitタイマ4/5 割り込み プライオリティ レジスタ	0040268 (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	P16T52	16bitタイマ5	0~7	X	R/W	
		D5	P16T51	割り込みレベル		X		
		D4	P16T50			X		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	P16T42	16bitタイマ4	0~7	X	R/W	
		D1	P16T41	割り込みレベル		X		
		D0	P16T40			X		
16bitタイマ0/1 割り込み イネーブル レジスタ	0040272 (B)	D7	E16TC1	16bitタイマ1コンペアA	1 許可 0 禁止	0	R/W	
		D6	E16TU1	16bitタイマ1コンペアB		0	R/W	
		D5-4	—	reserved	—	—	—	読み出し時: 0
		D3	E16TC0	16bitタイマ0コンペアA	1 許可 0 禁止	0	R/W	
		D2	E16TU0	16bitタイマ0コンペアB		0	R/W	
		D1-0	—	reserved	—	—	—	読み出し時: 0
16bitタイマ2/3 割り込み イネーブル レジスタ	0040273 (B)	D7	E16TC3	16bitタイマ3コンペアA	1 許可 0 禁止	0	R/W	
		D6	E16TU3	16bitタイマ3コンペアB		0	R/W	
		D5-4	—	reserved	—	—	—	読み出し時: 0
		D3	E16TC2	16bitタイマ2コンペアA	1 許可 0 禁止	0	R/W	
		D2	E16TU2	16bitタイマ2コンペアB		0	R/W	
		D1-0	—	reserved	—	—	—	読み出し時: 0
16bitタイマ4/5 割り込み イネーブル レジスタ	0040274 (B)	D7	E16TC5	16bitタイマ5コンペアA	1 許可 0 禁止	0	R/W	
		D6	E16TU5	16bitタイマ5コンペアB		0	R/W	
		D5-4	—	reserved	—	—	—	読み出し時: 0
		D3	E16TC4	16bitタイマ4コンペアA	1 許可 0 禁止	0	R/W	
		D2	E16TU4	16bitタイマ4コンペアB		0	R/W	
		D1-0	—	reserved	—	—	—	読み出し時: 0
16bitタイマ0/1 割り込み 要因フラグ レジスタ	0040282 (B)	D7	F16TC1	16bitタイマ1コンペアA	1 要因発生 0 要因なし	X	R/W	
		D6	F16TU1	16bitタイマ1コンペアB		X	R/W	
		D5-4	—	reserved	—	—	—	読み出し時: 0
		D3	F16TC0	16bitタイマ0コンペアA	1 要因発生 0 要因なし	X	R/W	
		D2	F16TU0	16bitタイマ0コンペアB		X	R/W	
		D1-0	—	reserved	—	—	—	読み出し時: 0
16bitタイマ2/3 割り込み 要因フラグ レジスタ	0040283 (B)	D7	F16TC3	16bitタイマ3コンペアA	1 要因発生 0 要因なし	X	R/W	
		D6	F16TU3	16bitタイマ3コンペアB		X	R/W	
		D5-4	—	reserved	—	—	—	読み出し時: 0
		D3	F16TC2	16bitタイマ2コンペアA	1 要因発生 0 要因なし	X	R/W	
		D2	F16TU2	16bitタイマ2コンペアB		X	R/W	
		D1-0	—	reserved	—	—	—	読み出し時: 0
16bitタイマ4/5 割り込み 要因フラグ レジスタ	0040284 (B)	D7	F16TC5	16bitタイマ5コンペアA	1 要因発生 0 要因なし	X	R/W	
		D6	F16TU5	16bitタイマ5コンペアB		X	R/W	
		D5-4	—	reserved	—	—	—	読み出し時: 0
		D3	F16TC4	16bitタイマ4コンペアA	1 要因発生 0 要因なし	X	R/W	
		D2	F16TU4	16bitタイマ4コンペアB		X	R/W	
		D1-0	—	reserved	—	—	—	読み出し時: 0

レジスタ名	アドレス	ビット	名 称	機 能	設 定			Init.	R/W	注 釈	
ポート入力0-3、 高速DMA Ch.0/1、 16bitタイマ0 IDMAリクエスト レジスタ	0040290 (B)	D7	R16TC0	16bitタイマ0コンペアA	1	IDMA要求	0	割り込み 要求	0	R/W	
		D6	R16TU0	16bitタイマ0コンペアB					0	R/W	
		D5	RHDM1	高速DMA Ch.1					0	R/W	
		D4	RHDM0	高速DMA Ch.0					0	R/W	
		D3	RP3	ポート入力3					0	R/W	
		D2	RP2	ポート入力2					0	R/W	
		D1	RP1	ポート入力1					0	R/W	
		D0	RP0	ポート入力0					0	R/W	
16bitタイマ1-4 IDMAリクエスト レジスタ	0040291 (B)	D7	R16TC4	16bitタイマ4コンペアA	1	IDMA要求	0	割り込み 要求	0	R/W	
		D6	R16TU4	16bitタイマ4コンペアB					0	R/W	
		D5	R16TC3	16bitタイマ3コンペアA					0	R/W	
		D4	R16TU3	16bitタイマ3コンペアB					0	R/W	
		D3	R16TC2	16bitタイマ2コンペアA					0	R/W	
		D2	R16TU2	16bitタイマ2コンペアB					0	R/W	
		D1	R16TC1	16bitタイマ1コンペアA					0	R/W	
		D0	R16TU1	16bitタイマ1コンペアB					0	R/W	
16bitタイマ5、 8bitタイマ、 シリアル/F Ch.0 IDMAリクエスト レジスタ	0040292 (B)	D7	RSTX0	SIF Ch.0送信バッファエンプティ	1	IDMA要求	0	割り込み 要求	0	R/W	
		D6	RSRX0	SIF Ch.0受信バッファフル					0	R/W	
		D5	R8TU3	8bitタイマ3アンダーフロー					0	R/W	
		D4	R8TU2	8bitタイマ2アンダーフロー					0	R/W	
		D3	R8TU1	8bitタイマ1アンダーフロー					0	R/W	
		D2	R8TU0	8bitタイマ0アンダーフロー					0	R/W	
		D1	R16TC5	16bitタイマ5コンペアA					0	R/W	
		D0	R16TU5	16bitタイマ5コンペアB					0	R/W	
ポート入力0-3、 高速DMA Ch.0/1、 16bitタイマ0 IDMAイネーブル レジスタ	0040294 (B)	D7	DE16TC0	16bitタイマ0コンペアA	1	IDMA許可	0	IDMA禁止	0	R/W	
		D6	DE16TU0	16bitタイマ0コンペアB					0	R/W	
		D5	DEHDM1	高速DMA Ch.1					0	R/W	
		D4	DEHDM0	高速DMA Ch.0					0	R/W	
		D3	DEP3	ポート入力3					0	R/W	
		D2	DEP2	ポート入力2					0	R/W	
		D1	DEP1	ポート入力1					0	R/W	
		D0	DEP0	ポート入力0					0	R/W	
16bitタイマ1-4 IDMAイネーブル レジスタ	0040295 (B)	D7	DE16TC4	16bitタイマ4コンペアA	1	IDMA許可	0	IDMA禁止	0	R/W	
		D6	DE16TU4	16bitタイマ4コンペアB					0	R/W	
		D5	DE16TC3	16bitタイマ3コンペアA					0	R/W	
		D4	DE16TU3	16bitタイマ3コンペアB					0	R/W	
		D3	DE16TC2	16bitタイマ2コンペアA					0	R/W	
		D2	DE16TU2	16bitタイマ2コンペアB					0	R/W	
		D1	DE16TC1	16bitタイマ1コンペアA					0	R/W	
		D0	DE16TU1	16bitタイマ1コンペアB					0	R/W	
16bitタイマ5、 8bitタイマ、 シリアル/F Ch.0 IDMAイネーブル レジスタ	0040296 (B)	D7	DESTX0	SIF Ch.0送信バッファエンプティ	1	IDMA許可	0	IDMA禁止	0	R/W	
		D6	DESRX0	SIF Ch.0受信バッファフル					0	R/W	
		D5	DE8TU3	8bitタイマ3アンダーフロー					0	R/W	
		D4	DE8TU2	8bitタイマ2アンダーフロー					0	R/W	
		D3	DE8TU1	8bitタイマ1アンダーフロー					0	R/W	
		D2	DE8TU0	8bitタイマ0アンダーフロー					0	R/W	
		D1	DE16TC5	16bitタイマ5コンペアA					0	R/W	
		D0	DE16TU5	16bitタイマ5コンペアB					0	R/W	
P1機能選択 レジスタ	00402D4 (B)	D7	-	reserved	-		-	-	-	読み出し時: 0	
		D6	CFP16	P16機能選択	1	EXCL5 #DMAEND1	0	P16	0	R/W	拡張機能(0x402DF)
		D5	CFP15	P15機能選択	1	EXCL4 #DMAEND0	0	P15	0	R/W	
		D4	CFP14	P14機能選択	1	FOSC1	0	P14	0	R/W	
		D3	CFP13	P13機能選択	1	EXCL3 T8UF3	0	P13	0	R/W	
		D2	CFP12	P12機能選択	1	EXCL2 T8UF2	0	P12	0	R/W	
		D1	CFP11	P11機能選択	1	EXCL1 T8UF1	0	P11	0	R/W	
		D0	CFP10	P10機能選択	1	EXCL0 T8UF0	0	P10	0	R/W	
P2機能選択 レジスタ	00402D8 (B)	D7	CFP27	P27機能選択	1	TM5	0	P27	0	R/W	拡張機能(0x402DF)
		D6	CFP26	P26機能選択	1	TM4	0	P26	0	R/W	
		D5	CFP25	P25機能選択	1	TM3	0	P25	0	R/W	
		D4	CFP24	P24機能選択	1	TM2	0	P24	0	R/W	
		D3	CFP23	P23機能選択	1	TM1	0	P23	0	R/W	
		D2	CFP22	P22機能選択	1	TM0	0	P22	0	R/W	
		D1	CFP21	P21機能選択	1	#DWE	0	P21	0	R/W	
		D0	CFP20	P20機能選択	1	#DRD	0	P20	0	R/W	

III 周辺回路ブロック: 16ビットプログラマブルタイマ

レジスタ名	アドレス	ビット	名 称	機 能	設 定		Init.	R/W	注 釈		
ポート機能拡張 レジスタ	00402DF (B)	D7	CFEX7	P07ポート機能拡張	1	#DMAEND3	0	P07, etc.	0	R/W	
		D6	CFEX6	P06ポート機能拡張	1	#DMAACK3	0	P06, etc.	0	R/W	
		D5	CFEX5	P05ポート機能拡張	1	#DMAEND2	0	P05, etc.	0	R/W	
		D4	CFEX4	P04ポート機能拡張	1	#DMAACK2	0	P04, etc.	0	R/W	
		D3	CFEX3	P31ポート機能拡張	1	#GARD	0	P31, etc.	0	R/W	
		D2	CFEX2	P21ポート機能拡張	1	#GAAS	0	P21, etc.	0	R/W	
		D1	CFEX1	P10, P11, P13ポート機能拡張	1	DST0	0	P10, etc.	1	R/W	
						DST1		P11, etc.			
				DPC0		P13, etc.					
		D0	CFEX0	P12, P14ポート機能拡張	1	DST2	0	P12, etc.	1	R/W	
					DCLK		P14, etc.				
16bitタイマ0 コンペアデータ A設定レジスタ	0048180 (HW)	DF	CR0A15	16bitタイマ0 コンペアデータA CR0A15 = MSB CR0A0 = LSB	0~65535			X	R/W		
		DE	CR0A14					X			
		DD	CR0A13					X			
		DC	CR0A12					X			
		DB	CR0A11					X			
		DA	CR0A10					X			
		D9	CR0A9					X			
		D8	CR0A8					X			
		D7	CR0A7					X			
		D6	CR0A6					X			
		D5	CR0A5					X			
		D4	CR0A4					X			
		D3	CR0A3					X			
		D2	CR0A2					X			
		D1	CR0A1					X			
		D0	CR0A0					X			
16bitタイマ0 コンペアデータ B設定レジスタ	0048182 (HW)	DF	CR0B15	16bitタイマ0 コンペアデータB CR0B15 = MSB CR0B0 = LSB	0~65535			X	R/W		
		DE	CR0B14					X			
		DD	CR0B13					X			
		DC	CR0B12					X			
		DB	CR0B11					X			
		DA	CR0B10					X			
		D9	CR0B9					X			
		D8	CR0B8					X			
		D7	CR0B7					X			
		D6	CR0B6					X			
		D5	CR0B5					X			
		D4	CR0B4					X			
		D3	CR0B3					X			
		D2	CR0B2					X			
		D1	CR0B1					X			
		D0	CR0B0					X			
16bitタイマ0 カウンタデータ レジスタ	0048184 (HW)	DF	TC015	16bitタイマ0 カウンタデータ TC015 = MSB TC00 = LSB	0~65535			X	R		
		DE	TC014					X			
		DD	TC013					X			
		DC	TC012					X			
		DB	TC011					X			
		DA	TC010					X			
		D9	TC09					X			
		D8	TC08					X			
		D7	TC07					X			
		D6	TC06					X			
		D5	TC05					X			
		D4	TC04					X			
		D3	TC03					X			
		D2	TC02					X			
		D1	TC01					X			
		D0	TC00					X			
16bitタイマ0 制御レジスタ	0048186 (B)	D7	-	reserved	-			0	-	読み出し時: 0	
		D6	SELFMO	16bitタイマ0ファインモード選択	1	ファイン	0	通常	0	R/W	
		D5	SELCRB0	16bitタイマ0コンペアバッファ	1	許可	0	禁止	0	R/W	
		D4	OUTINV0	16bitタイマ0出力反転	1	反転	0	通常	0	R/W	
		D3	CKSL0	16bitタイマ0入力クロック選択	1	外部クロック	0	内部クロック	0	R/W	
		D2	PTM0	16bitタイマ0クロック出力制御	1	On	0	Off	0	R/W	
		D1	PRESET0	16bitタイマ0リセット	1	リセット	0	無効	0	W	読み出し時: 0
		D0	PRUN0	16bitタイマ0 Run/Stop制御	1	Run	0	Stop	0	R/W	

III 周辺回路ブロック: 16ビットプログラマブルタイマ

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈		
16bitタイマ1 コンペアデータ A設定レジスタ	0048188 (HW)	DF	CR1A15	16bitタイマ1 コンペアデータA CR1A15 = MSB CR1A0 = LSB	0～65535	X	R/W			
		DE	CR1A14			X				
		DD	CR1A13			X				
		DC	CR1A12			X				
		DB	CR1A11			X				
		DA	CR1A10			X				
		D9	CR1A9			X				
		D8	CR1A8			X				
		D7	CR1A7			X				
		D6	CR1A6			X				
		D5	CR1A5			X				
		D4	CR1A4			X				
		D3	CR1A3			X				
		D2	CR1A2			X				
		D1	CR1A1			X				
		D0	CR1A0			X				
16bitタイマ1 コンペアデータ B設定レジスタ	004818A (HW)	DF	CR1B15	16bitタイマ1 コンペアデータB CR1B15 = MSB CR1B0 = LSB	0～65535	X	R/W			
		DE	CR1B14			X				
		DD	CR1B13			X				
		DC	CR1B12			X				
		DB	CR1B11			X				
		DA	CR1B10			X				
		D9	CR1B9			X				
		D8	CR1B8			X				
		D7	CR1B7			X				
		D6	CR1B6			X				
		D5	CR1B5			X				
		D4	CR1B4			X				
		D3	CR1B3			X				
		D2	CR1B2			X				
		D1	CR1B1			X				
		D0	CR1B0			X				
16bitタイマ1 カウンタデータ レジスタ	004818C (HW)	DF	TC115	16bitタイマ1 カウンタデータ TC115 = MSB TC10 = LSB	0～65535	X	R			
		DE	TC114			X				
		DD	TC113			X				
		DC	TC112			X				
		DB	TC111			X				
		DA	TC110			X				
		D9	TC19			X				
		D8	TC18			X				
		D7	TC17			X				
		D6	TC16			X				
		D5	TC15			X				
		D4	TC14			X				
		D3	TC13			X				
		D2	TC12			X				
		D1	TC11			X				
		D0	TC10			X				
16bitタイマ1 制御レジスタ	004818E (B)	D7	—	reserved	—		0	—	読み出し時: 0	
		D6	SELMF1	16bitタイマ1ファインモード選択	1	ファイン	0 通常	0	R/W	
		D5	SELCRB1	16bitタイマ1コンペアバッファ	1	許可	0 禁止	0	R/W	
		D4	OUTINV1	16bitタイマ1出力反転	1	反転	0 通常	0	R/W	
		D3	CKSL1	16bitタイマ1入力クロック選択	1	外部クロック	0 内部クロック	0	R/W	
		D2	PTM1	16bitタイマ1クロック出力制御	1	On	0 Off	0	R/W	
		D1	PRESET1	16bitタイマ1リセット	1	リセット	0 無効	0	W	読み出し時: 0
		D0	PRUN1	16bitタイマ1 Run/Stop制御	1	Run	0 Stop	0	R/W	
16bitタイマ2 コンペアデータ A設定レジスタ	0048190 (HW)	DF	CR2A15	16bitタイマ2 コンペアデータA CR2A15 = MSB CR2A0 = LSB	0～65535	X	R/W			
		DE	CR2A14			X				
		DD	CR2A13			X				
		DC	CR2A12			X				
		DB	CR2A11			X				
		DA	CR2A10			X				
		D9	CR2A9			X				
		D8	CR2A8			X				
		D7	CR2A7			X				
		D6	CR2A6			X				
		D5	CR2A5			X				
		D4	CR2A4			X				
		D3	CR2A3			X				
		D2	CR2A2			X				
		D1	CR2A1			X				
		D0	CR2A0			X				

III 周辺回路ブロック: 16ビットプログラマブルタイマ

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
16bitタイマ2 コンパレータ B設定レジスタ	0048192 (HW)	DF	CR2B15	16bitタイマ2	0～65535	X	R/W	
		DE	CR2B14	コンパレータB		X		
		DD	CR2B13	CR2B15 = MSB		X		
		DC	CR2B12	CR2B0 = LSB		X		
		DB	CR2B11			X		
		DA	CR2B10			X		
		D9	CR2B9			X		
		D8	CR2B8			X		
		D7	CR2B7			X		
		D6	CR2B6			X		
		D5	CR2B5			X		
		D4	CR2B4			X		
		D3	CR2B3			X		
		D2	CR2B2			X		
		D1	CR2B1			X		
		D0	CR2B0			X		
16bitタイマ2 カウンタデータ レジスタ	0048194 (HW)	DF	TC215	16bitタイマ2	0～65535	X	R	
		DE	TC214	カウンタデータ		X		
		DD	TC213	TC215 = MSB		X		
		DC	TC212	TC20 = LSB		X		
		DB	TC211			X		
		DA	TC210			X		
		D9	TC29			X		
		D8	TC28			X		
		D7	TC27			X		
		D6	TC26			X		
		D5	TC25			X		
		D4	TC24			X		
		D3	TC23			X		
		D2	TC22			X		
		D1	TC21			X		
		D0	TC20			X		
16bitタイマ2 制御レジスタ	0048196 (B)	D7	–	reserved	–	0	–	読み出し時: 0
		D6	SELFM2	16bitタイマ2ファインモード選択	1 ファイン 0 通常	0	R/W	
		D5	SELCRB2	16bitタイマ2コンパバツファ	1 許可 0 禁止	0	R/W	
		D4	OUTINV2	16bitタイマ2出力反転	1 反転 0 通常	0	R/W	
		D3	CKSL2	16bitタイマ2入力クロック選択	1 外部クロック 0 内部クロック	0	R/W	
		D2	PTM2	16bitタイマ2クロック出力制御	1 On 0 Off	0	R/W	
		D1	PRESET2	16bitタイマ2リセット	1 リセット 0 無効	0	W	読み出し時: 0
		D0	PRUN2	16bitタイマ2 Run/Stop制御	1 Run 0 Stop	0	R/W	
16bitタイマ3 コンパレータ A設定レジスタ	0048198 (HW)	DF	CR3A15	16bitタイマ3	0～65535	X	R/W	
		DE	CR3A14	コンパレータA		X		
		DD	CR3A13	CR3A15 = MSB		X		
		DC	CR3A12	CR3A0 = LSB		X		
		DB	CR3A11			X		
		DA	CR3A10			X		
		D9	CR3A9			X		
		D8	CR3A8			X		
		D7	CR3A7			X		
		D6	CR3A6			X		
		D5	CR3A5			X		
		D4	CR3A4			X		
		D3	CR3A3			X		
		D2	CR3A2			X		
		D1	CR3A1			X		
		D0	CR3A0			X		
16bitタイマ3 コンパレータ B設定レジスタ	004819A (HW)	DF	CR3B15	16bitタイマ3	0～65535	X	R/W	
		DE	CR3B14	コンパレータB		X		
		DD	CR3B13	CR3B15 = MSB		X		
		DC	CR3B12	CR3B0 = LSB		X		
		DB	CR3B11			X		
		DA	CR3B10			X		
		D9	CR3B9			X		
		D8	CR3B8			X		
		D7	CR3B7			X		
		D6	CR3B6			X		
		D5	CR3B5			X		
		D4	CR3B4			X		
		D3	CR3B3			X		
		D2	CR3B2			X		
		D1	CR3B1			X		
		D0	CR3B0			X		

III 周辺回路ブロック: 16ビットプログラマブルタイマ

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
16bitタイマ3 カウンタデータ レジスタ	004819C (HW)	DF	TC315	16bitタイマ3 カウンタデータ TC315 = MSB TC30 = LSB	0~65535	X	R	
		DE	TC314			X		
		DD	TC313			X		
		DC	TC312			X		
		DB	TC311			X		
		DA	TC310			X		
		D9	TC39			X		
		D8	TC38			X		
		D7	TC37			X		
		D6	TC36			X		
		D5	TC35			X		
		D4	TC34			X		
		D3	TC33			X		
		D2	TC32			X		
		D1	TC31			X		
		D0	TC30			X		
16bitタイマ3 制御レジスタ	004819E (B)	D7	-	reserved	-	0	-	読み出し時: 0
		D6	SELFM3	16bitタイマ3ファインモード選択	1 ファイン 0 通常	0	R/W	
		D5	SELCRB3	16bitタイマ3コンペアバッファ	1 許可 0 禁止	0	R/W	
		D4	OUTINV3	16bitタイマ3出力反転	1 反転 0 通常	0	R/W	
		D3	CKSL3	16bitタイマ3入力クロック選択	1 外部クロック 0 内部クロック	0	R/W	
		D2	PTM3	16bitタイマ3クロック出力制御	1 On 0 Off	0	R/W	
		D1	PRESET3	16bitタイマ3リセット	1 リセット 0 無効	0	W	読み出し時: 0
		D0	PRUN3	16bitタイマ3 Run/Stop制御	1 Run 0 Stop	0	R/W	
16bitタイマ4 コンペアデータ A設定レジスタ	00481A0 (HW)	DF	CR4A15	16bitタイマ4 コンペアデータA CR4A15 = MSB CR4A0 = LSB	0~65535	X	R/W	
		DE	CR4A14			X		
		DD	CR4A13			X		
		DC	CR4A12			X		
		DB	CR4A11			X		
		DA	CR4A10			X		
		D9	CR4A9			X		
		D8	CR4A8			X		
		D7	CR4A7			X		
		D6	CR4A6			X		
		D5	CR4A5			X		
		D4	CR4A4			X		
		D3	CR4A3			X		
		D2	CR4A2			X		
		D1	CR4A1			X		
		D0	CR4A0			X		
16bitタイマ4 コンペアデータ B設定レジスタ	00481A2 (HW)	DF	CR4B15	16bitタイマ4 コンペアデータB CR4B15 = MSB CR4B0 = LSB	0~65535	X	R/W	
		DE	CR4B14			X		
		DD	CR4B13			X		
		DC	CR4B12			X		
		DB	CR4B11			X		
		DA	CR4B10			X		
		D9	CR4B9			X		
		D8	CR4B8			X		
		D7	CR4B7			X		
		D6	CR4B6			X		
		D5	CR4B5			X		
		D4	CR4B4			X		
		D3	CR4B3			X		
		D2	CR4B2			X		
		D1	CR4B1			X		
		D0	CR4B0			X		
16bitタイマ4 カウンタデータ レジスタ	00481A4 (HW)	DF	TC415	16bitタイマ4 カウンタデータ TC415 = MSB TC40 = LSB	0~65535	X	R	
		DE	TC414			X		
		DD	TC413			X		
		DC	TC412			X		
		DB	TC411			X		
		DA	TC410			X		
		D9	TC49			X		
		D8	TC48			X		
		D7	TC47			X		
		D6	TC46			X		
		D5	TC45			X		
		D4	TC44			X		
		D3	TC43			X		
		D2	TC42			X		
		D1	TC41			X		
		D0	TC40			X		

III 周辺回路ブロック: 16ビットプログラマブルタイマ

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
16bitタイマ4 制御レジスタ	00481A6 (B)	D7	–	reserved	–	0	–	読み出し時: 0
		D6	SELF4	16bitタイマ4ファインモード選択	1 ファイン 0 通常	0	R/W	
		D5	SELCRB4	16bitタイマ4コンペアバッファ	1 許可 0 禁止	0	R/W	
		D4	OUTINV4	16bitタイマ4出力反転	1 反転 0 通常	0	R/W	
		D3	CKSL4	16bitタイマ4入力クロック選択	1 外部クロック 0 内部クロック	0	R/W	
		D2	PTM4	16bitタイマ4クロック出力制御	1 On 0 Off	0	R/W	
		D1	PRESET4	16bitタイマ4リセット	1 リセット 0 無効	0	W	読み出し時: 0
		D0	PRUN4	16bitタイマ4 Run/Stop制御	1 Run 0 Stop	0	R/W	
16bitタイマ5 コンペアデータ A設定レジスタ	00481A8 (HW)	DF	CR5A15	16bitタイマ5 コンペアデータA CR5A15 = MSB CR5A0 = LSB	0~65535	X	R/W	
		DE	CR5A14			X		
		DD	CR5A13			X		
		DC	CR5A12			X		
		DB	CR5A11			X		
		DA	CR5A10			X		
		D9	CR5A9			X		
		D8	CR5A8			X		
		D7	CR5A7			X		
		D6	CR5A6			X		
		D5	CR5A5			X		
		D4	CR5A4			X		
		D3	CR5A3			X		
		D2	CR5A2			X		
		D1	CR5A1			X		
		D0	CR5A0			X		
16bitタイマ5 コンペアデータ B設定レジスタ	00481AA (HW)	DF	CR5B15	16bitタイマ5 コンペアデータB CR5B15 = MSB CR5B0 = LSB	0~65535	X	R/W	
		DE	CR5B14			X		
		DD	CR5B13			X		
		DC	CR5B12			X		
		DB	CR5B11			X		
		DA	CR5B10			X		
		D9	CR5B9			X		
		D8	CR5B8			X		
		D7	CR5B7			X		
		D6	CR5B6			X		
		D5	CR5B5			X		
		D4	CR5B4			X		
		D3	CR5B3			X		
		D2	CR5B2			X		
		D1	CR5B1			X		
		D0	CR5B0			X		
16bitタイマ5 カウンタデータ レジスタ	00481AC (HW)	DF	TC515	16bitタイマ5 カウンタデータ TC515 = MSB TC50 = LSB	0~65535	X	R	
		DE	TC514			X		
		DD	TC513			X		
		DC	TC512			X		
		DB	TC511			X		
		DA	TC510			X		
		D9	TC59			X		
		D8	TC58			X		
		D7	TC57			X		
		D6	TC56			X		
		D5	TC55			X		
		D4	TC54			X		
		D3	TC53			X		
		D2	TC52			X		
		D1	TC51			X		
		D0	TC50			X		
16bitタイマ5 制御レジスタ	00481AE (B)	D7	–	reserved	–	0	–	読み出し時: 0
		D6	SELF5	16bitタイマ5ファインモード選択	1 ファイン 0 通常	0	R/W	
		D5	SELCRB5	16bitタイマ5コンペアバッファ	1 許可 0 禁止	0	R/W	
		D4	OUTINV5	16bitタイマ5出力反転	1 反転 0 通常	0	R/W	
		D3	CKSL5	16bitタイマ5入力クロック選択	1 外部クロック 0 内部クロック	0	R/W	
		D2	PTM5	16bitタイマ5クロック出力制御	1 On 0 Off	0	R/W	
		D1	PRESET5	16bitタイマ5リセット	1 リセット 0 無効	0	W	読み出し時: 0
		D0	PRUN5	16bitタイマ5 Run/Stop制御	1 Run 0 Stop	0	R/W	

CFP16–CFP10: P1[6:0]端子機能選択(D[6:0]/0x402D4<P1機能選択レジスタ>)

外部カウントクロックの入力に使用する端子を選択します。

- "1"書き込み: クロック入力端子
- "0"書き込み: 入出力兼用ポート端子
- 読み出し: 可能

イベントカウンタとして使用するタイマのクロック入力端子を、CFP10～CFP16に"1"を書き込んでP10～P16の中から選択します。各端子とタイマの対応については、表4.1を参照してください。"0"を書き込んだ場合、その端子は入出力兼用ポート端子となります。

16ビットプログラマブルタイマのクロック入力に使用するためにはこの選択に加え、その端子をI/O制御レジスタで入力モードに設定することも必要です。

コールドスタート時、CFP1xは"0"(入出力兼用ポート)に設定されます。ホットスタート時はイニシャルリセット前の状態を保持します。

CFP27–CFP22: P2[7:2]端子機能選択(D[7:2]/0x402D8<P2機能選択レジスタ>)

クロック出力に使用する端子を選択します。

- "1"書き込み: クロック出力端子
- "0"書き込み: 入出力兼用ポート端子
- 読み出し: 可能

タイマが生成したクロックの外部出力に使用する端子を、CFP22～CFP27に"1"を書き込んでP22～P27の中から選択します。各端子とタイマの対応については、表4.1を参照してください。"0"を書き込んだ場合、その端子は出力ポート端子となります。

コールドスタート時、CFP2xは"0"(入出力兼用ポート)に設定されます。ホットスタート時はイニシャルリセット前の状態を保持します。

CFEX1: P10, P11, P13ポート機能拡張(D[1]/0x402DF<ポート機能拡張レジスタ>)**CFEX0: P12, P14ポート機能拡張(D[0]/0x402DF<ポート機能拡張レジスタ>)**

入出力兼用ポート端子の拡張機能を選択します。

- "1"書き込み: 拡張機能端子
- "0"書き込み: 入出力兼用ポート端子/周辺回路用端子
- 読み出し: 可能

CFEX[1:0]に"1"を書き込むと、P14～P10ポートがデバッグ用信号出力ポートとして機能します。CFEX[1:0]が"0"の場合はCFP1[4:0]が有効となり、その設定に従ってP14～P10ポートが入出力兼用ポート端子または外部クロック入力端子となります。

コールドスタート時、CFEX[1:0]は"1"(拡張機能端子)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

IOC16–IOC10: P1[6:0]ポートI/O制御(D[6:0]/0x402D6<P1 I/O制御レジスタ>)

P10～P16の入力/出力モードを設定します。

- "1"書き込み: 出力モード
- "0"書き込み: 入力モード
- 読み出し: 可能

P10～P16の中で外部クロック入力端子に対応するI/O制御ビットには、"0"を書き込んで入力モードに設定してください。CFP1xが"1"に設定されている場合でも出力モードに設定されていると、その端子は8ビットプログラマブルタイマなどの出力端子となり、外部クロックは入力できません。

コールドスタート時、IOCはすべて"0"(入力モード)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

SELFM0: タイマ0ファインモード選択(D6/0x48186<16bitタイマ0制御レジスタ>)
SELFM1: タイマ1ファインモード選択(D6/0x4818E<16bitタイマ1制御レジスタ>)
SELFM2: タイマ2ファインモード選択(D6/0x48196<16bitタイマ2制御レジスタ>)
SELFM3: タイマ3ファインモード選択(D6/0x4819E<16bitタイマ3制御レジスタ>)
SELFM4: タイマ4ファインモード選択(D6/0x481A6<16bitタイマ4制御レジスタ>)
SELFM5: タイマ5ファインモード選択(D6/0x481AE<16bitタイマ5制御レジスタ>)

クロック出力をファインモードに設定します。

"1"書き込み: ファインモード
 "0"書き込み: 通常出力
 読み出し: 可能

SELFMxに"1"を書き込むとクロック出力がファインモードに設定され、出力クロックのデューティを入力クロックの半周期単位で調整可能となります。

SELFMxが"0"に設定されている場合は、通常のクロック出力が行われます。

イニシャルリセット時、SELFMxは"0"(通常出力)に設定されます。

SELCRB0: タイマ0コンペアレジスタバッファイネーブル(D5/0x48186<16bitタイマ0制御レジスタ>)
SELCRB1: タイマ1コンペアレジスタバッファイネーブル(D5/0x4818E<16bitタイマ1制御レジスタ>)
SELCRB2: タイマ2コンペアレジスタバッファイネーブル(D5/0x48196<16bitタイマ2制御レジスタ>)
SELCRB3: タイマ3コンペアレジスタバッファイネーブル(D5/0x4819E<16bitタイマ3制御レジスタ>)
SELCRB4: タイマ4コンペアレジスタバッファイネーブル(D5/0x481A6<16bitタイマ4制御レジスタ>)
SELCRB5: タイマ5コンペアレジスタバッファイネーブル(D5/0x481AE<16bitタイマ5制御レジスタ>)

コンペアレジスタバッファへの書き込みを許可/禁止します。

"1"書き込み: 許可
 "0"書き込み: 禁止
 読み出し: 可能

SELCRBxに"1"を書き込むと、コンペアデータの書き込み/読み出しがコンペアレジスタバッファに対して行われます。バッファの内容は、カウンタがソフトウェアまたはコンペアB信号によってリセットされた時点でコンペアデータレジスタにロードされます。

SELCRBxが"0"に設定されている場合、コンペアデータの書き込み/読み出しがコンペアデータレジスタに対して直接行われます。

イニシャルリセット時、SELCRBxは"0"(禁止)に設定されます。

OUTINV0: タイマ0出力反転(D4/0x48186<16bitタイマ0制御レジスタ>)
OUTINV1: タイマ1出力反転(D4/0x4818E<16bitタイマ1制御レジスタ>)
OUTINV2: タイマ2出力反転(D4/0x48196<16bitタイマ2制御レジスタ>)
OUTINV3: タイマ3出力反転(D4/0x4819E<16bitタイマ3制御レジスタ>)
OUTINV4: タイマ4出力反転(D4/0x481A6<16bitタイマ4制御レジスタ>)
OUTINV5: タイマ5出力反転(D4/0x481AE<16bitタイマ5制御レジスタ>)

タイマ出力信号の極性を選択します。

"1"書き込み: 反転(アクティブLow)
 "0"書き込み: 通常(アクティブHigh)
 読み出し: 可能

OUTINVxに"1"を書き込むと、TMx出力用にアクティブLowの信号(OFFレベル = High)が生成されます。

OUTINVxが"0"の場合は、アクティブHighの信号(OFFレベル = Low)が生成されます。

イニシャルリセット時、OUTINVxは"0"(アクティブHigh)に設定されます。

CKSL0: タイマ0入力クロック選択(D3/0x48186<16bitタイマ0制御レジスタ>)
CKSL1: タイマ1入力クロック選択(D3/0x4818E<16bitタイマ1制御レジスタ>)
CKSL2: タイマ2入力クロック選択(D3/0x48196<16bitタイマ2制御レジスタ>)
CKSL3: タイマ3入力クロック選択(D3/0x4819E<16bitタイマ3制御レジスタ>)
CKSL4: タイマ4入力クロック選択(D3/0x481A6<16bitタイマ4制御レジスタ>)
CKSL5: タイマ5入力クロック選択(D3/0x481AE<16bitタイマ5制御レジスタ>)

各タイマの入力クロックを選択します。

"1"書き込み: 外部クロック
 "0"書き込み: 内部クロック
 読み出し: 可能

CKSLxに"0"を書き込んだ場合は、タイマの入力クロックとして内部クロック(プリスケアラ出力)が選択されます。"1"を書き込んだ場合は外部クロック(クロック入力端子から入力するクロック)が選択され、イベントカウンタとして機能します。この場合、CFP1xでクロック入力端子を設定しておくことが必要です。

イニシャルリセット時、CKSLxは"0"(内部クロック)に設定されます。

PTM0: タイマ0クロック出力制御(D2/0x48186<16bitタイマ0制御レジスタ>)
PTM1: タイマ1クロック出力制御(D2/0x4818E<16bitタイマ1制御レジスタ>)
PTM2: タイマ2クロック出力制御(D2/0x48196<16bitタイマ2制御レジスタ>)
PTM3: タイマ3クロック出力制御(D2/0x4819E<16bitタイマ3制御レジスタ>)
PTM4: タイマ4クロック出力制御(D2/0x481A6<16bitタイマ4制御レジスタ>)
PTM5: タイマ5クロック出力制御(D2/0x481AE<16bitタイマ5制御レジスタ>)

TMx信号(タイマ出力クロック)の出力制御を行います。

"1"書き込み: ON
 "0"書き込み: OFF
 読み出し: 可能

PTMxはTMx信号の出力制御ビットで、"1"を設定するとTMx信号がクロック出力端子から出力されます。"0"を設定すると出力はOUTINVxの設定に従ったOFFレベル(OUTINVx = "0": Low, OUTINVx = "1": High)となります。この場合、CFP2xでクロック出力端子を設定しておくことが必要です。

イニシャルリセット時、PTMxは"0"(OFF)に設定されます。

PRESET0: タイマ0リセット(D1/0x48189<16bitタイマ0制御レジスタ>)
PRESET1: タイマ1リセット(D1/0x4818E<16bitタイマ1制御レジスタ>)
PRESET2: タイマ2リセット(D1/0x48199<16bitタイマ2制御レジスタ>)
PRESET3: タイマ3リセット(D1/0x4819E<16bitタイマ3制御レジスタ>)
PRESET4: タイマ4リセット(D1/0x481A9<16bitタイマ4制御レジスタ>)
PRESET5: タイマ5リセット(D1/0x481AE<16bitタイマ5制御レジスタ>)

カウンタをリセットします。

"1"書き込み: リセット
 "0"書き込み: 無効
 読み出し: 常時"0"

PRESETxに"1"を書き込むことによって、タイマxのカウンタがリセットされます。

"0"の書き込みはノーオペレーションとなります。

PRESETxは書き込み専用のため、読み出しは常時"0"となります。

PRUN0: タイマ0 RUN/STOP制御(D0/0x48186<16bitタイマ0制御レジスタ>)
PRUN1: タイマ1 RUN/STOP制御(D0/0x4818E<16bitタイマ1制御レジスタ>)
PRUN2: タイマ2 RUN/STOP制御(D0/0x48196<16bitタイマ2制御レジスタ>)
PRUN3: タイマ3 RUN/STOP制御(D0/0x4819E<16bitタイマ3制御レジスタ>)
PRUN4: タイマ4 RUN/STOP制御(D0/0x481A6<16bitタイマ4制御レジスタ>)
PRUN5: タイマ5 RUN/STOP制御(D0/0x481AE<16bitタイマ5制御レジスタ>)

タイマのRUN/STOPを制御します。

"1"書き込み: RUN

"0"書き込み: STOP

読み出し: 可能

各タイマはPRUNxに"1"を書き込むことによってカウントアップを開始し、"0"の書き込みにより停止します。STOP状態ではリセットか次にRUN状態にするまで、カウンタのデータは保持されます。また、STOP状態からRUN状態にすることによって、保持していたデータから継続してカウントを進めることができます。

イニシャルリセット時、PRUNxは"0"(STOP)に設定されます。

CR0A15–CR0A0: タイマ0コンペアデータA(D[F:0]/0x48180<16bitタイマ0コンペアデータA設定レジスタ>)
CR1A15–CR1A0: タイマ1コンペアデータA(D[F:0]/0x48188<16bitタイマ1コンペアデータA設定レジスタ>)
CR2A15–CR2A0: タイマ2コンペアデータA(D[F:0]/0x48190<16bitタイマ2コンペアデータA設定レジスタ>)
CR3A15–CR3A0: タイマ3コンペアデータA(D[F:0]/0x48198<16bitタイマ3コンペアデータA設定レジスタ>)
CR4A15–CR4A0: タイマ4コンペアデータA(D[F:0]/0x481A0<16bitタイマ4コンペアデータA設定レジスタ>)
CR5A15–CR5A0: タイマ5コンペアデータA(D[F:0]/0x481A8<16bitタイマ5コンペアデータA設定レジスタ>)

各タイマのコンペアデータAを設定します。

SELCRBxが"0"に設定されている場合、これらのレジスタによりコンペアデータレジスタAが直接読み出し/書き込み可能です。

SELCRBxが"1"に設定されている場合、これらのレジスタへのデータ書き込み/読み出しはコンペアレジスタバッファAに対して行われます。バッファの内容はカウンタがリセットされた時点でコンペアデータレジスタAにロードされます。

設定したデータがそれぞれのカウンタデータと比較され、内容が一致したところでコンペアA割り込みが発生します。同時に、タイマ出力波形が変化します(OUTINVx = "0"の場合は立ち上がり、OUTINVx = "1"の場合は立ち下がります)。これらの処理は、カウンタのデータやカウントアップ動作には影響を与えません。

イニシャルリセット時、CRxAは初期化されません。

CR0B15–CR0B0: タイマ0コンペアデータB(D[F:0]/0x48182<16bitタイマ0コンペアデータB設定レジスタ>)
CR1B15–CR1B0: タイマ1コンペアデータB(D[F:0]/0x4818A<16bitタイマ1コンペアデータB設定レジスタ>)
CR2B15–CR2B0: タイマ2コンペアデータB(D[F:0]/0x48192<16bitタイマ2コンペアデータB設定レジスタ>)
CR3B15–CR3B0: タイマ3コンペアデータB(D[F:0]/0x4819A<16bitタイマ3コンペアデータB設定レジスタ>)
CR4B15–CR4B0: タイマ4コンペアデータB(D[F:0]/0x481A2<16bitタイマ4コンペアデータB設定レジスタ>)
CR5B15–CR5B0: タイマ5コンペアデータB(D[F:0]/0x481AA<16bitタイマ5コンペアデータB設定レジスタ>)

各タイマのコンペアデータBを設定します。

SELCRBxが"0"に設定されている場合、これらのレジスタによりコンペアデータレジスタBが直接読み出し/書き込み可能です。

SELCRBxが"1"に設定されている場合、これらのレジスタへのデータ書き込み/読み出しはコンペアレジスタバッファBに対して行われます。バッファの内容はカウンタがリセットされた時点でコンペアデータレジスタBにロードされます。

設定したデータがそれぞれのカウンタデータと比較され、内容が一致したところでコンペアB割り込みが発生します。同時に、タイマ出力波形が変化し(OUTINVx = "0"の場合は立ち下がり、OUTINVx = "1"の場合は立ち上がります)、カウンタが"0"にリセットされます。

イニシャルリセット時、CRxBは初期化されません。

TC015–TC00: タイマ0カウンタデータ (D[F:0]/0x48184<16bitタイマ0カウンタデータレジスタ>)
TC115–TC10: タイマ1カウンタデータ (D[F:0]/0x4818C<16bitタイマ1カウンタデータレジスタ>)
TC215–TC20: タイマ2カウンタデータ (D[F:0]/0x48194<16bitタイマ2カウンタデータレジスタ>)
TC315–TC30: タイマ3カウンタデータ (D[F:0]/0x4819C<16bitタイマ3カウンタデータレジスタ>)
TC415–TC40: タイマ4カウンタデータ (D[F:0]/0x481A4<16bitタイマ4カウンタデータレジスタ>)
TC515–TC50: タイマ5カウンタデータ (D[F:0]/0x481AC<16bitタイマ5カウンタデータレジスタ>)

各タイマのカウンタデータが読み出せます。

データは任意のタイミングで読み出しが可能です。

TCxは読み出し専用のため、書き込み動作は無効となります。

イニシャルリセット時、TCxは初期化されません。

P16T02–P16T00: タイマ0割り込みレベル (D[2:0]/0x40266<16bitタイマ0/1割り込みプライオリティレジスタ>)
P16T12–P16T10: タイマ1割り込みレベル (D[6:4]/0x40266<16bitタイマ0/1割り込みプライオリティレジスタ>)
P16T22–P16T20: タイマ2割り込みレベル (D[2:0]/0x40267<16bitタイマ2/3割り込みプライオリティレジスタ>)
P16T32–P16T30: タイマ3割り込みレベル (D[6:4]/0x40267<16bitタイマ2/3割り込みプライオリティレジスタ>)
P16T42–P16T40: タイマ4割り込みレベル (D[2:0]/0x40268<16bitタイマ4/5割り込みプライオリティレジスタ>)
P16T52–P16T50: タイマ5割り込みレベル (D[6:4]/0x40268<16bitタイマ4/5割り込みプライオリティレジスタ>)

16ビットプログラマブルタイマ割り込みの優先レベルを設定します。

タイマごとに、割り込みの優先レベルを0～7の範囲で設定できます。

イニシャルリセット時、P16Txは不定となります。

E16TU0, E16TC0: タイマ0割り込みイネーブル (D2, D3/0x40272<16bitタイマ0/1割り込みイネーブルレジスタ>)
E16TU1, E16TC1: タイマ1割り込みイネーブル (D6, D7/0x40272<16bitタイマ0/1割り込みイネーブルレジスタ>)
E16TU2, E16TC2: タイマ2割り込みイネーブル (D2, D3/0x40273<16bitタイマ2/3割り込みイネーブルレジスタ>)
E16TU3, E16TC3: タイマ3割り込みイネーブル (D6, D7/0x40273<16bitタイマ2/3割り込みイネーブルレジスタ>)
E16TU4, E16TC4: タイマ4割り込みイネーブル (D2, D3/0x40274<16bitタイマ4/5割り込みイネーブルレジスタ>)
E16TU5, E16TC5: タイマ5割り込みイネーブル (D6, D7/0x40274<16bitタイマ4/5割り込みイネーブルレジスタ>)

CPUに対する割り込みの発生を許可または禁止します。

"1"書き込み: 割り込み許可

"0"書き込み: 割り込み禁止

読み出し: 可能

E16TUx, E16TCxは、それぞれコンペアB、コンペアAの割り込み要因に対応する割り込みイネーブルビットで、"1"に設定した割り込みが許可され、"0"に設定した割り込みが禁止されます。

イニシャルリセット時、割り込みイネーブルレジスタはすべて"0"(割り込み禁止)に設定されます。

F16TU0, F16TC0: タイマ0割り込み要因フラグ (D2, D3/0x40282<16bitタイマ0/1割り込み要因フラグレジスタ>)
F16TU1, F16TC1: タイマ1割り込み要因フラグ (D6, D7/0x40282<16bitタイマ0/1割り込み要因フラグレジスタ>)
F16TU2, F16TC2: タイマ2割り込み要因フラグ (D2, D3/0x40283<16bitタイマ2/3割り込み要因フラグレジスタ>)
F16TU3, F16TC3: タイマ3割り込み要因フラグ (D6, D7/0x40283<16bitタイマ2/3割り込み要因フラグレジスタ>)
F16TU4, F16TC4: タイマ4割り込み要因フラグ (D2, D3/0x40284<16bitタイマ4/5割り込み要因フラグレジスタ>)
F16TU5, F16TC5: タイマ5割り込み要因フラグ (D6, D7/0x40284<16bitタイマ4/5割り込み要因フラグレジスタ>)

16ビットプログラマブルタイマ割り込みの発生状態を示します。

- 読み出し時

"1"読み出し: 割り込み要因あり

"0"読み出し: 割り込み要因なし

- リセットオンリー方式書き込み時 (デフォルト)

"1"書き込み: 要因フラグをリセット

"0"書き込み: 無効

- リード/ライト方式書き込み時

"1"書き込み: 要因フラグをセット

"0"書き込み: 要因フラグをリセット

F16TUx、F16TCxフラグは、それぞれコンペアB、コンペアAの割り込みに対応する割り込み要因フラグで、それぞれの要因の発生により"1"にセットされます。

このとき、以下の条件が成立していれば、CPUに対し割り込みが発生します。

1. 対応する割り込みイネーブルレジスタのビットが"1"に設定されている。
2. 他の割り込み優先レベルの高い割り込み要求が発生していない。
3. PSRのIEビットが"1"(割り込み許可)に設定されている。
4. 対応する割り込みプライオリティレジスタがCPUの割り込みレベル(IL)より高いレベルに設定されている。

割り込み要因をIDMA要求として使用する場合、上記の条件が成立している場合でも、割り込み要因発生時点でCPUに対する割り込み要求は出力されません。IDMAの設定で割り込みを許可してあれば、IDMAによるデータ転送終了後に上記の条件で割り込みが発生します。

割り込み要因フラグは割り込みイネーブルレジスタや割り込みプライオリティレジスタの設定にかかわらず、割り込み要因の発生により"1"にセットされます。

割り込み発生後、次の割り込みを受け付けるには、割り込み要因フラグのリセットとPSRの再設定(割り込みプライオリティレジスタが示すレベルより低いレベルをILに設定しIEビットを"1"にセットするか、reti命令を実行する)が必要です。

割り込み要因フラグはソフトウェアによる書き込みによってのみリセットされます。割り込み要因フラグをリセットせずにPSRを割り込み受け付け可能な状態に再設定(reti命令の実行も含む)すると、再度同じ割り込みが発生しますので注意してください。また、リセットのための書き込み値はリセットオンリー方式(RSTONLY = "1")の場合が"1"、リード/ライト方式(RSTONLY = "0")の場合が"0"となりますので注意してください。

イニシャルリセット時、これらのフラグはすべて不定となりますので、必ずソフトウェアでリセットしてください。

R16TU0, R16TC0: タイマ0 IDMAリクエスト

(D6, D7/0x40290<ポート入力0-3, HSDMA, 16bitタイマ0 IDMAリクエストレジスタ>)

R16TU1, R16TC1: タイマ1 IDMAリクエスト(D0, D1/0x40291<16bitタイマ1-4 IDMAリクエストレジスタ>)

R16TU2, R16TC2: タイマ2 IDMAリクエスト(D2, D3/0x40291<16bitタイマ1-4 IDMAリクエストレジスタ>)

R16TU3, R16TC3: タイマ3 IDMAリクエスト(D4, D5/0x40291<16bitタイマ1-4 IDMAリクエストレジスタ>)

R16TU4, R16TC4: タイマ4 IDMAリクエスト(D6, D7/0x40291<16bitタイマ1-4 IDMAリクエストレジスタ>)

R16TU5, R16TC5: タイマ5 IDMAリクエスト

(D0, D1/0x40292<16bitタイマ5, 8bitタイマ, シリアルI/F Ch.0 IDMAリクエストレジスタ>)

割り込み要因発生時にIDMAを起動するかどうか設定します。

- セットオンリー方式(デフォルト)

"1"書き込み: IDMA要求

"0"書き込み: 無効

読み出し: 可能

- リード/ライト方式

"1"書き込み: IDMA要求

"0"書き込み: 割り込み要求

読み出し: 可能

R16TUx、R16TCxはそれぞれタイマxのコンペアB、コンペアA割り込み要因に対応するIDMAリクエストビットで、"1"に設定すると割り込み要因発生時にIDMAが起動し、プログラムされたデータ転送を行います。"0"に設定すると通常の割り込み処理が行われ、IDMAは起動しません。

IDMAについては"IDMA(インテリジェントDMA)"を参照してください。

イニシャルリセット時、これらのビットは"0"(割り込み要求)に設定されます。

DE16TU0, DE16TC0: タイマ0 IDMAイネーブル

(D6, D7/0x40294<ポート入力0-3, HSDMA, 16bitタイマ0 IDMAイネーブルレジスタ>)

DE16TU1, DE16TC1: タイマ1 IDMAイネーブル(D0, D1/0x40295<16bitタイマ1-4 IDMAイネーブルレジスタ>)**DE16TU2, DE16TC2: タイマ2 IDMAイネーブル**(D2, D3/0x40295<16bitタイマ1-4 IDMAイネーブルレジスタ>)**DE16TU3, DE16TC3: タイマ3 IDMAイネーブル**(D4, D5/0x40295<16bitタイマ1-4 IDMAイネーブルレジスタ>)**DE16TU4, DE16TC4: タイマ4 IDMAイネーブル**(D6, D7/0x40295<16bitタイマ1-4 IDMAイネーブルレジスタ>)**DE16TU5, DE16TC5: タイマ5 IDMAイネーブル**

(D0, D1/0x40296<16bitタイマ5, 8bitタイマ, シリアルI/F Ch.0 IDMAイネーブルレジスタ>)

割り込み要因によるIDMA転送を許可または禁止します。

- セットオンリー方式(デフォルト)

- "1"書き込み: IDMA許可

- "0"書き込み: 無効

- 読み出し: 可能

- リード/ライト方式

- "1"書き込み: IDMA許可

- "0"書き込み: IDMA禁止

- 読み出し: 可能

DE16TUx、DE16TCxはそれぞれタイマxのコンペアB、コンペアA割り込み要因に対応するIDMAイネーブルビットで、"1"に設定すると割り込み要因発生時にIDMAが起動し、プログラムされたデータ転送を行います。"0"に設定すると通常の割り込み処理が行われ、IDMAは起動しません。

イニシャルリセット時、これらのビットは"0"(IDMA禁止)に設定されます。

プログラミング上の注意事項

- (1) 内部クロックによる16ビットプログラマブルタイマの動作はプリスケアラが動作していることが条件です。
- (2) 入力クロックや動作モードの設定は、16ビットプログラマブルタイマが停止中に行ってください。
- (3) コンペアデータレジスタAとBに同じ値を設定すると、ハザードパルスが出力されることがあります。タイマ出力を使用する場合は、コンペアデータAとBを同じ値には設定しないでください。割り込み機能のみを使用する場合は、 $A = B$ でも問題ありません。割り込みは正常に発生します。
- (4) タイマ出力を使用する場合、コンペアデータは $A \geq 0$ 、 $B \geq 1$ を設定してください。最小設定は $A = 0$ 、 $B = 1$ で、タイマ出力サイクルは入力クロックの1/2となります。
- (5) 通常モードの場合、コンペアデータを $A > B$ に設定すると、コンペアマッチA信号は発生しません。この場合、タイマ出力はOFFレベルに固定されます。ファインモードでは、 $A > 2 \times B + 1$ に設定すると、コンペアマッチA信号は発生しません。
- (6) イニシャルリセット後、割り込み要因フラグは不定となります。不要な割り込みやIDMA要求の発生を防止するため、必ずプログラムでリセットしてください。
- (7) 割り込み発生後は、同じ要因による割り込みの再発生を防止するため、PSRを再設定またはreti命令を実行する前に必ず割り込み要因フラグをリセットしてください。
- (8) 16ビットプログラマブルタイマでTMxクロック出力を行っている場合、クロック出力やポートの設定などにより不要なパルスが出力されることがありますので注意してください。
たとえば、TMxを反転出力($OUTINVx = 1$)に設定して使用している場合、出力波形はコンペアBで立ち上がり、コンペアAで立ち下がります。また、PTMxを"0"に設定してクロック出力を停止させると出力端子はHighレベルに固定されます。ここで、コンペアAで信号が立ち下がった後に出力端子を入出力兼用ポートに切り換えて出力をLowレベルに再設定するような制御を行う場合、Lowレベルに再設定する前にPTMxに"0"を書き込むと、その間にHighレベルのパルスが出力されてしまいます。この問題は、ポートをLowレベルに再設定後にPTMxに"0"を書き込むことで回避できます。

III-5 ウォッチドッグタイマ

ウォッチドッグタイマの構成

C33周辺回路ブロックはCPUの暴走を検出するウォッチドッグタイマ機能を内蔵しています。この機能は16ビットプログラマブルタイマ0を使用して実現します。ウォッチドッグタイマ機能を有効に設定すると、16ビットプログラマブルタイマ0のコンペアB信号(ソフトウェアで発生周期を設定可能)でNMI(ノンマスカブル割り込み)が発生します。ソフトウェアで周期的に16ビットプログラマブルタイマ0をリセットしNMIが発生しないように処理しておくことで、その処理ルーチンを通らないようなプログラムの暴走を検出することができます。

図5.1にウォッチドッグタイマのブロック図を示します。




図5.1 ウォッチドッグタイマのブロック図

ウォッチドッグタイマの制御

■ 動作クロックとNMI発生周期の設定

ウォッチドッグタイマはプリスケアラの出力クロックによって動作します。したがって、プリスケアラが停止中は、ウォッチドッグタイマの機能を使用することはできません。

NMIは16ビットタイマ0のコンペアB周期で発生します。したがって、その周期はプリスケアラの16ビットタイマ0クロックコントロールレジスタ(0x40147)のP16TS0[2:0](D[2:0])と16ビットタイマ0コンペアレジスタB(0x48182)のCR0B[15:0](D[F:0])にセットするコンペアデータBによって決まります。

NMI発生周期は次の式から求められます。

$$\text{NMI発生周期} = \frac{\text{CR0B} + 1}{\text{fPSCIN} \times \text{pdr}} \quad [\text{秒}]$$

fPSCIN: プリスケアラ入力クロック周波数 [Hz]

pdr: P16TS0によるプリスケアラの分周比(1/4096, 1/1024, 1/256, 1/64, 1/16, 1/4, 1/2, 1/1)

CR0B: CR0B[F:0]の設定値(0~65535)

プリスケアラと16ビットプログラマブルタイマ0の制御方法については、それぞれ"プリスケアラ"、"16ビットプログラマブルタイマ"を参照してください。

■ ウォッチドッグタイマ機能の設定

ウォッチドッグタイマ機能を使用する場合は、16ビットタイマ0のコンペアB信号によるNMIを有効に設定します。これにはウォッチドッグタイマイネーブルレジスタ(0x40171)のEWD(D1)を使用します。

EWDに"1"を書き込むとNMIが許可されます。イニシャルリセット時はEWDが"0"に設定され、NMIの発生は禁止状態となります。

なお、EWDへの誤書き込みによる不要なNMIの発生を防止するため、通常EWDは書き込み禁止に設定されています。EWDを書き込み許可に設定するには、ウォッチドッグタイマ書き込み保護レジスタ(0x40170)のWRWD(D7)に"1"を書き込みます。なお、WRWDによる書き込み許可は、EWDに対して1回の書き込みのみを許可します。書き込み許可に設定後、EWDにデータを書き込むと、WRWDは"0"に復帰し、再びEWDを書き込み禁止状態にします。

16ビットプログラマブルタイマ0も適切なコンペアBデータを設定し、動作を開始させておきます。

ウォッチドッグタイマを使用しない場合は、EWDを"0"に固定し変更しないでください。

■ ウォッチドッグタイマのリセット

ウォッチドッグタイマを使用する場合は、NMIが発生する前に16ビットプログラマブルタイマ0をリセットするルーチンを定期的に処理される場所に用意しておきます。このルーチンは前述のNMI発生周期以内で処理されるようにしてください。

16ビットタイマ0は16bitタイマ0制御レジスタ(0x48186)のPRESET0(D1)に"1"を書き込むことによりリセットされます。この時点でタイマカウンタが"0"にリセットされ、そこから新たなNMI発生周期のカウントを始めます。

何らかの原因によってウォッチドッグタイマが設定周期以内にリセットされなかった場合、NMIによってCPUはトラップ処理に移行し、NMIベクタで示される処理ルーチンを実行します。

NMIのトラップベクタアドレスは、デフォルトで0x0C0001Cに設定されます。

なお、トラップテーブルのベースアドレスはTTBRレジスタ(0x48134~0x48137)で変更することも可能です。

スタンバイモード時の動作

■ HALTモード時

HALTモード時(基本モードおよびHALT2モード)は、プリスケアラおよびウォッチドッグタイマも動作します。したがって、NMI発生周期以上、HALTモードを続けるとNMIによりHALTモードが解除されます。

HALTモード時にウォッチドッグタイマを無効にするには、halt命令実行前にEWDを"0"に設定するか、16ビットタイマ0を停止させてください。

EWDによりNMIを禁止した場合、16ビットタイマ0はHALT時もカウントを継続します。HALTモードを解除後にNMIを許可する際には、その前に16ビットタイマ0をリセットしてください。

16ビットタイマ0を停止させてHALTモードに移行した場合も、動作を再開させる前にリセットを行ってください。

■ SLEEPモード時

SLEEPモード時はプリスケアラが停止します。したがって、ウォッチドッグタイマも動作を停止します。SLEEPモード解除後に不要なNMIが発生することを防ぐため、slp命令の実行前に16ビットタイマ0をプリセットしてください。また、必要に応じEWDによってNMIの発生を禁止状態に設定してください。

ウォッチドッグタイマのI/Oメモリ

表5.1にウォッチドッグタイマの制御ビットを示します。

表5.1 ウォッチドッグタイマの制御ビット

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
ウォッチドッグ タイマ書き込み 保護レジスタ	0040170 (B)	D7	WRWD	EWD書き込み保護	1 書込許可 0 書込禁止	0	R/W	
		D6-0	-	-	-	-	-	読み出し時: 0
ウォッチドッグ タイマイネーブル レジスタ	0040171 (B)	D7-2	-	-	-	-	-	読み出し時: 0
		D1	EWD	ウォッチドッグタイマイネーブル	1 NMI許可 0 NMI禁止	0	R/W	
		D0	-	-	-	-	-	読み出し時: 0

WRWD: EWD書き込み保護(D7/0x40170<ウォッチドッグタイマ書き込み保護レジスタ>)

EWDへの書き込みを許可します。

"1"書き込み: 書き込み許可

"0"書き込み: 書き込み禁止

読み出し: 可能

EWDは、不要な変更を防止するために書き込み禁止状態となっています。WRWDに"1"を書き込むと、この書き込みが1回のみ許可されます。EWDに対して書き込みを行うと、その時点でWRWDは"0"に戻り、EWDは書き込み禁止状態となります。

書き込み許可状態(WRWD="1")のときに、WRWDに"0"を書き込んだ場合も書き込み禁止状態に戻ります。イニシャルリセット時、WRWDは"0"(書き込み禁止)に設定されます。

EWD: ウォッチドッグタイマイネーブル(D1/0x40171<ウォッチドッグタイマイネーブルレジスタ>)

ウォッチドッグタイマによるノンマスカブル割り込み(NMI)の発生を制御します。

"1"書き込み: NMI有効

"0"書き込み: NMI禁止

読み出し: 可能

EWDに"0"を書き込むと、ウォッチドッグタイマの割り込み信号がマスクされ、CPUに対してNMIが発生しません。EWDが"1"に設定されていると16ビットタイマ0のコンペアB信号によりNMIが発生します。

EWDへの書き込みはWRWDが"1"になっている場合のみ有効です。

なお、EWDを"0"に設定しても、16ビットタイマ0はカウント動作を停止しません。したがって、一時的にNMIを無効にした場合は、EWDを"1"に戻す前に16ビットタイマ0をリセットしてください。

イニシャルリセット時、EWDは"0"(NMI禁止)に設定されます。

プログラミング上の注意事項

- (1) ウォッチドッグタイマのNMIを有効に設定している場合、16ビットタイマ0がコンペアB信号を出力する前にソフトウェアでプリセットする必要があります。
- (2) EWDを"0"に設定しても、16ビットタイマ0は停止しません。したがって、一時的にNMIを無効にした場合は、EWDを"1"に戻す前に16ビットタイマ0をリセットしてください。

このページはblankです。

III-6 低速(OSC1)発振回路

低速(OSC1)発振回路の構成

C33周辺回路ブロックは、低速(OSC1)発振回路を内蔵しています。
 低速(OSC1)発振回路は32.768kHz(Typ.)のサブクロックを発生します。
 出力されるOSC1クロックはコアブロックのCLG(クロックジェネレータ)に☐入力され、計時タイマのソースクロックとして使用されます。また、CPU/周辺回路の低速(低電力)動作のサブクロックとして使用することもできます(プログラムによる切り換え)。
 図6.1にクロック系の構成を示します。




図6.1 クロック系の構成

CPUの動作クロックはプログラムによって低速(OSC1)発振回路の出力(OSC1クロック)に切り換えることができます。また、発振回路をプログラムによって停止させることもできます。
 計時処理等のOSC3クロックが不要な場合は消費電流を低減させるため、OSC1クロックをCPU/周辺回路の動作クロックに設定し、高速(OSC3)発振回路を停止させてください。
 低速(OSC1)発振回路はSLEEPモードでも停止しません。
 OSC1クロックを周辺回路の動作クロックとして使用する場合は制御については、"プリスケアラ"を参照してください。

低速(OSC1)発振回路の入出力端子

表6.1に低速(OSC1)発振回路の入出力端子を示します。

表6.1 低速(OSC1)発振回路の入出力端子

端子名	I/O	機能
OSC1	I	低速(OSC1)発振入力端子: 水晶発振または外部クロック入力
OSC2	O	低速(OSC1)発振出力端子: 水晶発振(外部クロック入力時は開放)
P14/FOSC1/DCLK	I/O	入出力兼用ポート/低速(OSC1)発振クロック出力/ DCLK信号出力

発振回路の種類

低速(OSC1)発振回路の種類としては、水晶発振または外部クロック入力を選択できます。

図6.2に低速(OSC1)発振回路の構造を示します。




図6.2 低速(OSC1)発振回路

水晶発振回路として使用する場合、水晶振動子X'tal1(32.768kHz Typ.)と帰還抵抗(Rf)をOSC1～OSC2端子間に、2つのコンデンサ(CG1、CD1)をそれぞれOSC1端子～Vss間、OSC2端子～Vss間に接続してください。

外部クロックを使用する場合はOSC2端子を開放し、矩形波のクロックをOSC1端子に入力してください。低速(OSC1)発振回路を使用しない場合はOSC1端子をVssに接続し、OSC2端子を開放してください。

発振周波数は32.768kHz(Typ.)です。この周波数の水晶振動子または外部クロックを使用してください。これ以外の周波数では、計時用途に使用できません。

発振特性と外部クロックの入力特性については"電気的特性"を参照してください。

発振の制御

低速(OSC1)発振回路は、パワーコントロールレジスタ(0x40180)のSOSC1 (D0)によって発振のON/OFFが制御できます。

SOSC1に"0"を書き込むと低速(OSC1)発振回路が停止し、"1"を書き込むと発振を再開します。

イニシャルリセット時、SOSC1は"1"に設定され、低速(OSC1)発振回路はONとなります。

注: • CPUの動作クロック原振に低速(OSC1)発振回路を使用している場合は、低速(OSC1)発振回路を停止させることはできません。その場合のSOSC1への"0"書き込みは無効です。また、パワーコントロールレジスタ保護フラグが0b10010110に設定されている場合にのみ、SOSC1への書き込みが行えます。

• 発振回路をONにした直後は、発振が安定するまである程度の時間を要します(最大3秒)。誤動作を防止するため、発振が安定するまではそのクロックを使用しないでください。

低速(OSC1)発振回路はSLEEP時に停止しません。

CPU動作クロックの切り換え

イニシャルリセット後、CPUはOSC3クロックにより動作を開始します。

OSC3クロックをソースクロックとする周辺回路(プログラマブルタイマ、シリアルインタフェース、A/D変換器等)の動作が不要でCPUも低速動作で処理可能な場合は、CPUの動作クロックをOSC1クロックに切り換えて消費電流を低減させることができます。この動作クロックの切り換えは、パワーコントロールレジスタ(0x40180)のCLKCHG(D2)によって行います。

OSC3クロックからOSC1クロックへの切り換え手順

1. 低速(OSC1)発振回路をON (SOSC1に"1"を書き込み)
 2. OSC1発振が安定するまで(3秒以上)ウェイト
 3. CPU動作クロックの切り換え (CLKCHGに"0"を書き込み)
 4. 高速(OSC3)発振回路をOFF (SOSC3に"0"を書き込み)
- ※ 1と2は低速(OSC1)発振回路が停止している場合にのみ必要です。

注: • OSC3からOSC1へのクロック切り換えと、OSC3発振OFFは別々の命令で行ってください。1命令で同時に処理すると、CPUの誤動作につながります。

• プログラマブルタイマ、A/D変換器、シリアルインタフェースなど、OSC3発振回路を原振とする周辺回路は、誤動作を防止するためOSC3発振を停止する前に動作を終了させてください。

OSC1クロックからOSC3クロックへの切り換え手順

1. 高速(OSC3)発振回路をON (SOSC3に"1"を書き込み)
2. OSC3発振が安定するまで(3.3V系水晶振動子の場合10ms以上)ウェイト
3. CPU動作クロックの切り換え (CLKCHGに"1"を書き込み)

注: CLKCHGによる動作クロックの切り換えは、発振回路が両方ともONしている場合で、パワーコントロールレジスタ保護フラグが0b10010110に設定されている場合にのみ有効です。

パワーコントロールレジスタ保護フラグ

発振回路とCPU動作クロックの制御を行うアドレス0x40180のパワーコントロールレジスタ(SOSC1、SOSC3、CLKCHG、CLKDT[1:0])は、不要な書き込みによる誤動作を防止するため、通常は書き込み禁止状態となっています。

書き込み可能な状態にするには、パワーコントロールレジスタ保護レジスタ(0x4019E)のCLGP[7:0](D7:0))に0b10010110を設定する必要があります。なお、この設定はパワーコントロールレジスタ(0x40180)への1回の書き込みのみを許可し、書き込みが行われるとCLGP[7:0]のすべてのビットが"0"にクリアされます。したがって、パワーコントロールレジスタ(0x40180)への書き込みを行う場合は、その都度CLGP[7:0]に0b10010110を設定してください。

CLGP[7:0]は、パワーコントロールレジスタ(0x40180)の読み出しには影響を与えません。

スタンバイモード時の動作

halt命令の実行により設定されるHALTモードでは、低速(OSC1)発振回路はHALTモードへ移行する前の状態を保持します。したがって、HALTモードへの移行前および解除後に発振回路を制御する必要は特にありません。

slp命令の実行により設定されるSLEEPモードでも、低速(OSC1)発振回路はHALTモードへ移行する前の状態を保持します。したがって、SLEEPモードへの移行前にCPUがOSC1クロックで動作していた場合は、SLEEP中もCPUはOSC1クロックによって動作します。

OSC1クロックの外部出力

低速(OSC1)発振クロックは、FOSC1(P14)端子から外部に出力することができます。

表6.2 出力端子

端子名	I/O	機 能	機能選択ビット
P14/FOSC1/ DCLK	I/O	入出力兼用ポート/低速(OSC1)発振クロック出力/ DCLK信号出力	CFP14(P1機能選択レジスタ0x402D4・D4) CFEX0 (ポート機能拡張レジスタ0x402DF・D0)

■ クロック出力端子の設定方法

OSC1クロック出力に使用する端子はP14入出力兼用ポートおよびデバッグ用クロック信号DCLKと共用されています。

コールドスタート時はDCLK端子(CFP14="0"、CFEX0="1")として設定されます。クロック出力機能を使用する場合は、CFP14を"1"、CFEX0を"0"、さらにIOC14(0x402D6/D4)を"1"に設定してください("入出力兼用ポート"参照)。

ホットスタート時は、リセット前の状態を保持します。

■ 出力制御

クロック出力を開始させるにはクロックオプションレジスタ(0x40190)のPF1ON(D0)に"1"を書き込みます。"0"を書き込むと出力は停止します。

イニシャルリセット時、PF1ONは"0"(出力停止)に設定されます。




図6.3 OSC1クロック出力

クロックジェネレータのI/Oメモリ

表6.3にクロックジェネレータの制御ビットを示します。

表6.3 クロックジェネレータの制御ビット

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
パワー コントロール レジスタ	0040180 (B)	D7	CLKDT1	システムクロック分周比選択	CLKDT[1:0]		0	R/W
		D6	CLKDT0		1	1	1/8	
					1	0	1/4	
					0	1	1/2	
					0	0	1/1	
		D5	PSCON	ブリスケーラOn/Off制御	1	On	0 Off	1 R/W
		D4-3	-	reserved	-		0 -	1書き込み禁止
クロック オプション レジスタ	0040190 (B)	D2	CLKCHG	CPU動作クロック切り換え	1	OSC3	0 OSC1	1 R/W
		D1	SOSC3	高速(OSC3)発振On/Off制御	1	On	0 Off	1 R/W
		D0	SOSC1	低速(OSC1)発振On/Off制御	1	On	0 Off	1 R/W
		D7-4	-	-	-		- -	読み出し時: 0
クロック オプション レジスタ	0040190 (B)	D3	HLT2OP	HALTクロックオプション	1	On	0 Off	0 R/W
		D2	8T1ON	高速(OSC3)発振待ち時間On	1	Off	0 On	1 R/W
		D1	-	reserved	-		0 -	1書き込み禁止
		D0	PF1ON	OSC1外部出力On/Off制御	1	On	0 Off	0 R/W
パワー コントロール レジスタ 保護レジスタ	004019E (B)	D7	CLGP7	パワーコントロールレジスタ 保護フラグ	10010110(0x96)書き込みにより パワーコントロールレジスタ (0x40180)、クロックオプション レジスタ(0x40190)の書き込み保 護を解除 それ以外は書き込み禁止に設定		0	R/W
		D6	CLGP6				0	
		D5	CLGP5				0	
		D4	CLGP4				0	
		D3	CLGP3				0	
		D2	CLGP2				0	
		D1	CLGP1				0	
		D0	CLGP0				0	
P1機能選択 レジスタ	00402D4 (B)	D7	-	reserved	-		- -	読み出し時: 0
		D6	CFP16	P16機能選択	1	EXCL5 #DMAEND1	0 P16	0 R/W
		D5	CFP15	P15機能選択	1	EXCL4 #DMAEND0	0 P15	0 R/W
		D4	CFP14	P14機能選択	1	FOSC1	0 P14	0 R/W
		D3	CFP13	P13機能選択	1	EXCL3 T8UF3	0 P13	0 R/W
		D2	CFP12	P12機能選択	1	EXCL2 T8UF2	0 P12	0 R/W
		D1	CFP11	P11機能選択	1	EXCL1 T8UF1	0 P11	0 R/W
		D0	CFP10	P10機能選択	1	EXCL0 T8UF0	0 P10	0 R/W
ポート機能拡張 レジスタ	00402DF (B)	D7	CFEX7	P07ポート機能拡張	1	#DMAEND3	0 P07, etc.	0 R/W
		D6	CFEX6	P06ポート機能拡張	1	#DMAACK3	0 P06, etc.	0 R/W
		D5	CFEX5	P05ポート機能拡張	1	#DMAEND2	0 P05, etc.	0 R/W
		D4	CFEX4	P04ポート機能拡張	1	#DMAACK2	0 P04, etc.	0 R/W
		D3	CFEX3	P31ポート機能拡張	1	#GARD	0 P31, etc.	0 R/W
		D2	CFEX2	P21ポート機能拡張	1	#GAAS	0 P21, etc.	0 R/W
		D1	CFEX1	P10, P11, P13ポート機能拡張	1	DST0 DST1 DPC0	0 P10, etc. P11, etc. P13, etc.	1 R/W
		D0	CFEX0	P12, P14ポート機能拡張	1	DST2 DCLK	0 P12, etc. P14, etc.	1 R/W

SOSC1: 低速(OSC1)発振制御(D0/0x40180<パワーコントロールレジスタ>)

低速(OSC1)発振回路の発振ON/OFFを制御します。

"1"書き込み: OSC1発振ON

"0"書き込み: OSC1発振OFF

読み出し: 可能

SOSC1に"0"を書き込むことにより低速(OSC1)発振回路が発振を停止し、"1"の書き込みで発振を再開します。発振を再開後は、発振が安定するまで標準動作条件で最大3秒の時間を要しますので、OSC1クロックはそれ以上の時間が経過後に使用してください。

SOSC1への書き込みはCLGP[7:0]が0b10010110に設定されている場合にのみ可能です。また、OSC1クロックでCPUが動作している場合は、"0"の書き込みは無効となり発振を停止しません。

イニシャルリセット時、SOSC1は"1"(OSC1発振ON)に設定されます。

CLKCHG: CPU動作クロック切り換え(D2/0x40180<パワーコントロールレジスタ>)

CPUの動作クロックを選択します。

"1"書き込み: OSC3クロック

"0"書き込み: OSC1クロック

読み出し: 可能

CPUの動作クロックはCLKCHGに"1"を書き込んだ場合OSC3、"0"を書き込んだ場合OSC1となります。高速(OSC3)発振回路および低速(OSC1)発振回路が共にONの場合にのみ動作クロックの切り換えが行えます。また、CLKCHGへの書き込みはCLGP[7:0]が0b10010110に設定されている場合にのみ可能です。発振回路が発振を開始した直後は、発振が安定するまでCPUの動作クロックの切り換えは行わないでください。

イニシャルリセット時、CLKCHGは"1"(OSC3クロック)に設定されます。

高速(OSC3)発振回路の制御については、コアブロックの"CLG(クロックジェネレータ)"を参照してください。

HLT2OP: HALTクロックオプション(D3/0x40190<クロックオプションレジスタ>)

HALTモード時の状態(基本モードとHALT2モード)を選択します。

"1"書き込み: HALT2モード

"0"書き込み: 基本モード

読み出し: 可能

HALTモード時の状態は、HLT2OPに"1"を書き込むとHALT2モード、"0"を書き込むと基本モードになります。

HLT2OPへの書き込みはCLGP[7:0]が0b10010110に設定されている場合にのみ可能です。

イニシャルリセット時、HLT2OPは"0"(基本モード)に設定されます。

HALTモード(基本モードとHALT2モード)、SLEEPモードの動作状態は以下のとおりです。

表6.4 スタンバイモードの動作状態

スタンバイモード		動作状態	再起動
HALTモード	基本モード	• CPUクロック停止(CPU停止) • BCUへのクロック非停止(BCU非停止) • DMAクロック非停止(DMA非停止) • 周辺回路へのクロックはHALTモードに移行する直前の状態を継続(停止/非停止) • 高速発振回路はHALTモードに移行する直前の状態を継続 • 低速発振回路はHALTモードに移行する直前の状態を継続	• リセット、NMI • マスクされていない割り込み要因の発生
	HALT2モード	• CPUクロック停止(CPU停止) • BCUへのクロック停止(BCU停止) • DMAへのクロック停止(DMA停止) • 周辺回路へのクロックはHALTモードに移行する直前の状態を継続(停止/非停止) • 高速発振回路はHALTモードに移行する直前の状態を継続 • 低速発振回路はHALTモードに移行する直前の状態を継続	HALT2では、A/D、SIO、タイマ(8bit, 16bit)は、停止せずに動作を続けませんが、同期化のためのクロックが停止するため、これらの周辺回路による再起動はできません。 再起動は、 • 入力端子からの割り込み • 時計タイマからの割り込み • NMI • リセット のみ可能です。
SLEEPモード		• CPUクロック停止(CPU停止) • BCUへのクロック停止(BCU停止) • 周辺回路へのクロックは停止 • 高速発振回路は停止 • 低速発振回路はSLEEPモードに移行する直前の状態を継続	• リセット、NMI • マスクされていない入力ポートからの割り込み • 低速発振回路が動作しているときの計時タイマからの割り込み

PF10N: OSC1外部出力ON/OFF制御(D0/0x40190<クロックオプションレジスタ>)

低速(OSC1)クロックの外部出力をON/OFFします。

"1"書き込み: ON

"0"書き込み: OFF

読み出し: 可能

PF10Nに"1"を書き込むことにより、低速(OSC1)クロックがFOSC1端子から出力されます。ただし、P14端子をCFP14およびCFEX0によってFOSC1端子に設定し、さらにIOC14(D4/0x402D6<P1I/O制御レジスタ>)を"1"にして出力設定にしておくことが必要です。

"0"を書き込むと出力は停止します。

PF10Nへの書き込みはCLGP[7:0]が0b10010110に設定されている場合にのみ可能です。

イニシャルリセット時、PF10Nは"0"(OFF)に設定されます。

CLGP7-CLGP0: パワーコントロールレジスタ保護フラグ

([D[7:0]/0x4019E<パワーコントロールレジスタ保護レジスタ>)

パワーコントロールレジスタ(0x40180)とクロックオプションレジスタ(0x40190)の書き込み保護を解除します。

0b10010110書き込み: 書き込み保護解除

上記以外の書き込み: ノーオペレーション(書き込み保護)

読み出し: 可能

パワーコントロールレジスタ(0x40180)またはクロックオプションレジスタ(0x40190)に書き込みを行う場合は、その前にCLGP[7:0]を0b10010110に設定し、書き込み保護を解除してください。この解除は上記いずれかのアドレスに対する1回の書き込みのみに有効で、書き込みが行われると0b00000000にクリアされます。したがって、書き込みの都度CLGP[7:0]を再設定する必要があります。

イニシャルリセット時、CLGPは0b00000000(書き込み保護)に設定されます。

CFP14: P14機能選択(D4/0x402D4<P1機能選択レジスタ>)

P14入出力兼用ポート端子の機能を選択します。

"1"書き込み: OSC1クロック出力端子

"0"書き込み: 入出力兼用ポート端子

読み出し: 可能

CFP14に"1"を書き込むと、P14端子がOSC1クロック出力端子(FOSC1)に設定されます。

FOSC1出力端子として使用する場合は、IOC14(D4/0x402D6<P1I/O制御レジスタ>)も"1"(出力)に設定してください。

コールドスタート時、CFP14は"0"(入出力兼用ポート端子)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

CFEX0: P12, P14ポート機能拡張(D0/0x402DF<ポート機能拡張レジスタ>)

P14端子の拡張機能を選択します。

"1"書き込み: DCLK出力端子

"0"書き込み: P14/FOSC1出力端子

読み出し: 無効

CFEX0に"1"を書き込むと、P14端子がデバッグ用クロック信号DCLKの出力端子として機能します。

CFEX0が"0"の場合はCFP14レジスタが有効となり、その設定に従ってP14入出力兼用ポート端子またはFOSC1出力端子となります。

コールドスタート時、CFEX0は"1"(DCLK出力端子)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

プログラミング上の注意事項

- (1) 低速(OSC1)発振回路をONにした直後は、発振が安定するまである程度の時間を要します(最大3秒)。誤動作を防止するため、発振が安定するまではそのクロックを使用しないでください。
- (2) CPUの動作クロックに使用している発振回路を停止させることはできません。
- (3) CPU動作クロックの切り換えは、OSC3とOSC1発振回路が両方ともONしている場合にのみ可能です。また、CPU動作クロックの切り換え後に不要となった発振回路をOFFする場合、切り換えと発振OFFは命令を分けて行ってください。1命令で同時に処理すると、CPUの誤動作につながります。
- (4) 低速(OSC1)発振回路をOFFにした場合、OSC1クロックで動作している周辺回路はすべて停止します。
- (5) 消費電流を低減させるため、OSC3クロックが不要な場合はOSC1クロックでCPUを動作させ、高速(OSC3)発振回路をOFFしてください。
- (6) P14/FOSC1/DCLK端子をFOSC1端子として使用する場合、CFP14(D4/0x402D4)、CFEX0(D0/0x402DF)による設定に加えて、IOC14(D4/0x402D6)を"1" (出力) に設定してください。

III-7 計時タイマ

計時タイマの構成

計時タイマは低速(OSC1)発振クロック f_{osc1} を分周した256Hz信号を入力クロックとする8ビットのバイナリカウンタ、秒カウンタ、分カウンタ、時間カウンタ、日カウンタで構成され、各データ(128~1Hz、秒、分、時間、日)をソフトウェアによって読み出すことができます。また、32Hz、8Hz、2Hz、1Hz(1秒)信号および1分、1時間、1日のカウントアップによる割り込みと分、時間、日指定によるアラームを発生させることができます。

低速(OSC1)発振回路と計時タイマは、CPUおよび他の内蔵周辺回路をスタンバイモード(HALTまたはSLEEP)にした場合でも動作可能です。

通常はこの計時タイマを、時計などのような各種の計時機能に使用します。

図7.1に計時タイマの構成を示します。

注: 計時タイマは低速(OSC1)発振回路を原振としているため、低速(OSC1)発振回路(Typ. 32.768kHz)を使用しない場合は、計時タイマも使用できません。




図7.1 計時タイマの構成

計時タイマの制御と動作

■ 初期設定

イニシャルリセット時、計時タイマのカウンタデータ、アラーム設定内容およびRUN/STOPを含む制御ビットは初期化されません(CPUコア電源ON/OFFフラグTCHVOFおよびOSC1オートOFFフラグTCAOFFを除く)。

したがって、計時タイマを使用する場合は以下の手順で初期化してください。

1. 設定開始前に、計時タイマを停止状態、計時タイマ割り込みを禁止に設定
2. カウンタをリセット
3. 分、時間、日データをプリセット(必要な場合のみ)
4. 割り込み要因を選択
5. アラーム機能の選択
6. 割り込みを許可
7. 計時タイマをスタート

各設定、制御方法を以下に説明します。割り込みの制御については"計時タイマの割り込み機能"を参照してください。

■ カウンタのリセット

計時タイマの各カウンタはソフトウェアでのみ"0"にリセット可能です。イニシャルリセットやオートオフ機能によってはリセットされませんので注意してください。

計時タイマをリセットするには計時タイマRun/Stopレジスタ(0x40151)のTCRST(D1)に"1"を書き込みます。ただし、このリセットは計時タイマが停止中にのみ受け付けられ、動作中は無効です。

注: ・ 計時タイマリセットビットTCRSTと計時タイマRUN/STOP制御ビットTCRUNは、同一アドレス(0x40151)の計時タイマRun/Stopレジスタに割り付けられています。ただし、両方に"1"を書き込んで計時タイマのリセットとRUNを同時に行うことはできません。この場合、リセットは無効となり、その時点のカウンタ値からのカウントアップとなります。リセットは必ずTCRUNが"0"の状態で行ってください。

- ・ 計時タイマのリセットによってカウンタがクリアされる際、設定によっては割り込みが発生することがあります。したがって、計時タイマをリセットする場合は、先に計時タイマ割り込みを禁止し、計時タイマをリセット後に割り込み要因フラグ、割り込み要因発生フラグおよびアラーム要因発生フラグをリセットしてください。

■ 分、時間、日データのプリセット

計時タイマの分カウンタ、時間カウンタ、日カウンタにはデータプリセット機能があり、時間を任意に設定することができます。

表7.1 カウンタのプリセット

カウンタ	データレジスタ	プリセット値
分カウンタ	TCHD[5:0] (計時タイマ分レジスタ0x40155・D[5:0])	0～59
時間カウンタ	TCDD[4:0] (計時タイマ時間レジスタ0x40156・D[4:0])	0～23
日カウンタ	TCND[15:0] (計時タイマ日(上位)レジスタ0x40158・D[7:0]) (計時タイマ日(下位)レジスタ0x40157・D[7:0])	0～65535

計時タイマをRTCとして使用する場合には、これらのカウンタ値を設定してから計時タイマを動作させてください。日カウンタには基準日(たとえば1990年1月1日)からの日数を設定します。

■ 計時タイマのRUN/STOP

計時タイマは計時タイマRun/Stopレジスタ(0x40151)のTCRUN(D0)に"1"を書き込むとカウントをスタートし、"0"を書き込むと停止します。

計時タイマをRUNさせると、低速(OSC1)発振クロックの立ち下がりエッジで256Hzクロックの入力がイネーブルとなり、256Hzクロックの立ち下がりエッジで8ビットバイナリカウンタがカウントアップします。8ビットバイナリカウンタの動作を図7.2に示します。




図7.2 8ビットバイナリカウンタのタイミングチャート

8ビットバイナリカウンタの最終段は1Hz信号を出力します。

秒カウンタはその1Hz信号をカウントします。60秒をカウントすると60秒信号を出力し、カウンタは0秒にリセットされます。

同様に分カウンタ、時間カウンタもそれぞれ前段のカウンタの出力信号により60分、24時間のカウントを行います。

日カウンタは16ビットのバイナリカウンタで、時間カウンタが出力する24時間信号により65536日のカウントが行えます。

各カウンタが発生する以下の信号の中から、割り込みを発生させる信号を1つ選択することができます。

32Hz, 8Hz, 2Hz, 1Hz(1秒), 1分, 1時間, 1日

TCRUNに"0"を書き込んだ場合は、カウントアップのタイミング(256Hzクロックの立ち下がり)と重なることによる誤動作を避けるため、計時タイマは低速(OSC1)発振クロックの立ち上がりエッジで停止します。

計時タイマを停止させた場合でも、各カウンタはその時点のデータを保持します。その状態で再びRUNさせると、保持している値からカウントを継続します。

■ カウンタデータの読み出し

各カウンタのデータはソフトウェアによってバイナリデータとして読み出すことができます。

表7.2 カウンタデータの読み出し

カウンタ	カウンタデータ
1Hz～128Hz	TCDD[7:0] (計時タイマ分周レジスタ0x40153・D[7:0])
秒カウンタ	TCMD[5:0] (計時タイマ秒レジスタ0x40154・D[5:0])
分カウンタ	TCHD[5:0] (計時タイマ分レジスタ0x40155・D[5:0])
時間カウンタ	TCDD[4:0] (計時タイマ時間レジスタ0x40156・D[4:0])
日カウンタ	TCND[15:0] (計時タイマ日(上位)レジスタ0x40158・D[7:0]) (計時タイマ日(下位)レジスタ0x40157・D[7:0])

データは動作中のカウンタから直接読み出されます。このため、各カウンタデータの読み出しの間にカウンタがオーバーフローして、正確なデータが読み出せないことがあります。たとえば、8ビットバイナリカウンタが0xFFで読み出され、次の秒カウンタを読み出す前にオーバーフローすると、秒カウンタは8ビットバイナリカウンタの読み出し時から1秒加算された値になります。これを防ぐため、各カウンタを複数回の読み出して、データが変更されないことを確認してください。

■ アラーム機能の設定

計時タイマにはアラーム機能があり、指定の日時に割り込みを発生させることができます。アラームの指定は分単位、時間単位、日単位で単独に、または複数を組み合わせて行えます。この選択は計時タイマ割り込み制御レジスタ(0x40152)のTCASE[2:0](D4:2)で行います。

表7.3 アラーム要因の選択

TCASE2	TCASE1	TCASE0	アラーム要因
X	X	1	分アラーム
X	1	X	時間アラーム
1	X	X	日アラーム
0	0	0	選択なし

たとえばTCASEを"001"に設定すると、分アラームのみが有効となり、毎時指定分にアラームが発生します。"111"に設定すると、指定日・指定時・指定分にアラームが発生します。

アラームを使用しない場合は"000"を設定してください。

1分、1時間、あるいは1日周期で割り込みを発生させたい場合は、カウンタによる割り込み機能で対応可能です。

日・時間・分の指定は以下のレジスタで行います。

分の指定: 計時タイマ分比較レジスタ TCCH[5:0](D[5:0]/0x40159) 0~59分*

時間の指定: 計時タイマ時間比較レジスタ TCCD[4:0](D[4:0]/0x4015A) 0~23時*

日の指定: 計時タイマ日比較レジスタ TCCN4[4:0](D[4:0]/0x4015B) 0~31日後

* 分比較レジスタ(6ビット)、時間比較レジスタ(5ビット)はそれぞれ63分、31時まで設定可能で、59分あるいは23時を越えるデータを設定しても無効とはなりませんので注意してください。

これらのレジスタに設定された値が各カウンタと比較され、一致すると計時タイマ割り込み制御レジスタ(0x40152)のアラーム要因発生フラグTCAF(D0)が"1"にセットされます。割り込みコントローラによって計時タイマ割り込みが許可されていれば、同時に割り込みも発生します。

なお、日比較データレジスタは5ビットで、日カウンタの下位5ビットと比較されます。したがって、設定した日から31日後までの間アラームを発生可能です。

計時タイマの割り込み機能

■ 計時タイマ割り込み要因

計時タイマはカウンタの32Hz、8Hz、2Hz、1Hz(1秒)、1分、1時間、1日の信号によって割り込みを発生させることができます。この中のどの信号を割り込み要因として使用するかについては計時タイマ割り込み制御レジスタ(0x40152)の割り込み要因選択ビットTCISE[2:0](D[7:5])で選択できます。

表7.4 割り込み要因の選択

TCISE2	TCISE1	TCISE0	割り込み要因
1	1	1	選択なし
1	1	0	1日
1	0	1	1時間
1	0	0	1分
0	1	1	1Hz
0	1	0	2Hz
0	0	1	8Hz
0	0	0	32Hz

選択した信号の周期(各立ち下がりエッジ)で割り込み要因が発生します。

これらの信号による割り込みを使用しない場合は、TCISEを"111"に設定してください。

選択した割り込み要因が発生すると、計時タイマ割り込み制御レジスタ(0x40152)の割り込み要因発生フラグTCIF(D1)が"1"にセットされます。同時に計時タイマ、A/D割り込み要因フラグレジスタ(0x40287)の計時タイマ割り込み要因フラグFCTM(D1)も"1"にセットされます。このとき、割り込み制御レジスタによって割り込み条件が満たされていれば、CPUに対し割り込みが発生します。

前節で説明したとおり、指定したアラーム日時に割り込みを発生させることもできます。

信号による割り込みとアラームによる割り込みの両方を利用することができます。ただし、計時タイマの割り込み要因フラグは1種類のため、同一の割り込みが発生します。したがって、両方の割り込みを使用する場合は、割り込み発生時に割り込み要因発生フラグTCIFとアラーム要因発生フラグTCAFを読み出してどちらの要因による割り込みなのかを確認してください。

要因発生フラグは"1"にセットされると、ソフトウェアで"1"を書き込むまでリセットされません。

フラグがセットされていることを確認後は"1"を書き込んでリセットしてください。

なお、割り込み要因発生フラグ、アラーム要因発生フラグは、割り込み、アラーム発生から4ms以上の時間が経過後にリセットしてください。

注: 不要な割り込みの発生を防止するため、割り込み要因およびアラーム要因の選択は、計時タイマの割り込みを禁止した状態で行ってください。また、その後で割り込みを許可する前に、各要因発生フラグと割り込み要因フラグをリセットしてください。

■ 割り込みコントローラの制御レジスタ

計時タイマ割り込みの制御ビット/レジスタは次のとおりです。

割り込み要因フラグ: FCTM

(ポート入力4-7, 計時タイマ, A/D割り込み要因フラグレジスタ0x40287・D1)

割り込みイネーブル: ECTM

(ポート入力4-7, 計時タイマ, A/D割り込みイネーブルレジスタ0x40277・D1)

割り込みレベル: PCTM[2:0]

(計時タイマ割り込みプライオリティレジスタ0x4026B・D[2:0])

計時タイマは前述の割り込み要因が発生すると割り込み要因フラグを"1"にセットします。このときに、対応する割り込みイネーブルレジスタのビットが"1"に設定されていると割り込み要求が発生します。割り込みイネーブルレジスタのビットを"0"に設定しておくことにより、割り込みを禁止することもできます。割り込み要因フラグは、割り込みイネーブルレジスタの設定にかかわらず("0"に設定されていても)、割り込み要因発生時に"1"にセットされます。割り込みプライオリティレジスタは、割り込みの優先レベル(0~7)を設定します。CPUに対する割り込み要求は、他に優先レベルの高い割り込み要求が発生していないことが条件となります。また、計時タイマ割り込み要求を実際にCPUが受け付けるのは、PSRのIEビットが"1"(割り込み許可)に、ILが割り込みプライオリティレジスタで設定した計時タイマ割り込みのレベルよりも小さな値に設定されている場合に限られます。

これらの割り込み制御レジスタの詳細と割り込み発生時の動作については"ITC(割り込みコントローラ)"を参照してください。

なお、計時タイマの割り込み要因にはインテリジェントDMAを起動する機能はありません。

■ トラップベクタ

計時タイマ割り込みのトラップベクタアドレスは、デフォルトで0x0C00104に設定されます。

なお、トラップテーブルのベースアドレスはTTBRレジスタ(0x48134~0x48137)で変更することも可能です。

計時タイマの使用例

以下に計時タイマの使用例とその制御方法を示します。

■ 計時タイマをタイマカウンタとして使用する場合

CPUを停止した状態で計時タイマを動作させ、指定時間(例: 3日)経過後にウェークアップさせる例

1. 低速(OSC1)発振回路が安定して発振していることを確認します。(SOSC1 = "1")
発振開始直後の場合は発振が安定するまで(約3秒)待機してください。
2. 割り込みコントローラで計時タイマの割り込みを禁止します。(ECTM = "0")
3. 計時タイマを停止させ、日比較レジスタに"3日"を設定します。(TCRUN = "0", TCCN = "3")
4. アラーム要因選択レジスタで"日指定アラーム"を選択し、割り込み要因選択レジスタを"選択なし"に設定します。(TCASE = "100", TCISE = "111")
5. 割り込み要因フラグおよびアラーム要因発生フラグをリセットします。(FCTM = "0", TCAF = "0")
6. 割り込みコントローラで計時タイマ割り込みを許可します。(ECTM = "1")
7. CPU動作クロックを低速(OSC1)クロックに切り換えます。(CLKCHG = "0")
8. 高速(OSC3)発振回路を停止させます。(SOSC3 = "0")
9. 計時タイマをリセットします。(TCRST = "0")
10. 計時タイマをスタートさせます。(TCRUN = "1")
11. halt命令を実行し、CPUを停止させます。

:

計時タイマからの日指定アラーム割り込みの発生を待ちます。割り込みが発生すると、CPUはOSC1クロックで起動します。

:

12. 必要であれば、高速(OSC3)発振回路をONし、CPU動作クロックをOSC3クロックに切り換えます。

上記例で、3日が経過する前にリセットをかけた場合は次のような動作となります。

- ・CPUはOSC3クロックにより起動します。
- ・計時タイマのカウンタはリセットされません。RUN状態を保持します。

計時タイマのカウンタを読み出すことで、CPUが停止していた時間を確認することができます。

■ 計時タイマをRTCとして使用する場合

計時タイマを動作させ、毎日10時(AM)にアラームを発生させる例

1. 割り込みコントローラで計時タイマの割り込みを禁止します。(ECTM = "0")
2. 計時タイマを停止させます。(TCRUN = "0")
3. 計時タイマをリセットします。(TCRST = "1")
4. 分(TCHD)・時間(TCDD)・日(TCND)カウンタに現在の日時を設定します。日カウンタには基準日(1990年1月1日等)からの日数を設定し、読み出し時はソフトウェアで現在の日付に変換します。
5. 時間比較レジスタに"10時"を設定します。(TCCD = "0x0A")
6. アラーム要因選択レジスタで"時間指定アラーム"を選択し、割り込み要因選択レジスタを"選択なし"に設定します。(TCASE = "010", TCISE = "111")
7. 割り込み要因フラグとアラーム要因発生フラグをリセットします。(FCTM = "1", TCAF = "0")
8. 割り込みコントローラで計時タイマ割り込みを許可します。(ECTM = "1")
9. 計時タイマをスタートさせます。(TCRUN = "1")

:

計時タイマは毎日10時に時間指定アラーム割り込みを発生します。

:

上記例で、アラーム以外の割り込み要因を選択した場合、その割り込み要因による割り込みも発生します。どちらの割り込みかを確認するには、割り込み要因発生フラグTCIFおよびアラーム要因フラグTCAFを読み出してください。TCAFが"1"にセットされていれば、アラームによる割り込みです。なお、時間指定アラームと1日以外の割り込み要因を選択した場合は、アラーム要因発生時にその割り込み要因も同時に発生します。

計時タイマのI/Oメモリ

表7.5に計時タイマの制御ビットを示します。

表7.5 計時タイマの制御ビット

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈	
計時タイマ Run/Stop レジスタ	0040151 (B)	D7-2	-	reserved	-	-	-	読み出し時: 0	
		D1	TCRST	計時タイマリセット	1 リセット 0 無効	X	W	読み出し時: 0	
		D0	TCRUN	計時タイマRun/Stop制御	1 Run 0 Stop	X	R/W		
計時タイマ 割り込み制御 レジスタ	0040152 (B)	D7	TCISE2	計時タイマ割り込み要因選択	TCISE[2:0]	割り込み要因	X	R/W	
		D6	TCISE1		なし	X			
		D5	TCISE0		1 1 1	1日		X	
					1 1 0	1時間			
					1 0 1	1分			
					1 0 0	1Hz			
					0 1 1	2Hz			
					0 1 0	8Hz			
				0 0 1	32Hz				
		0 0 0							
D4	TCASE2	計時タイマアラーム要因選択	TCASE[2:0]	アラーム要因	X	R/W			
D3	TCASE1		1 X X	日アラーム	X				
D2	TCASE0		X 1 X	時間アラーム	X				
			X X 1	分アラーム					
D1	TCIF	割り込み要因発生フラグ	1 要因あり 0 要因なし	X	R/W	"1"書き込みでリセット			
D0	TCAF	アラーム要因発生フラグ	1 要因あり 0 要因なし	X	R/W	"1"書き込みでリセット			
計時タイマ 分周レジスタ	0040153 (B)	D7	TCDD7	計時タイマデータ 1Hz	1 High 0 Low	X	R		
		D6	TCDD6	計時タイマデータ 2Hz	1 High 0 Low	X	R		
		D5	TCDD5	計時タイマデータ 4Hz	1 High 0 Low	X	R		
		D4	TCDD4	計時タイマデータ 8Hz	1 High 0 Low	X	R		
		D3	TCDD3	計時タイマデータ 16Hz	1 High 0 Low	X	R		
		D2	TCDD2	計時タイマデータ 32Hz	1 High 0 Low	X	R		
		D1	TCDD1	計時タイマデータ 64Hz	1 High 0 Low	X	R		
		D0	TCDD0	計時タイマデータ 128Hz	1 High 0 Low	X	R		
				reserved	-	-	-	-	読み出し時: 0
計時タイマ 秒レジスタ	0040154 (B)	D7-6	-	reserved	-	-	-	読み出し時: 0	
		D5	TCMD5	計時タイマ秒データ	0~59秒	X	R		
		D4	TCMD4	TCMD5 = MSB	X				
		D3	TCMD3	TCMD0 = LSB	X				
		D2	TCMD2	X					
		D1	TCMD1	X					
		D0	TCMD0	X					
				reserved	-	-	-		-
計時タイマ 分レジスタ	0040155 (B)	D7-6	-	reserved	-	-	-	読み出し時: 0	
		D5	TCHD5	計時タイマ分データ	0~59分	X	R/W		
		D4	TCHD4	TCHD5 = MSB	X				
		D3	TCHD3	TCHD0 = LSB	X				
		D2	TCHD2	X					
		D1	TCHD1	X					
		D0	TCHD0	X					
				reserved	-	-	-		-
計時タイマ 時間レジスタ	0040156 (B)	D7-5	-	reserved	-	-	-	読み出し時: 0	
		D4	TCDD4	計時タイマ時間データ	0~23時	X	R/W		
		D3	TCDD3	TCDD4 = MSB	X				
		D2	TCDD2	TCDD0 = LSB	X				
		D1	TCDD1	X					
		D0	TCDD0	X					
				reserved	-	-	-		-
計時タイマ 日(下位) レジスタ	0040157 (B)	D7	TCND7	計時タイマ日データ (下位8ビット) TCND0 = LSB	0~65535日 (下位8ビット)	X	R/W		
		D6	TCND6		X				
		D5	TCND5		X				
		D4	TCND4		X				
		D3	TCND3		X				
		D2	TCND2		X				
		D1	TCND1		X				
		D0	TCND0		X				
				reserved	-	-	-	-	読み出し時: 0
計時タイマ 日(上位) レジスタ	0040158 (B)	D7	TCND15	計時タイマ日データ (上位8ビット) TCND15 = MSB	0~65535日 (上位8ビット)	X	R/W		
		D6	TCND14		X				
		D5	TCND13		X				
		D4	TCND12		X				
		D3	TCND11		X				
		D2	TCND10		X				
		D1	TCND9		X				
		D0	TCND8		X				
				reserved	-	-	-	-	読み出し時: 0

III 周辺回路ブロック: 計時タイマ

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
計時タイマ 分比較レジスタ	0040159 (B)	D7-6	—	reserved	—	—	—	読み出し時: 0
		D5	TCCCH5	計時タイマ分比較データ	0~59分 (注)0~63を設定可能	X	R/W	
		D4	TCCCH4	TCCCH5 = MSB		X		
		D3	TCCCH3	TCCCH0 = LSB		X		
		D2	TCCCH2			X		
		D1	TCCCH1			X		
		D0	TCCCH0			X		
計時タイマ 時間比較 レジスタ	004015A (B)	D7-5	—	reserved	—	—	—	読み出し時: 0
		D4	TCCD4	計時タイマ時間比較データ	0~23時 (注)0~31を設定可能	X	R/W	
		D3	TCCD3	TCCD4 = MSB		X		
		D2	TCCD2	TCCD0 = LSB		X		
		D1	TCCD1			X		
		D0	TCCD0			X		
計時タイマ 日比較レジスタ	004015B (B)	D7-5	—	reserved	—	—	—	読み出し時: 0
		D4	TCCN4	計時タイマ日比較データ	0~31日	X	R/W	TCND[4:0]と比較
		D3	TCCN3	TCCN4 = MSB		X		
		D2	TCCN2	TCCN0 = LSB		X		
		D1	TCCN1			X		
		D0	TCCN0			X		
計時タイマ 割り込み プライオリティ レジスタ	004026B (B)	D7-3	—	reserved	—	—	—	1書き込み禁止
		D2	PCTM2	計時タイマ	0~7	X	R/W	
		D1	PCTM1	割り込みレベル		X		
		D0	PCTM0			X		
ポート入力4-7, 計時タイマ, A/D 割り込みイネー ブルレジスタ	0040277 (B)	D7-6	—	reserved	—	—	—	読み出し時: 0
		D5	EP7	ポート入力7	1 許可 0 禁止	0	R/W	
		D4	EP6	ポート入力6		0	R/W	
		D3	EP5	ポート入力5		0	R/W	
		D2	EP4	ポート入力4		0	R/W	
		D1	ECTM	計時タイマ		0	R/W	
		D0	EADE	A/D変換器		0	R/W	
ポート入力4-7, 計時タイマ, A/D 割り込み要因 フラグレジスタ	0040287 (B)	D7-6	—	reserved	—	—	—	読み出し時: 0
		D5	FP7	ポート入力7	1 要因発生 0 要因なし	X	R/W	
		D4	FP6	ポート入力6		X	R/W	
		D3	FP5	ポート入力5		X	R/W	
		D2	FP4	ポート入力4		X	R/W	
		D1	FCTM	計時タイマ		X	R/W	
		D0	FADE	A/D変換器		X	R/W	

TCRST: 計時タイマリセット(D1/0x40151<計時タイマRun/Stopレジスタ>)

計時タイマをリセットします。

"1"書き込み: 計時タイマリセット

"0"書き込み: 無効

読み出し: 常時"0"

計時タイマは、停止状態でTCRSTに"1"を書き込むことによってリセットされます。カウンタはすべて"0"にクリアされます。

計時タイマがRUN状態ではリセットされません。また、計時タイマRun/Stopレジスタ(0x40151)に対する1回の書き込みで計時タイマのリセットとRUNを同時に実行することはできません(計時タイマはスタートしますが、リセットされません)。この場合は、先に計時タイマをリセットし、別の命令で計時タイマをRUNさせてください。

計時タイマのリセットによってカウンタがクリアされる際、設定によっては割り込みが発生することがあります。したがって、計時タイマをリセットする場合は、先に計時タイマ割り込みを禁止し、計時タイマをリセット後に割り込み要因フラグ、割り込み要因発生フラグおよびアラーム要因発生フラグをリセットしてください。

"0"の書き込みはノーオペレーションとなります。TCRSTは書き込み専用のため、読み出し時は常時"0"となります。

計時タイマはイニシャルリセットによってリセットされません。

TCRUN: 計時タイマRUN/STOP制御(D0/0x40151<計時タイマRun/Stopレジスタ>)

計時タイマのRUN/STOPを制御します。

"1"書き込み: RUN

"0"書き込み: STOP

読み出し: 可能

計時タイマはTCRUNに"1"を書き込むことによってカウントを開始し、"0"の書き込みにより停止します。STOP状態でもタイマのデータは保持されます。また、STOP状態からRUN状態にすることによって、保持していたデータから継続してカウントを進めることができます。

イニシャルリセット時、TCRUNは初期化されません。

TCDD7-TCDD0: 1~128Hzカウンタデータ(D[7:0]/0x40153<計時タイマ分周レジスタ>)

TCMD5-TCMD0: 秒カウンタデータ(D[5:0]/0x40154<計時タイマ秒レジスタ>)

TCHD5-TCHD0: 分カウンタデータ(D[5:0]/0x40155<計時タイマ分レジスタ>)

TCDD4-TCDD0: 時間カウンタデータ(D[4:0]/0x40156<計時タイマ時間レジスタ>)

**TCND15-TCND0: 日カウンタデータ(上位8ビット: D[7:0]/0x40158<計時タイマ日(上位)レジスタ>
下位8ビット: D[7:0]/0x40157<計時タイマ日(下位)レジスタ>)**

各カウンタのデータが読み出せます。

分・時間・日カウンタにはデータを書き込むこともできます。

1~128Hzカウンタと秒カウンタは読み出し専用のため、書き込み動作は無効となります。

秒・分・時間カウンタデータの各アドレス内の上位未使用ビットは、読み出し時は常時"0"となります。

イニシャルリセット時、カウンタデータは初期化されません。

TCCH5-TCCH0: 分比較データ(D[5:0]/0x40159<計時タイマ分比較レジスタ>)

TCCD4-TCCD0: 時間比較データ(D[4:0]/0x4015A<計時タイマ時間比較レジスタ>)

TCCN4-TCCN0: 日比較データ(D[4:0]/0x4015B<計時タイマ日比較レジスタ>)

アラーム発生日時を設定します。

TCASEで選択したアラーム要因に対応する比較データレジスタがカウンタデータと比較され、データが一致するとアラーム割り込み要求を発生します。

日比較データは日カウンタの下位5ビットと比較されます。

各レジスタは読み出しも可能です。

イニシャルリセット時、これらのデータは初期化されません。

TCISE2-TCISE0: 割り込み要因選択(D[7:5]/0x40152<計時タイマ割り込み制御レジスタ>)

計時タイマ割り込みを発生させる要因を選択します。

表7.6 割り込み要因の選択

TCISE2	TCISE1	TCISE0	割り込み要因
1	1	1	選択なし
1	1	0	1日
1	0	1	1時間
1	0	0	1分
0	1	1	1Hz
0	1	0	2Hz
0	0	1	8Hz
0	0	0	32Hz

計時タイマ割り込みが許可されている場合、選択した信号の立ち下がりエッジで周期的に割り込みが発生します。これらの要因による割り込みを使用しない場合は、TCISEに"111"を設定してください。

イニシャルリセット時、TCISEは初期化されません。

TCASE2–TCASE0: アラーム要因選択(D[4:2]/0x40152<計時タイマ割り込み制御レジスタ>)

アラーム要因を選択します。

表7.7 アラーム要因の選択

TCASE2	TCASE1	TCASE0	アラーム要因
X	X	1	分アラーム
X	1	X	時間アラーム
1	X	X	日アラーム
0	0	0	選択なし

TCASE2、TCASE1、TCASE0はそれぞれ日アラーム、時間アラーム、分アラームを選択するビットで、複数のアラーム要因を選択することができます。"1"を書き込むとそのアラーム要因に対応する比較データレジスタの内容がカウンタと比較されます。選択したすべてのアラーム要因の比較データがカウンタデータと一致すると、アラーム割り込み要求を発生します。"0"を書き込んだアラーム要因に対応する比較データレジスタはカウンタデータとは比較されません。

イニシャルリセット時、TCASEは初期化されません。

TCIF: 割り込み要因発生フラグ(D1/0x40152<計時タイマ割り込み制御レジスタ>)

割り込み要因の発生を示します。

"1"読み出し: 要因発生

"0"読み出し: 要因なし

"1"書き込み: フラグをリセット

"0"書き込み: 無効

TCIFはTCISEで選択した割り込み要因が発生すると"1"にセットされます。計時タイマ割り込みは1系統のため、アラーム要因による割り込みとの切り分けに使用してください。

TCIFは"1"にセットされると、"1"を書き込むまでリセットされません。

イニシャルリセット時、TCIFは初期化されません。

なお、割り込みはこのビットの状態("0"または"1")にかかわらず発生します。

TCAF: アラーム要因発生フラグ(D0/0x40152<計時タイマ割り込み制御レジスタ>)

アラーム要因の発生を示します。

"1"読み出し: 要因発生

"0"読み出し: 要因なし

"1"書き込み: フラグをリセット

"0"書き込み: 無効

TCAFはTCASEで選択したすべてのアラーム要因が発生すると"1"にセットされます。計時タイマ割り込みは1系統のため、他の割り込み要因による割り込みとの切り分けに使用してください。

TCAFは"1"にセットされると、"1"を書き込むまでリセットされません。

イニシャルリセット時、TCAFは初期化されません。

なお、アラームはこのビットの状態("0"または"1")にかかわらず発生します。

PCTM2–PCTM0: 計時タイマ割り込みレベル(D[2:0]/0x4026B<計時タイマ割り込みプライオリティレジスタ>)

計時タイマ割り込みの優先レベルを0～7の範囲で設定します。

イニシャルリセット時、PCTMは不定となります。

ECTM: 計時タイマ割り込みイネーブル

(D1/0x40277<ポート入力4-7, 計時タイマ, A/D割り込みイネーブルレジスタ >)

CPUに対する割り込みの発生を許可または禁止します。

- "1"書き込み: 割り込み許可
- "0"書き込み: 割り込み禁止
- 読み出し: 可能

ECTMは計時タイマ割り込みを制御する割り込みイネーブルビットで、"1"に設定すると割り込みが許可され、"0"に設定すると割り込みが禁止されます。

イニシャルリセット時、ECTMは"0"(割り込み禁止)に設定されます。

FCTM: 計時タイマ割り込み要因フラグ

(D1/0x40287<ポート入力4-7, 計時タイマ, A/D割り込み要因フラグレジスタ >)

計時タイマの割り込み要因の発生状態を示します。

- 読み出し時
 - "1"読み出し: 割り込み要因あり
 - "0"読み出し: 割り込み要因なし
- リセットオンリー方式書き込み時 (デフォルト)
 - "1"書き込み: 要因フラグをリセット
 - "0"書き込み: 無効
- リード/ライト方式書き込み時
 - "1"書き込み: 要因フラグをセット
 - "0"書き込み: 要因フラグをリセット

FCTMは計時タイマの割り込み要因フラグで、選択した割り込み要因またはアラーム要因が発生すると"1"にセットされます。

このとき、以下の条件が成立していれば、CPUに対し割り込みが発生します。

1. 対応する割り込みイネーブルレジスタのビットが"1"に設定されている。
2. 他の割り込み優先レベルの高い割り込み要求が発生していない。
3. PSRのIEビットが"1"(割り込み許可)に設定されている。
4. 対応する割り込みプライオリティレジスタがCPUの割り込みレベル(IL)より高いレベルに設定されている。

割り込み要因フラグは割り込みイネーブルレジスタや割り込みプライオリティレジスタの設定にかかわらず、割り込み要因の発生により"1"にセットされます。

割り込み発生後、次の割り込みを受け付けるには、割り込み要因フラグのリセットとPSRの再設定(割り込みプライオリティレジスタが示すレベルより低いレベルをILに設定しIEビットを"1"にセットするか、reti命令を実行する)が必要です。

割り込み要因フラグはソフトウェアによる書き込みによってのみリセットされます。割り込み要因フラグをリセットせずにPSRを割り込み受け付け可能な状態に再設定(reti命令の実行も含む)すると、再度同じ割り込みが発生しますので注意してください。また、リセットのための書き込み値はリセットオンリー方式(RSTONLY = "1")の場合が"1"、リード/ライト方式(RSTONLY = "0")の場合が"0"となりますので注意してください。

イニシャルリセット時、FCTMフラグは不定となりますので、必ずソフトウェアでリセットしてください。

プログラミング上の注意事項

- (1) 計時タイマの原振となる低速(OSC1)発振回路は動作を開始してから発振が安定するまでに3秒程度の時間を要します。したがって、電源投入時などは発振が安定するのを待ってから計時タイマをスタートさせてください。
- (2) イニシャルリセット時、計時タイマのカウンタデータ、アラーム設定内容およびRUN/STOPを含む制御ビットは初期化されません。電源投入後は必ずソフトウェアで初期化してください。
- (3) 計時タイマリセットビットTCRSTと計時タイマRUN/STOP制御ビットTCRUNは、同一アドレスの計時タイマRun/Stopレジスタ(0x40151)に割り付けられています。ただし、両方に"1"を書き込んでリセットと計時タイマのRUNを同時に行うことはできません。この場合、リセットは無効となり、その時点のカウンタ値からのカウントアップとなります。リセットは必ずTCRUNが"0"(計時タイマが停止)の状態で行ってください。
- (4) 計時タイマのリセットによってカウンタがクリアされる際、設定によっては割り込みが発生することがあります。したがって、計時タイマをリセットする場合は、先に計時タイマ割り込みを禁止し、計時タイマをリセット後に割り込み要因フラグ、割り込み要因発生フラグおよびアラーム要因発生フラグをリセットしてください。
- (5) 不要な割り込みの発生を防止するため、割り込み要因およびアラーム要因の選択は、計時タイマの割り込みを禁止した状態で行ってください。また、その後で割り込みを許可する前に、各要因発生フラグと割り込み要因フラグをリセットしてください。
- (6) イニシャルリセット後、割り込み要因フラグ(FCTM)は不定となります。不要な割り込みの発生を防止するため、必ずプログラムでリセットしてください。
- (7) 割り込み発生後は、同じ要因による割り込みの再発生を防止するため、PSRを再設定またはreti命令を実行する前に必ず割り込み要因フラグ(FCTM)をリセットしてください。

III-8 シリアルインタフェース

シリアルインタフェースの構成

シリアルインタフェースの特長

C33周辺回路ブロックは以下の特徴を持つシリアルインタフェースを2チャンネル(Ch.0、Ch.1)内蔵しています。2チャンネルとも同機能です。

- 転送方式としてクロック同期式モードまたは調歩同期式モードを選択可能
 - クロック同期式モード
 - データ長: 8ビット固定(スタート/ストップ/パリティビットなし)
 - 受信エラー: オーバーランエラーを検出
 - 調歩同期式モード
 - データ長: 7ビットまたは8ビットを選択可能
 - 受信エラー: オーバーランエラー、フレーミングエラー、パリティエラーを検出
 - スタートビット: 1ビット固定
 - ストップビット: 1ビットまたは2ビットを選択可能
 - パリティビット: 偶数、奇数、または なしを選択可能
 - 受信部と送信部が独立しているため、全二重通信が可能
- IrDAインタフェースに対応
- 内部クロックまたは外部クロック入力を選択可能
- ボーレート設定 プリスケアラの分周比、8ビットプログラマブルタイマの設定、または外部クロック(調歩同期式のみ)により、任意のボーレートを設定可能
- ダブルバッファ構造の受信部および送信部により、連続受信、連続送信が可能
- IDMA/HSDMAによるデータ転送が可能
- 3種類(送信データエンプティ、受信データフル、受信エラー)の割り込みを発生可能

図8.1にシリアルインタフェース(1チャンネル)の構成を示します。




図8.1 シリアルインタフェースの構成

注: Ch.0とCh.1は同一の構成で、同一の機能を持ちます。信号名や制御ビット名の後ろにはチャンネル番号を示す"0"または"1"が付いて区別されますが、説明は両チャンネルに共通なため、必要な部分以外は"0"と"1"を"x"に置き換えて記述します。

シリアルインタフェースの入出力端子

表8.1にシリアルインタフェースで使用する端子を示します。

表8.1 シリアルインタフェースの端子構成

端子名	I/O	機 能	機能選択ビット
P00/SIN0	I/O	入出力兼用ポート/シリアルIF Ch.0データ入力	CFP00(P0機能選択レジスタ0x402D0•D0)
P01/SOUT0	I/O	入出力兼用ポート/シリアルIF Ch.0データ出力	CFP01(P0機能選択レジスタ0x402D0•D1)
P02/#SCLK0	I/O	入出力兼用ポート/シリアルIF Ch.0クロック入出力	CFP02(P0機能選択レジスタ0x402D0•D2)
P03/#SRDY0	I/O	入出力兼用ポート/シリアルIF Ch.0レディ入出力	CFP03(P0機能選択レジスタ0x402D0•D3)
P04/SIN1/ #DMAACK2	I/O	入出力兼用ポート/シリアルIF Ch.1データ入力 /#DMAACK2信号出力	CFP04(P0機能選択レジスタ0x402D0•D4) CFEX4(ポート機能拡張レジスタ0x402DF•D4)
P05/SOUT1/ #DMAEND2	I/O	入出力兼用ポート/シリアルIF Ch.1データ出力 /#DMAEND2信号出力	CFP05(P0機能選択レジスタ0x402D0•D5) CFEX5(ポート機能拡張レジスタ0x402DF•D5)
P06/#SCLK1/ #DMAACK3	I/O	入出力兼用ポート/シリアルIF Ch.1クロック入出力 /#DMAACK3信号出力	CFP06(P0機能選択レジスタ0x402D0•D6) CFEX6(ポート機能拡張レジスタ0x402DF•D6)
P07/#SRDY1/ #DMAEND3	I/O	入出力兼用ポート/シリアルIF Ch.1レディ入出力 /#DMAEND3信号出力	CFP07(P0機能選択レジスタ0x402D0•D7) CFEX7(ポート機能拡張レジスタ0x402DF•D7)

■ SINx (シリアルデータ入力端子)

シリアルデータを入力します。転送モードにかかわらず共通です。

■ SOUTx (シリアルデータ出力端子)

シリアルデータを出力します。転送モードにかかわらず共通です。

■ #SCLKx (クロック入出力端子)

クロックを入出力します。

クロック同期式スレーブモードではクロック入力端子として、クロック同期式マスタモードではクロック出力端子として使用されます。

調歩同期式モードでは、外部クロックを使用する場合にクロック入力端子として使用されます。内部クロックを使用する場合はこの端子を使用しませんので、入出力兼用ポートとして使用することができます。

■ #SRDYx (レディ信号入出力端子)

クロック同期式モードで使用するレディ信号を入出力します。

クロック同期式スレーブモードではレディ信号出力端子として、クロック同期式マスタモードではレディ信号入力端子として使用されます。

調歩同期式モードではこの端子を使用しませんので、入出力兼用ポートとして使用することができます。

■ シリアルインタフェース入出力端子の設定方法

シリアルインタフェースで使用する端子はすべて入出力兼用ポート端子と共用されており、コールドスタート時にすべて入出力兼用ポート端子P0x(機能選択ビットCFP0x="0")として設定されます。シリアルインタフェースを使用する場合は、使用するチャンネルと転送モードに合わせ、使用する端子の機能選択ビットCFP0xに"1"を書き込んでください。

また、シリアルインタフェースCh.1で使用するP04～P07端子は、高速DMA Ch.2とCh.3の信号出力としても使用されます。シリアルインタフェースCh.1を使用する場合は、CFEX[7:4]を"0"(デフォルト)に固定してください。

ホットスタート時は、リセット前の設定状態を保持します。

転送モードの設定

シリアルインタフェースの転送モードは、シリアルI/F Ch.x制御レジスタ(Ch.0: 0x401E3、Ch.1: 0x401E8)のSMDx[1:0](D[1:0])によってチャンネル個別に表8.2のように設定できます。

表8.2 転送モード

SMDx1	SMDx0	転送モード
1	1	調歩同期式8ビットモード
1	0	調歩同期式7ビットモード
0	1	クロック同期式スレーブモード
0	0	クロック同期式マスタモード

イニシャルリセット時、SMDxは不定となりますので、必ずソフトウェアで初期化してください。

IrDAインタフェースを使用する場合は、調歩同期式7ビットモードまたは調歩同期式8ビットモードに設定してください。

入出力端子は転送モードにより構成が異なります。表8.3に各モードの端子構成を示します。

表8.3 転送モードによる端子設定

転送モード	SINx(P00/P04)	SOUTx(P01/P05)	#SCLKx(P02/P06)	#SRDYx(P03/P07)
調歩同期式8ビット	データ入力	データ出力	クロック入力/Pポート	Pポート
調歩同期式7ビット	データ入力	データ出力	クロック入力/Pポート	Pポート
クロック同期式スレーブ	データ入力	データ出力	クロック入力	レディ出力
クロック同期式マスタ	データ入力	データ出力	クロック出力	レディ入力

クロック同期式モードは4本すべてを使用します。

調歩同期式モードでは#SRDYxを使用しないため、P03(またはP07) は入出力兼用(P)ポートとして使用可能です。また、外部クロックを使用しない場合はP02(またはP06) も入出力兼用ポートとして使用可能です。

シリアルインタフェースに使用される入出力兼用ポートのI/O制御レジスタおよびデータレジスタは、リード/ライト可能な汎用レジスタとして使用することができます。

注: IrDAインタフェースを設定するためにシリアルI/F IrDAレジスタ(Ch.0: 0x401E4、Ch.1: 0x401E9)にIRMDx[1:0](D[1:0])が設けられています。このビットはイニシャルリセット時に不定となりますので、通常のインタフェースとして使用する場合は"00"を、IrDAインタフェースとして使用する場合は"10"を書き込んで初期化してください。

クロック同期式インタフェース

クロック同期式インタフェースの概要

クロック同期式転送は8ビットデータを送信側、受信側に共通のクロックに同期させて転送する方式です。送信部、受信部ともにダブルバッファ構造になっているため、連続送信および連続受信が可能です。クロックラインが送受信で共用されるため、半二重通信となります。

■ マスタモードとスレーブモード

シリアルI/F Ch.x制御レジスタ(Ch.0: 0x401E3、Ch.1: 0x401E8)のSMDx[1:0](D[1:0])によってクロック同期式マスタモードまたはクロック同期式スレーブモードが選択できます。

クロック同期式マスタモード (SMDx[1:0] = "00")

本モードでは、内蔵シフトレジスタの同期クロックとして内部クロックを使用する、本シリアルインタフェースをマスタとしたクロック同期式8ビットシリアル転送が行えます。

同期クロックは#SCLKx端子から出力され、外部(スレーブ側)のシリアル入出力デバイスを制御することができます。また、#SRDYx端子には外部シリアル入出力デバイスの送受信レディ状態(Lowで送受信レディ)を示す信号を入力します。

クロック同期式スレーブモード (SMDx[1:0] = "01")

本モードでは、外部(マスタ側)のシリアル入出力デバイスから供給される同期クロックを使用する、本シリアルインタフェースをスレーブとしたクロック同期式8ビットシリアル転送が行えます。

同期クロックは#SCLKx端子より入力し、本シリアルインタフェースの同期クロックとして使用します。また、本シリアルインタフェースの送受信レディ状態を示す#SRDYx信号が#SRDYx端子から出力されます。

図8.2にクロック同期式モードにおける入出力端子の接続例を示します。




図8.2 クロック同期式マスタモードの接続例

■ クロック同期式転送データフォーマット

クロック同期式転送では、データフォーマットが次のとおり固定です。

データ長: 8ビット
 スタートビット: なし
 ストップビット: なし
 パリティビット: なし




図8.3 クロック同期式転送データフォーマット

シリアルデータはLSBを先頭として送受信されます。

クロック同期式インタフェースの設定

シリアルインタフェースでクロック同期式転送を行う場合は、データ転送開始前に以下の設定が必要です。

1. 入出力端子の設定
2. インタフェースモードの設定
3. 転送モードの設定
4. 入力クロックの設定
5. 割り込み/IDMA/HSDMAの設定

以下、各設定内容について説明します。割り込みとDMAの設定については"シリアルインタフェース割り込みとDMA"を参照してください。

注: これらの設定は、必ずシリアルインタフェースが動作停止中に(TXENxおよびRXENxを"0"に設定して)行ってください。動作中の設定変更は誤動作の原因となります。

■ 入出力端子の設定

クロック同期式モードでは、SINx、SOUTx、#SCLKx、#SRDYxの4本の端子をすべて使用します。Ch.0を使用する場合はP0機能選択レジスタ(0x402D0)のCFP0[3:0](D[3:0])を"1111"、Ch.1を使用する場合はCFP0[7:4](D[7:4])を"1111"に設定してください(両チャンネルを使用することも可能)。

■ インタフェースモード設定

インタフェースモード(通常のインタフェースまたはIrDAインタフェース)を設定するシリアルI/F Ch.x IrDAレジスタ(Ch.0: 0x401E4、Ch.1: 0x401E9)のIRMDx[1:0](D[1:0])に"00"を書き込み、通常のインタフェースを選択します。IRMDxはイニシャルリセット時に不定となりますので、初期化する必要があります。

■ 転送モード設定

前述のとおり、シリアルインタフェースの転送モードをSMDxで設定します。

本インタフェースをクロック同期式転送のマスタとして使用する場合はSMDx[1:0]を"00"に、スレーブとして使用する場合は"01"に設定してください。

■ 入力クロックの設定

・ クロック同期式マスタモード

クロック同期式マスタモードは内部発生したクロックで動作します。各チャンネルのクロック源は次のとおりです。

Ch.0: 8ビットプログラマブルタイマ2の出力クロック

Ch.1: 8ビットプログラマブルタイマ3の出力クロック

したがって、クロック同期式マスタモードでシリアルインタフェースを使用するには、以下の条件が満たされている必要があります。

1. プリスケーラが8ビットプログラマブルタイマ2(3)にクロックを出力している
2. 8ビットプログラマブルタイマ2(3)がクロックを出力している

プリスケーラの分周比および8ビットプログラマブルタイマのリロードデータの設定により、クロック周波数を任意に設定可能です。これらの設定内容と転送速度の関係は式1で表されます。

8ビットプログラマブルタイマは、シリアルインタフェースに供給するクロックのデューティを50%にするため、内部的にアンダーフロー信号をさらに1/2に分周しています。式1はこの1/2分周を考慮しています。

$$RLD = \frac{f_{PSCIN} \times pdr}{2 \times bps} - 1 \quad (\text{式1})$$

RLD: 8ビットプログラマブルタイマのリロードレジスタ設定値

fPSCIN: プリスケーラ入力クロック周波数(Hz)

bps: 転送速度(ビット/秒)

pdr: プリスケーラの分周比

注: プリスケアラで選択する分周比は8ビットプログラマブルタイマ2と3では異なりますので、設定の際には注意してください。

8ビットプログラマブルタイマ2: 1/2, 1/4, 1/8, 1/16, 1/32, 1/64, 1/2048, 1/4096

8ビットプログラマブルタイマ3: 1/2, 1/4, 1/8, 1/16, 1/32, 1/64, 1/128, 1/256

プリスケアラと8ビットプログラマブルタイマの制御方法については、"プリスケアラ"、"8ビットプログラマブルタイマ"を参照してください。

シリアルインタフェースの制御レジスタの中に、調歩同期式モードのクロック源を選択するSSCKxビットがあります。このビットはクロック同期式モードのクロックには影響を与えませんが、インシャルリセット時に不定となるため、クロック同期式マスタモードで使用する場合でも"0"(内部クロック)を書き込んで初期化してください。

- **クロック同期式スレーブモード**

クロック同期式スレーブモードは外部マスタが出力するクロックで動作します。クロックは#SCLK端子から入力します。

したがって、プリスケアラや8ビットプログラマブルタイマの制御は必要ありません。

SSCKxビットは"1"(#SCLKx)を書き込んで初期化してください。

クロック同期式転送の制御と動作

■ 送信制御

(1) 送信許可

送信の制御には、送信許可ビットTXENxを使用します。

Ch.0送信許可: TXEN0 (シリアルI/F Ch.0制御レジスタ0x401E3•D7)

Ch.1送信許可: TXEN1 (シリアルI/F Ch.1制御レジスタ0x401E8•D7)

このビットに"1"を書き込んで送信を許可状態にすると、シフトレジスタへのクロック入力がいネーブル(入力可能な状態)となり、データの送信が行える状態となります。#SCLKx端子の同期クロック入出力もいネーブル(入出力可能な状態)となります。

TXENxに"0"を書き込むと送信禁止状態に戻ります。

なお、P0ポートの機能選択レジスタをシリアル入出力用に設定した後、#SRDY、#SCLKは以下のタイミングで入力/出力が切り換わります。

#SRDY: スレーブモードに設定→P03(P07)が出力モードに切り換わります。

上記以外→P03(P07)は入力モード

#SCLK: マスタモードに設定→P02(P06)が出力モードに切り換わります。

上記以外→P02(P06)は入力モード

注: クロック同期式転送は送受信で共通のクロックラインを使用する半二重通信です。したがって、TXENxと受信許可ビットRXENxを同時に許可に設定することはできません。送信を行う場合はRXENxを"0"に固定し、変更しないでください。
また、送信中はTXENxを"0"に設定しないでください。

(2) 送信手順

本シリアルインタフェースには、送信用シフトレジスタと送信データレジスタ(送信データバッファ)が受信用とは独立して設けられています。

Ch.0送信データ: TXD0[7:0] (シリアルI/F Ch.0送信データレジスタ0x401E0•D[7:0])

Ch.1送信データ: TXD1[7:0] (シリアルI/F Ch.1送信データレジスタ0x401E5•D[7:0])

また、送信データレジスタの状態を示すステータスビットも設けられています。

Ch.0送信データバッファエンプティ: TDBE0 (シリアルI/F Ch.0ステータスレジスタ0x401E2•D1)

Ch.1送信データバッファエンプティ: TDBE1 (シリアルI/F Ch.1ステータスレジスタ0x401E7•D1)

このビットは送信データレジスタにデータを書き込むと"0"となり、そのデータがシフトレジスタに転送されると"1"(バッファエンプティ)に戻ります。

送信データレジスタにデータを書き込むことにより、シリアルインタフェースは送信動作を開始します。

送信状態は、送信終了フラグ(TENDx)で確認できます。

Ch.0送信終了フラグ: TEND0 (シリアルI/F Ch.0ステータスレジスタ0x401E2•D5)

Ch.1送信終了フラグ: TEND1 (シリアルI/F Ch.1ステータスレジスタ0x401E7•D5)

このビットはデータ送信中に"1"となり、送信を終了すると"0"に戻ります。

クロック同期式転送で連続してデータを送信する場合、マスタモード時は全データを送信するまで"1"を保持し(図8.4)、スレーブモード時は1バイト送信するごとに"0"となります(図8.5)。

マスタモード、スレーブモードそれぞれの送信動作は以下のとおりです。

・ クロック同期式マスタモード

マスタモードが送信動作を開始するタイミングは次のとおりです。

TDBExが"0"(送信データレジスタにデータが書き込まれている)の状態、#SRDYがLowになった場合または

#SRDYがLowの状態、TDBExが"0"になった(送信データレジスタにデータが書き込まれた)場合

図8.4にクロック同期式マスタモードの送信タイミングチャートを示します。




図8.4 クロック同期式マスターモードの送信タイミング

1. スレーブからの#SRDYx信号がHighの場合はLow(受信レディ)になるまで待機します。
2. #SRDYxがLowの場合はシリアルインタフェースへの同期クロックの入力を開始します。
同期クロックは#SCLKx端子からスレーブ側のデバイスにも出力されます。
3. クロックの最初の立ち下がりエッジに同期してデータレジスタの内容がシフトレジスタに転送されます。同時に、シフトレジスタに転送されたデータのLSBがSOUTx端子から出力されます。
4. 続くクロックの立ち下がりエッジでシフトレジスタのデータが1ビットシフトし、続くビットをSOUTxから出力します。8ビットのデータが送信されるまで、この動作を繰り返します。

スレーブ側のデバイスは、各ビットを同期クロックの立ち上がりエッジで取り込んでください。

・ クロック同期式スレーブモード

図8.5にクロック同期式スレーブモードの送信タイミングチャートを示します。




図8.5 クロック同期式スレーブモードの送信タイミング

1. #SRDYx信号をLow(送信レディ)にしてマスタ側からのクロック入力を待ちます。
2. 同期クロックが#SCLKx端子から入力されると、クロックの最初の立ち下がりエッジに同期してデータレジスタの内容がシフトレジスタに転送されます。同時に、シフトレジスタに転送されたデータのLSBがSOUTx端子から出力されます。
#SRDYx信号はこの時点でHighに戻ります。
3. 続くクロックの立ち下がりエッジでシフトレジスタのデータが1ビットシフトし、続くビットをSOUTxから出力します。8ビットのデータが送信されるまで、この動作を繰り返します。
4. 最後のビット(8ビット目)をSOUTx端子に出力したところで、#SRDYx信号をLowにします。

マスタ側のデバイスは、各ビットを同期クロックの立ち上がりエッジで取り込んでください。

• 連続送信

送信データレジスタのデータがシフトレジスタに転送されるとTDBExは"1"(バッファEMPTY)に戻ります。これ以降であれば、データの送信中であっても、送信データレジスタに次の送信データを書き込むことが可能です。

これにより、データの連続送信が行えます。各データの送信手順は前述のとおりです。

TDBExが"1"になると同時に送信データEMPTY割り込み要因が発生します割り込みコントローラの設定によって割り込みを発生させることができますので、割り込み処理ルーチンで次の送信データを書き込むことができます。また、この割り込み要因でDMAを起動することもできますので、メモリ上に用意したデータを送信データレジスタにDMA転送して連続送信することも可能です。

割り込みとDMAの制御方法については、"シリアルインタフェース割り込みとDMA"を参照してください。

(3) 送信の終了

データの送信が終了した場合は、送信許可ビットTXENxに"0"を書き込んで送信禁止に設定してください。

■ 受信制御

(1) 受信許可

受信の制御には、受信許可ビットRXENxを使用します。

Ch.0受信許可: RXEN0 (シリアルI/F Ch.0制御レジスタ0x401E3•D6)

Ch.1受信許可: RXEN1 (シリアルI/F Ch.1制御レジスタ0x401E8•D6)

このビットに"1"を書き込んで受信を許可状態にすると、シフトレジスタへのクロック入力がいネーブル(入力可能な状態)となり、データの受信動作を開始します。#SCLKx端子の同期クロック入出力もいネーブル(入出力可能な状態)となります。

RXENxに"0"を書き込むと受信禁止状態に戻ります。

なお、P0ポートの機能選択レジスタをシリアル入出力用に設定した後、#SRDY、#SCLKは以下のタイミングで入力/出力が切り換わります。

#SRDY: スレーブモードに設定→P03(P07)が出力モードに切り換わります。

上記以外→P03(P07)は入力モード

#SCLK: マスタモードに設定→P02(P06)が出力モードに切り換わります。

上記以外→P02(P06)は入力モード

注: クロック同期式転送は送受信で共通のクロックラインを使用する半二重通信です。したがって、RXENxと送信許可ビットTXENxを同時に許可に設定することはできません。受信を行う場合はTXENxを"0"に固定し、変更しないでください。
また、受信中はRXENxを"0"に設定しないでください。

(2) 受信手順

本シリアルインタフェースには、受信用シフトレジスタと受信データレジスタ(受信データバッファ)が送信用とは独立して設けられています。

Ch.0受信データ: RXD0[7:0] (シリアルI/F Ch.0受信データレジスタ0x401E1•D[7:0])

Ch.1受信データ: RXD1[7:0] (シリアルI/F Ch.1受信データレジスタ0x401E6•D[7:0])

受信データはこのレジスタから読み出すことができます。

また、受信データレジスタの状態を示すステータスビットが設けられています。

Ch.0受信データバッファフル: RDBF0 (シリアルI/F Ch.0ステータスレジスタ0x401E2•D0)

Ch.1受信データバッファフル: RDBF1 (シリアルI/F Ch.1ステータスレジスタ0x401E7•D0)

このビットはシリアルデータのMSBを受信してシフトレジスタのデータが受信データレジスタに転送されると"1"(バッファフル)となり、受信データが読み出せることを示します。そのデータが読み出されると"0"に戻ります。

マスタモード、スレーブモードそれぞれの受信動作は以下のとおりです。

・ クロック同期式マスタモード

図8.6にクロック同期式マスタモードの受信タイミングチャートを示します。




図8.6 クロック同期式マスタモードの受信タイミング

1. スレーブからの#SRDYx信号がHighの場合はLow(送信レディ)になるまで待機します。
2. #SRDYxがLowの場合はシリアルインタフェースへの同期クロックの入力を開始します。
同期クロックは#SCLKx端子からスレーブ側のデバイスにも出力されます。
3. スレーブ側のデバイスはクロックの立ち下がりエッジに同期してデータの各ビットを出力します。
LSBを最初に出力します。
4. 本シリアルインタフェースは、SINの入力をクロックの立ち上がりエッジでシフトレジスタに取り込みます。シフトレジスタはビットの取り込みにより順次シフトされます。データのMSBを受信するまで、この動作を繰り返します。
5. MSBが取り込まれると、シフトレジスタのデータは受信データレジスタに転送され、データが読み出せる状態となります。

・ クロック同期式スレーブモード

図8.7にクロック同期式スレーブモードの受信タイミングチャートを示します。




図8.7 クロック同期式スレーブモードの受信タイミング

1. #SRDYx信号をLow(受信レディ)にしてマスタ側からのクロック入力を待ちます。
2. マスタ側のデバイスはクロックの立ち下がりエッジに同期してデータの各ビットを出力します。
LSBを最初に出力します。
3. 本シリアルインタフェースは、SINの入力を#SCLKxから入力したクロックの立ち上がりエッジでシフトレジスタに取り込みます。シフトレジスタはビットの取り込みにより順次シフトされます。データのMSBを受信するまで、この動作を繰り返します。
4. MSBが取り込まれると、シフトレジスタのデータは受信データレジスタに転送され、データが読み出せる状態となります。

• 連続受信

シフトレジスタに受信したデータが受信データレジスタに転送されると、RDBFxが"1"(バッファフル)となり受信データが読み出せることを示します。

次のデータの受信中に受信データレジスタを読み出すことができますので、データの連続受信が行えます。各データの受信手順は前述のとおりです。

RDBFxが"1"になると同時に受信データフル割り込み要因が発生します。割り込みコントローラの設定によって割り込みを発生させることができますので、割り込み処理ルーチンで受信データを読み出すことができます。また、この割り込み要因でDMAを起動することもできますので、メモリ上に用意した領域に受信データをDMA転送して連続受信することも可能です。

割り込みとDMAの制御方法については、"シリアルインタフェース割り込みとDMA"を参照してください。

(3) オーバーランエラー

連続受信を行っている場合、受信データレジスタを読み出す前に次のデータの受信を終了すると受信データレジスタは新たなデータで上書きされます。したがって、受信データレジスタは次のデータの受信が終了する前に読み出す必要があります。

受信データレジスタが上書きされるとオーバーランエラーが発生し、オーバーランエラーフラグが"1"にセットされます。

Ch.0オーバーランエラーフラグ: OER0 (シリアルI/F Ch.0ステータスレジスタ0x401E2•D2)

Ch.1オーバーランエラーフラグ: OER1 (シリアルI/F Ch.1ステータスレジスタ0x401E7•D2)

オーバーランエラーフラグは、"1"にセットされるとソフトウェアで"0"を書き込むまでリセットされません。

オーバーランエラーはシリアルインタフェースの受信エラー割り込み要因のひとつです。割り込みコントローラの設定によって割り込みを発生させることができますので、割り込み処理ルーチンでエラー処理が行えます。

(4) スレーブモードの#SRDYx

RXENxに"1"を書き込んで受信を許可すると#SRDYx信号はLowとなり、受信可能であることをマスタ側のデバイスに知らせます。シリアルデータのLSBを受信すると#SRDYxはHighとなり、MSBを受信すると次の受信に備えてLowに戻ります。

オーバーランエラーが発生した場合は、その時点で#SRDYxがHigh(受信不可)となりますので、続くデータ受信は中断します。この場合、受信データレジスタに上書きされたデータを読み出すことで#SRDYxがLowに戻り、続くデータがあれば受信を再開します。

(5) 受信の終了

データの受信が終了した場合は、受信許可ビットRXENxに"0"を書き込んで受信禁止に設定してください。

調歩同期式インタフェース

調歩同期式インタフェースの概要

調歩同期式転送は、シリアル変換した各データの前後にスタートビットとストップビットを付加して転送を行う方式です。この方式では、送信側、受信側それぞれで完全に同期の一致したクロックを用いる必要はなく、各データの前後に付けられたスタート/ストップビットで同期をとりながら転送を行います。

調歩同期式8ビットモード(SMDx[1:0] = "11")では8ビットデータの転送、調歩同期式7ビットモード

(SMDx[1:0] = "10")では7ビットデータの転送が行えます。

どちらのモードも、ストップビット長の選択、パリティビットの追加、偶数/奇数パリティの選択が可能です。スタートビットは1ビットに固定です。

動作クロックには、8ビットプログラマブルタイマによる内部クロック、または#SCLKx端子から入力する外部クロックのいずれかを選択することができます。

送信部、受信部ともにダブルバッファ構造になっているため、連続送信および連続受信が可能です。また、送信部、受信部が独立しているため、送信と受信を同時に行う全二重通信が可能です。

図8.8に調歩同期式モードにおける入出力端子の接続例を示します。




図8.8 調歩同期式モードの接続例

調歩同期式モードに設定すると、IrDAインタフェース機能を使用することもできます。

■ 調歩同期式転送データフォーマット


調歩同期式転送のデータフォーマットは以下のとおりです。

データ長: 7ビットまたは8ビット (転送モードの選択により決定)

スタートビット: 1ビット固定

ストップビット: 1ビットまたは2ビット

パリティビット: 偶数パリティ、奇数パリティ、または なし



s1: スタートビット, s2 & s3: ストップビット, p: パリティビット

図8.9 調歩同期式転送データフォーマット

シリアルデータはLSBを先頭として送受信されます。

調歩同期式インタフェースの設定

シリアルインタフェースで調歩同期式転送を行う場合は、データ転送開始前に以下の設定が必要です。

1. 入出力端子の設定
2. インタフェースモードの設定
3. 転送モードの設定
4. 入力クロックの設定
5. データフォーマットの設定
6. 割り込み/DMA/HSDMAの設定

以下、各設定内容について説明します。割り込みとDMAの設定については"シリアルインタフェース割り込みとDMA"を参照してください。

注: これらの設定は、必ずシリアルインタフェースが動作停止中に(TXENxおよびRXENxを"0"に設定して)行ってください。動作中の設定変更は誤動作の原因となります。

■ 入出力端子の設定

調歩同期式モードでは、SINxおよびSOUTxの2本の端子を使用します。外部クロックを入力する場合は、さらに#SCLKx端子も使用します。

使用する端子に合わせ、P0機能選択レジスタ(0x402D0)のCFP0[7:0](D[7:0])を設定してください(両チャンネルを使用することも可能)。#SRDYx端子は使用しませんので、P03またはP07は入出力兼用ポートとして使用可能です。内部クロックで動作させる場合は、P03またはP06も入出力兼用ポートとして使用可能です。

■ インタフェースモード設定

IrDAインタフェースを設定するために、シリアルI/F Ch.x IrDAレジスタ(Ch.0: 0x401E4、Ch.1: 0x401E9)にIRMDx[1:0](D[1:0])が設けられています。このビットはイニシャルリセット時に不定となりますので、通常のインタフェースとして使用する場合は"00"を、IrDAインタフェースとして使用する場合は"10"を書き込んで初期化してください。この設定は転送モードを設定する前に行ってください。

■ 転送モード設定

前述のとおり、シリアルインタフェースの転送モードをSMDxで設定します。

本インタフェースを調歩同期式8ビットモードで使用する場合はSMDx[1:0]を"11"に、調歩同期式7ビットモードで使用する場合は"10"に設定してください。

■ 入力クロックの設定

調歩同期式モードでは、動作クロックとして内部クロックまたは外部クロックが選択できます。

Ch.0入力クロック選択: SSCK0(シリアルI/F Ch.0制御レジスタ0x401E3•D2)

Ch.1入力クロック選択: SSCK1(シリアルI/F Ch.0制御レジスタ0x401E8•D2)

SSCKxに"1"を書き込むと外部クロック(#SCLKx端子より入力)、“0”を書き込むと内部クロックが選択されます。

注: SSCKxはイニシャルリセット時に不定となります。必ずソフトウェアで初期化してください。

・ 内部クロック

内部クロックを選択すると、8ビットプログラマブルタイマで発生したクロックで動作します。各チャンネルのクロック源は次のとおりです。

Ch.0: 8ビットプログラマブルタイマ2の出力クロック

Ch.1: 8ビットプログラマブルタイマ3の出力クロック

したがって、内部クロックを使用する場合は、以下の条件が満たされている必要があります。

1. プリスケーラが8ビットプログラマブルタイマ2(3)にクロックを出力している
2. 8ビットプログラマブルタイマ2(3)がクロックを出力している

III 周辺回路ブロック: シリアルインタフェース

プリスケアラの分周比および8ビットプログラマブルタイマのリロードデータの設定により、クロック周波数を任意に設定可能です。これらの設定内容と転送速度の関係は式2で表されます。

8ビットプログラマブルタイマは、シリアルインタフェースに供給するクロックのデューティを50%にするため、内部的にアンダーフロー信号をさらに1/2に分周しています。

また、8ビットプログラマブルタイマの出力クロックはシリアルインタフェース内部で1/16または1/8に分周され、サンプリングクロックとなります("サンプリングクロック"参照)。転送速度を設定する際には、この分周比も考慮する必要があります。

式2はこれらの分周も考慮しています。

$$RLD = \frac{f_{PSCIN} \times pdr \times sdr}{2 \times bps} - 1 \quad (式2)$$

RLD: 8ビットプログラマブルタイマのリロードレジスタ設定値

fPSCIN: プリスケアラ入力クロック周波数(Hz)

bps: 転送速度(ビット/秒)

pdr: プリスケアラの分周比

sdr: シリアルインタフェース内部分周比(1/16または1/8)

注: プリスケアラで選択する分周比は8ビットプログラマブルタイマ2と3では異なりますので、設定の際には注意してください。

8ビットプログラマブルタイマ2: 1/2, 1/4, 1/8, 1/16, 1/32, 1/64, 1/2048, 1/4096

8ビットプログラマブルタイマ3: 1/2, 1/4, 1/8, 1/16, 1/32, 1/64, 1/128, 1/256

表8.4にシリアルインタフェースの内部分周比を1/16に設定した場合の、プリスケアラ分周比とプログラマブルタイマのリロードデータ設定例を示します。

表8.4 転送速度の設定例

転送速度 (bps)	fPSCIN = 20MHz			fPSCIN = 25MHz			fPSCIN = 33MHz		
	RLD	pdr	誤差(%)	RLD	pdr	誤差(%)	RLD	pdr	誤差(%)
300	129	1/16	0.16025	162	1/16	-0.14698	216	1/16	0.00640
1200	129	1/4	0.16025	162	1/4	-0.14698	216	1/4	0.00640
2400	129	1/2	0.16025	162	1/2	-0.14698	216	1/2	0.00640
4800	64	1/2	0.16025	80	1/2	-0.46939	108	1/2	-0.45234
9600	32	1/2	-1.35732	40	1/2	-0.75584	53	1/2	0.46939
14400	21	1/2	-1.35732	13	1/4	-3.11880	35	1/2	0.46939
28800	10	1/2	-1.35732	13	1/2	-3.11880	17	1/2	0.46939

誤差はできるだけ1%以内となるように設定してください。誤差の計算式は次のとおりです。

$$\text{誤差} = \left\{ \frac{f_{PSCIN} \times pdr}{(RLD + 1) \times 32 \times bps} - 1 \right\} \times 100 [\%]$$

プリスケアラと8ビットプログラマブルタイマの制御方法については、"プリスケアラ"、"8ビットプログラマブルタイマ"を参照してください。

・ 外部クロック

外部クロックを選択すると、#SCLKx端子から入力するクロックで動作します。

したがって、プリスケアラや8ビットプログラマブルタイマの制御は必要ありません。

クロック周波数は任意に設定可能です。#SCLKx端子から入力されたクロックはシリアルインタフェース内部で1/16または1/8に分周され、サンプリングクロックとなります("サンプリングクロック"参照)。転送速度を設定する際には、この分周比も考慮してください。

・ サンプリングクロック

調歩同期式モードではTCLK(8ビットプログラマブルタイマの出力クロックまたは#SCLKx端子からの入力クロック)をシリアルインタフェースの内部で分周してサンプリングクロックが生成されます。

分周比はDIVMDxに"1"を書き込むと1/16、"0"を書き込むと1/8に設定されます。

Ch.0クロック分周比選択: DIVMD0 (シリアルI/F Ch.0 IrDAレジスタ0x401E4・D4)

Ch.1クロック分周比選択: DIVMD1 (シリアルI/F Ch.1 IrDAレジスタ0x401E9・D4)

注: DIVMDxはイニシャルリセット時に不定となります。必ずソフトウェアで初期化してください。
このビットの設定は調歩同期式モード(IrDAインタフェース使用時も含む)でのみ有効です。

受信時




図8.10 調歩同期式受信時のサンプリングクロック(1/16分周選択時)

図8.10に示すように、サンプリングクロックはTCLKを1/16分周(または8分周)して生成されます。クロックのデューティ比(Low:High)は6:10(1/8選択時は2:6)となり、50%ではありません。受信する各ビットデータの中央でサンプリングするために、最初にスタートビットを認識してから2番目のTCLKの立ち下がりエッジでHighからLowに変化し、8番目(1/8選択時は4番目)のTCLKの立ち下がりエッジでLowからHighになります。以後、この変化を繰り返します。

各ビットデータはこのサンプリングクロックの各立ち上がりエッジでサンプリングされます。ストップビットをサンプリングすると、次にスタートビットがくるまでHighに固定されます。

スタートビットを認識後、2番目のTCLKの立ち下がりエッジでSINx端子がHighに返っていた場合は、ノイズとみなして以降のサンプリングクロックの生成を中止します。

送信側、受信側のボーレートが合っていない場合など、8個目(1/8選択時は4個目)のクロックによるスタートビットサンプリングの際にSINx端子がLowでなかったときは、以降のデータのサンプリングを中止してスタートビット検出の状態に戻ります。この場合、エラーは発生しません。

送信時




図8.11 調歩同期式送信時のサンプリングクロック(1/16分周選択時)

送信時はTCLKを1/16(または1/8)に分周してデューティ50%のサンプリングクロックを生成し、それに同期して各ビットを出力します。

■ データフォーマットの設定

調歩同期式モードでは、転送モードの設定によりデータ長が7ビットまたは8ビットとなります。スタートビットは1ビットに固定です。

ストップビットとパリティビットは以下の制御ビットにより表8.5のとおり設定できます。

Ch.0(シリアルI/F Ch.0制御レジスタ) Ch.1(シリアルI/F Ch.1制御レジスタ)

ストップビット選択: STPB0 (0x401E3•D3) STPB1 (0x401E8•D3)

パリティイネーブル: EPR0 (0x401E3•D5) EPR1 (0x401E8•D5)

パリティモード選択: PMD0 (0x401E3•D4) PMD1 (0x401E8•D4)

表8.5 ストップビットとパリティビットの設定

STPBx	EPRx	PMDx	ストップビット	パリティビット
1	1	1	2ビット	奇数
		0	2ビット	偶数
		*	2ビット	なし
0	1	1	1ビット	奇数
		0	1ビット	偶数
	0	*	1ビット	なし

* EPRxが"0"の場合、PMDxの設定は無効です。

注: これらのビットはイニシャルリセット時に不定となります。必ずソフトウェアで初期化してください。

調歩同期式転送の制御と動作

■ 送信制御

(1) 送信許可

送信の制御には、送信許可ビットTXENxを使用します。

Ch.0送信許可: TXEN0 (シリアルI/F Ch.0制御レジスタ0x401E3•D7)

Ch.1送信許可: TXEN1 (シリアルI/F Ch.1制御レジスタ0x401E8•D7)

このビットに"1"を書き込んで送信を許可状態にすると、シフトレジスタへのクロック入力がいネーブル(入力可能な状態)となり、データの送信が行える状態となります。

TXENxに"0"を書き込むと送信禁止状態に戻ります。

注: 送信中はTXENxを"0"に設定しないでください。

(2) 送信手順

本シリアルインタフェースには、送信用シフトレジスタと送信データレジスタ(送信データバッファ)が受信用とは独立して設けられています。

Ch.0送信データ: TXD0[7:0] (シリアルI/F Ch.0送信データレジスタ0x401E0•D[7:0])

Ch.1送信データ: TXD1[7:0] (シリアルI/F Ch.1送信データレジスタ0x401E5•D[7:0])

このレジスタにデータを書き込むことにより、シリアルインタフェースは送信動作を開始します。

調歩同期式7ビットモードでは、それぞれのレジスタのビット7(MSB)は無効となります。

また、送信データレジスタの状態を示すステータスビットも設けられています。

Ch.0送信データバッファエンプティ: TDBE0 (シリアルI/F Ch.0ステータスレジスタ0x401E2•D1)

Ch.1送信データバッファエンプティ: TDBE1 (シリアルI/F Ch.1ステータスレジスタ0x401E7•D1)

このビットは送信データレジスタにデータを書き込むと"0"となり、そのデータがシフトレジスタに転送されると"1"(バッファエンプティ)に戻ります。転送のタイミングはスタートビットの送信開始時です。

送信状態は、送信終了フラグ(TENDx)で確認できます。

Ch.0送信終了フラグ: TEND0 (シリアルI/F Ch.0ステータスレジスタ0x401E2•D5)

Ch.1送信終了フラグ: TEND1 (シリアルI/F Ch.1ステータスレジスタ0x401E7•D5)

このビットはデータ送信中に"1"となり、送信を終了すると"0"に戻ります。

調歩同期式転送で連続してデータを送信する場合、全データを送信するまで"1"を保持します。

図8.12に調歩同期式モードの送信タイミングチャートを示します。

例: データ長 8ビット
 ストップビット 1ビット
 パリティビット あり




図8.12 調歩同期式モードの送信タイミング

1. サンプリングクロックの最初の立ち下がりエッジに同期してデータレジスタの内容がシフトレジスタに転送されます。同時に、SOUTx端子をLowにしてスタートビットを送信します。
2. 続くサンプリングクロックの各立ち下がりエッジでシフトレジスタの各ビットをLSBから送信します。8(7)ビットのデータが送信されるまで、この動作を繰り返します。
3. MSBを送信後、パリティビット(EPRx="1"の場合)とストップビットを続けて送信します。

・ 連続送信

送信データレジスタのデータがシフトレジスタに転送されるとTDBExは"1"(バッファエンプティ)に戻ります。これ以降であれば、データの送信中であっても、送信データレジスタに次の送信データを書き込むことが可能です。

これにより、データの連続送信が行えます。各データの送信手順は前述のとおりです。

TDBExが"1"になると同時に送信データエンプティ割り込み要因が発生します割り込みコントローラの設定によって割り込みを発生させることができますので、割り込み処理ルーチンで次の送信データを書き込むことができます。また、この割り込み要因でDMAを起動することもできますので、メモリ上に用意したデータを送信データレジスタにDMA転送して連続送信することも可能です。

割り込みとDMAの制御方法については、"シリアルインタフェース割り込みとDMA"を参照してください。

(3) 送信の終了

データの送信が終了した場合は、送信許可レジスタTXENxに"0"を書き込んで送信禁止に設定してください。

■ 受信制御

(1) 受信許可

受信の制御には、受信許可ビットRXENxを使用します。

Ch.0受信許可: RXEN0 (シリアルI/F Ch.0制御レジスタ0x401E3・D6)

Ch.1受信許可: RXEN1 (シリアルI/F Ch.0制御レジスタ0x401E8・D6)

このビットに"1"を書き込んで受信を許可状態にすると、シフトレジスタへのクロック入力がいネーブル(入力可能な状態)となり、データの受信が行える状態となります。

RXENxに"0"を書き込むと受信禁止状態に戻ります。

注: 受信中はRXENxを"0"に設定しないでください。

(2) 受信手順

本シリアルインタフェースには、受信用シフトレジスタと受信データレジスタ(受信データバッファ)が送信用とは独立して設けられています。

Ch.0受信データ: RXD0[7:0] (シリアルI/F Ch.0受信データレジスタ0x401E1・D[7:0])

Ch.1受信データ: RXD1[7:0] (シリアルI/F Ch.1受信データレジスタ0x401E6・D[7:0])

受信データはこのレジスタから読み出すことができます。

また、受信データレジスタの状態を示すステータスビットが設けられています。

Ch.0受信データバッファフル: RDBF0 (シリアルI/F Ch.0ステータスレジスタ0x401E2・D0)

Ch.1受信データバッファフル: RDBF1 (シリアルI/F Ch.1ステータスレジスタ0x401E7・D0)

このビットはストップビット(2ビットに設定した場合は2ビット目)をサンプリングしてシフトレジスタのデータが受信データレジスタに転送されると"1"(バッファフル)となり、受信データが読み出せることを示します。そのデータが読み出されると"0"に戻ります。

図8.13に調歩同期式モードの受信タイミングチャートを示します。

例: データ長 8ビット

ストップビット 1ビット

パリティビット あり




図8.13 調歩同期式モードの受信タイミング

1. スタートビット(SINx=Low)の入力によりサンプリングを開始します。
2. サンプリングクロックの最初の立ち上がりエッジでスタートビットがサンプリングされると、以降のクロックの各立ち上がりエッジで受信データの各ビットをLSBからシフトレジスタに取り込みます。データのMSBを受信するまで、この動作を繰り返します。
3. MSBが取り込まれると、続くパリティビットを取り込みます(EPRx="1"の場合)。
4. ストップビットをサンプリングするとシフトレジスタのデータは受信データレジスタに転送され、データが読み出せる状態となります。
受信データレジスタへの転送時にはパリティチェックが行われます(EPRx="1"の場合)。

注: ストップビットを2ビットに設定した場合でも、ストップビットの1ビット目をサンプリングした時点で受信動作が終了します。

・ 連続受信

シフトレジスタに受信したデータが受信データレジスタに転送されるとRDBFxが"1"(バッファフル)となり、受信データが読み出せることを示します。これ以降、次のデータの受信中に受信データレジスタを読み出すことができますので、データの連続受信が行えます。各データの受信手順は前述のとおりです。

RDBFxが"1"になると同時に受信データフル割り込み要因が発生します。割り込みコントローラの設定によって割り込みを発生させることができますので、割り込み処理ルーチンで受信データを読み出すことができます。また、この割り込み要因でDMAを起動することもできますので、メモリ上に用意した領域に受信データをDMA転送して連続受信することも可能です。

割り込みとDMAの制御方法については、"シリアルインタフェース割り込みとDMA"を参照してください。

(3) 受信エラー

調歩同期式モードの受信時には3種類の受信エラーが検出可能です。

割り込みコントローラの設定によって割り込みを発生させることができますので、割り込み処理ルーチンでエラー処理が行えます。受信エラー割り込みについては、"シリアルインタフェース割り込みとDMA"を参照してください。

- パリティエラー

EPRxが"1"(パリティあり)に設定されている場合、受信時にパリティチェックが行われます。

パリティチェックはシフトレジスタに受信したデータが受信データレジスタに転送される際に行われ、PMDxの設定(奇数または偶数パリティ)との整合をチェックします。この結果が不整合の場合はパリティエラーと判断され、パリティエラーフラグが"1"にセットされます。

Ch.0パリティエラーフラグ: PER0 (シリアルI/F Ch.0ステータスレジスタ0x401E2•D3)

Ch.1パリティエラーフラグ: PER1 (シリアルI/F Ch.1ステータスレジスタ0x401E7•D3)

本エラーが発生した場合でも、その受信データは受信データレジスタに転送され、受信動作も継続されます。ただし、受信データはパリティエラーのため保証されません。

なお、PERxフラグは"0"を書き込むことによってリセットされます。

- フレーミングエラー

ストップビットを"0"として受信すると、シリアルインタフェースは同期ずれと判断してフレーミングエラーを発生します。

ストップビットを2ビットに設定している場合は、最初の1ビットのみチェックします。

本エラーが発生すると、フレーミングエラーフラグが"1"にセットされます。

Ch.0フレーミングエラーフラグ: FER0 (シリアルI/F Ch.0ステータスレジスタ0x401E2•D4)

Ch.1フレーミングエラーフラグ: FER1 (シリアルI/F Ch.1ステータスレジスタ0x401E7•D4)

本エラーが発生した場合でも、その受信データは受信データレジスタに転送され、受信動作も継続されます。ただし、以後のデータ受信でフレーミングエラーとならない場合でも、それらのデータは保証されません。

なお、FERxフラグは"0"を書き込むことによってリセットされます。

- オーバーランエラー

連続受信を行っている場合、受信データレジスタを読み出す前に次のデータの受信を終了すると受信データレジスタは新たなデータで上書きされます。したがって、受信データレジスタは次のデータの受信が終了する前に読み出すことが必要です。

受信データレジスタが上書きされるとオーバーランエラーが発生し、オーバーランエラーフラグが"1"にセットされます。

Ch.0オーバーランエラーフラグ: OER0 (シリアルI/F Ch.0ステータスレジスタ0x401E2•D2)

Ch.1オーバーランエラーフラグ: OER1 (シリアルI/F Ch.1ステータスレジスタ0x401E7•D2)

本エラーが発生した場合でも、その受信データは受信データレジスタに転送され、受信動作も継続されます。

なお、OERxフラグは"0"を書き込むことによってリセットされます。

(4) 受信の終了

データの受信が終了した場合は、受信許可ビットRXENxに"0"を書き込んで受信禁止に設定してください。

IrDAインタフェース

IrDAインタフェースの概要

シリアルインタフェースは各チャンネルにPPM変調回路を内蔵しており、IrDA 1.0に準拠した赤外線通信の回路を簡単な外部回路を追加することにより構成できるようになっています。




図8.14 IrDAインタフェースの構成例

このIrDAインタフェース機能は、転送モードが調歩同期式モードに設定されている場合にのみ使用可能です。

IrDAインタフェース部以外のシリアルインタフェース機能は調歩同期式モードの内容がそのまま適用されますので、データフォーマット、データ転送の設定や制御手順については"調歩同期式インタフェース"を参照してください。

IrDAインタフェースの設定

赤外線通信を行う場合は、通信開始前に以下の設定が必要です。

1. 入出力端子の設定
2. インタフェースモード(IrDAインタフェース機能)の選択
3. 転送モードの設定
4. 入力クロックの設定
5. データフォーマットの設定
6. 割り込み/IDMA/HSDMAの設定
7. 入出力論理の設定

1～5までは調歩同期式インタフェースで説明した内容です。"調歩同期式インタフェース"を参照してください。6については"シリアルインタフェース割り込みとDMA"を参照してください。

注: これらの設定は、必ずシリアルインタフェースが動作停止中に(TXENxおよびRXENxを"0"に設定して)行ってください。動作中の設定変更は誤動作の原因となります。
また、IrDAインタフェース機能の選択(2)は、必ず転送モード(3)以降の設定を行う前に行ってください。

■ IrDAインタフェース機能の選択

IrDAインタフェース機能を使用するには、次の制御ビットでIrDAインタフェース機能を選択し、さらに調歩同期式8ビット(または7ビット)モードに設定してください。

Ch.0 IrDAインタフェース機能選択: IRMD0[1:0] (シリアルI/F Ch.0 IrDAレジスタ0x401E4•D[1:0])

Ch.1 IrDAインタフェース機能選択: IRMD1[1:0] (シリアルI/F Ch.1 IrDAレジスタ0x401E9•D[1:0])

表8.6 IrDAインタフェースの設定

IRMDx1	IRMDx0	設定内容
1	1	設定禁止(reserved)
1	0	IrDA 1.0インタフェース
0	1	設定禁止(reserved)
0	0	通常のインタフェース

注: IRMDxはイニシャルリセット時に不定となります。必ずソフトウェアで初期化してください。

■ 入出力論理の設定

IrDAインタフェースを使用する場合、PPM変調回路の入出力信号の論理を外部に接続する赤外線通信モジュールや回路に合わせて切り換えることができます。内蔵のシリアルインタフェースはLowアクティブです。Highアクティブの信号を入出力する場合は論理を反転させて使用します。入力SINxと出力SOUTxの論理をそれぞれIRRLx、IRTLxによって個別に設定することができます。

Ch.0(シリアルI/F Ch.0 IrDAレジスタ) Ch.1(シリアルI/F Ch.0 IrDAレジスタ)

IrDA入力論理反転: IRRL0 (0x401E4•D2)

IRRL1 (0x401E9•D2)

IrDA出力論理反転: IRTL0 (0x401E4•D3)

IRTL1 (0x401E9•D3)


IRRLx/IRTLxに"1"を書き込むことで、入力/出力信号の論理が反転します。"0"を書き込んだ場合は、論理反転を行いません。

送信時

(1) IRTLx = "0"

PPM変調回路入力(I/F出力)


PPM変調回路出力(SOUTx)



(2) IRTLx = "1"

PPM変調回路入力(I/F出力)

PPM変調回路出力(SOUTx)




受信時

(1) IRRLx = "0"

PPM変調回路入力(SINx)

PPM変調回路出力(I/F入力)



(2) IRRLx = "1"

PPM変調回路入力(SINx)

PPM変調回路出力(I/F入力)




図8.15 IRRLxとIRTLxの設定例

注: IRMRLxおよびIRTLxはイニシャルリセット時に不定となります。必ずソフトウェアで初期化してください。

IrDA インタフェースの制御と動作

送受信の手順は調歩同期式インタフェースで説明したとおりです。"調歩同期式転送の制御と動作"を参照してください。

PPM変調回路によるデータの変調と復調の動作は以下のとおりです。

■ 送信時

送信時は、シリアルインタフェースの出力信号のパルス幅を3/16倍に変換しSOUTx端子から出力します。




図8.16 PPM変調回路によるデータの変調

■ 受信時

受信時は、SINxからの入力信号のパルス幅を16/3倍に変換し、シリアルインタフェースに送ります。




図8.17 PPM変調回路によるデータの復調

注: IrDAインタフェースを使用する場合、シリアルインタフェース内部の分周比は1/16(DIVMDx = "1")に設定し、1/8(DIVMDx = "0")には設定しないでください。

シリアルインタフェース割り込みとDMA

シリアルインタフェースには各チャンネルごとに、以下の3種類の割り込みを発生させる機能があります。

- 送信バッファエンプティ割り込み
- 受信バッファフル割り込み
- 受信エラー割り込み

■ 送信バッファエンプティ割り込み要因

この割り込み要因は、送信データレジスタに設定した送信データがシフトレジスタに転送された時点で発生し、割り込み要因フラグFSTXxを"1"にセットします。このとき、割り込み制御レジスタによって割り込み条件が満たされていれば、CPUに対し割り込みが発生します。
この割り込み要因の発生によって、次の送信データを送信データレジスタに書き込むことができます。また、この割り込み要因でDMAを起動し、DMA転送によって送信データの書き込みを行うこともできます。

■ 受信完了割り込み

この割り込み要因は、受信が完了してシフトレジスタに取り込まれた受信データが受信データレジスタに転送された時点で発生し、割り込み要因フラグFSRXxを"1"にセットします。このとき、割り込み制御レジスタによって割り込み条件が満たされていれば、CPUに対し割り込みが発生します。
この割り込み要因の発生によって、受信データの読み出しが可能となります。
また、この割り込み要因でDMAを起動し、受信データをDMA転送によって指定のメモリに書き込むこともできます。

■ 受信エラー割り込み

この割り込み要因は、受信時にパリティエラー、フレーミングエラー、オーバーランエラーが検出された場合に発生し、割り込み要因フラグFSERRxを"1"にセットします。このとき、割り込み制御レジスタによって割り込み条件が満たされていれば、CPUに対し割り込みが発生します。
3種類のエラーとも同一の割り込み要因となっていますので、発生したエラーの識別はエラーフラグPERx(パリティエラー)、OERx(オーバーランエラー)、FERx(フレーミングエラー)で行ってください。
クロック同期モードではパリティエラーとフレーミングエラーは発生しません。

注: 受信エラー(パリティエラー、フレーミングエラー)が発生した場合、受信エラー割り込み要因と受信バッファフル割り込み要因が同時に発生します。ただし、受信エラー割り込みの優先順位が受信バッファフル割り込みよりも高く設定されていますので、受信エラー割り込みの処理が先に実行されます。このため、受信エラー割り込み処理の中で受信バッファフル割り込み要因フラグをリセットする必要があります。

■ 割り込みコントローラの制御レジスタ

各割り込み系列(チャンネル)ごとに用意されている割り込みコントローラの制御レジスタを、表8.7に示します。

表8.7 割り込みコントローラの制御レジスタ

Ch.	割り込み要因	割り込み要因フラグ	割り込み イネーブルレジスタ	割り込み プライオリティレジスタ
Ch.0	受信エラー	FSERR0(D0/0x40286)	ESERR0(D0/0x40276)	PSIO0[2:0](D[6:4]/0x40269)
	受信バッファフル	FSRX0(D1/0x40286)	ESRX0(D1/0x40276)	
	送信バッファエンプティ	FSTX0(D2/0x40286)	ESTX0(D2/0x40276)	
Ch.1	受信エラー	FSERR1(D3/0x40286)	ESERR1(D3/0x40276)	PSIO1[2:0](D[2:0]/0x4026A)
	受信バッファフル	FSRX1(D4/0x40286)	ESRX1(D4/0x40276)	
	送信バッファエンプティ	FSTX1(D5/0x40286)	ESTX1(D5/0x40276)	

前述の割り込み要因が発生すると、それぞれに対応した割り込み要因フラグが"1"にセットされます。その割り込み要因に対応する割り込みイネーブルレジスタのビットが"1"に設定されていると割り込み要求が発生します。

III 周辺回路ブロック: シリアルインタフェース

割り込みイネーブルレジスタのビットを"0"に設定しておくことにより、その要因による割り込みを禁止することもできます。割り込み要因フラグは、割り込みイネーブルレジスタの設定にかかわらず("0"に設定されていても)、割り込み条件の成立によって"1"にセットされます。

割り込みプライオリティレジスタは、割り込み系列ごとの割り込みの優先レベル(0~7)を設定します。CPUに対する割り込み要求は、他に優先レベルの高い割り込み要求が発生していないことが条件となります。

また、入力割り込み要求を実際にCPUが受け付けるのは、PSRのIEビットが"1"(割り込み許可)に、ILが割り込みプライオリティレジスタで設定した入力割り込みのレベルよりも小さな値に設定されている場合に限られます。

これらの割り込み制御レジスタの詳細と割り込み発生時の動作については"ITC(割り込みコントローラ)"を参照してください。

■ インテリジェントDMA

受信バッファフル割り込み要因と送信バッファエンプティ割り込み要因は、インテリジェントDMA(IDMA)を起動することができます。これにより、メモリと送受信データレジスタ間のDMA転送による連続送受信が行えます。

各要因に設定されたIDMAチャンネル番号は次のとおりです。

IDMA Ch.

Ch.0受信バッファフル割り込み: 0x17

Ch.0送信バッファエンプティ割り込み: 0x18

Ch.1受信バッファフル割り込み: 0x19

Ch.1送信バッファエンプティ割り込み: 0x1A

IDMAを起動させるには、表8.8に示すIDMAリクエストビットおよびIDMAイネーブルビットに"1"を書き込んでおきます。また、IDMA側の転送条件等の設定も必要です。

表8.8 IDMA転送の制御ビット

Ch.	割り込み要因	IDMAリクエストビット	IDMAイネーブルビット
Ch.0	受信バッファフル	RSRX0(D6/0x40292)	DESRX0(D6/0x40296)
	送信バッファエンプティ	RSTX0(D7/0x40292)	DESTX0(D7/0x40296)
Ch.1	受信バッファフル	RSRX1(D0/0x40293)	DESRX1(D0/0x40297)
	送信バッファエンプティ	RSTX1(D1/0x40293)	DESTX1(D1/0x40297)

IDMAリクエストビットとIDMAイネーブルビットが"1"に設定されていると、割り込み要因の発生でIDMAが起動します。その時点で割り込み要求は発生しません。割り込み要求はDMA転送終了後に発生します。また、DMA転送のみを行い、割り込みは発生しないように設定することもできます。DMA転送とDMA転送終了後の割り込み制御については、"IDMA(インテリジェントDMA)"を参照してください。

■ 高速DMA

受信バッファフル割り込み要因と送信バッファエンプティ割り込み要因は、高速DMA(HSDMA)を起動することもできます。

各チャンネルに対応するHSDMAチャンネル番号とトリガ設定ビットを以下に示します。

表8.9 HSDMAトリガ設定ビット

SIF Ch.	HSDMA Ch.	トリガ設定ビット
0	0	HSD0S[3:0] (HSDMA Ch.0/1 トリガ設定レジスタ0x40298•D[3:0])
1	1	HSD1S[3:0] (HSDMA Ch.0/1 トリガ設定レジスタ0x40298•D[7:4])
0	2	HSD2S[3:0] (HSDMA Ch.2/3 トリガ設定レジスタ0x40299•D[3:0])
1	3	HSD3S[3:0] (HSDMA Ch.2/3 トリガ設定レジスタ0x40299•D[7:4])

HSDMAを受信バッファフル割り込み要因で起動させるには、トリガ設定ビットに"1010"を書き込んでおきます。送信バッファエンプティ割り込み要因で起動させるには、トリガ設定ビットに"1011"を書き込んでおきます。また、HSDMA側の転送条件等の設定も必要です。

割り込み要因の発生でHSDMAが起動します。

HSDMAの詳細については、"HSDMA(高速DMA)"を参照してください。

■ トラップベクタ

各割り込み要因のトラップベクタアドレスは、デフォルトでそれぞれ以下のとおり設定されています。

Ch.0受信エラー割り込み:	0x0C000E0
Ch.0受信バッファフル割り込み:	0x0C000E4
Ch.0送信バッファエンプティ割り込み:	0x0C000E8
Ch.1受信エラー割り込み:	0x0C000EC
Ch.1受信バッファフル割り込み:	0x0C000F0
Ch.1送信バッファエンプティ割り込み:	0x0C000F4

なお、トラップテーブルのベースアドレスはTTBRレジスタ(0x48134～0x48137)で変更することも可能です。

シリアルインタフェースのI/Oメモリ

表8.10にシリアルインタフェースの制御ビットを示します。

クロックを設定するプリスケラおよび8ビットプログラマブルタイマのI/Oメモリについては、それぞれ"プリスケラ"、"8ビットプログラマブルタイマ"を参照してください。

表8.10 シリアルインタフェースの制御ビット

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
シリアルI/F Ch.0送信データ レジスタ	00401E0 (B)	D7	TXD07	シリアルI/F Ch.0 送信データ	0x0~0xFF(0x7F)	X	R/W	調歩同期式7ビットモ ードの場合、TXD07 は無効
		D6	TXD06	送信データ		X		
		D5	TXD05	TXD07(06) = MSB		X		
		D4	TXD04	TXD00 = LSB		X		
		D3	TXD03			X		
		D2	TXD02			X		
		D1	TXD01			X		
		D0	TXD00			X		
シリアルI/F Ch.0受信データ レジスタ	00401E1 (B)	D7	RXD07	シリアルI/F Ch.0 受信データ	0x0~0xFF(0x7F)	X	R	調歩同期式7ビットモ ードの場合、RXD07 は無効(0固定)
		D6	RXD06	受信データ		X		
		D5	RXD05	RXD07(06) = MSB		X		
		D4	RXD04	RXD00 = LSB		X		
		D3	RXD03			X		
		D2	RXD02			X		
		D1	RXD01			X		
		D0	RXD00			X		
シリアルI/F Ch.0ステータス レジスタ	00401E2 (B)	D7-6	-	-	-	-	-	読み出し時: 0
		D5	TEND0	Ch.0転送終了フラグ	1 転送中 0 終了	0	R	
		D4	FER0	Ch.0フレーミングエラーフラグ	1 エラー 0 正常	0	R/W	0書き込みでクリア
		D3	PER0	Ch.0パリティエラーフラグ	1 エラー 0 正常	0	R/W	0書き込みでクリア
		D2	OER0	Ch.0オーバーランエラーフラグ	1 エラー 0 正常	0	R/W	0書き込みでクリア
		D1	TDBE0	Ch.0送信データバッファエンプティ	1 エンプティ 0 バッファフル	1	R	
		D0	RDBF0	Ch.0受信データバッファフル	1 バッファフル 0 エンプティ	0	R	
シリアルI/F Ch.0制御 レジスタ	00401E3 (B)	D7	TXEN0	Ch.0送信許可	1 許可 0 禁止	0	R/W	
		D6	RXEN0	Ch.0受信許可	1 許可 0 禁止	0	R/W	
		D5	EPR0	Ch.0パリティエネブル	1 パリティ付 0 パリティなし	X	R/W	調歩同期式モード時 のみ有効
		D4	PMD0	Ch.0パリティモード選択	1 奇数 0 偶数	X	R/W	
		D3	STPB0	Ch.0ストップビット選択	1 2bit 0 1bit	X	R/W	
		D2	SSCK0	Ch.0入力クロック選択	1 #SCLK0 0 内部クロック	X	R/W	
		D1	SMD01	Ch.0転送モード選択	SMD0[1:0] 転送モード	X	R/W	
		D0	SMD00			X		
シリアルI/F Ch.0 IrDA レジスタ	00401E4 (B)	D7-5	-	-	-	-	-	読み出し時: 0
		D4	DIVMD0	Ch.0調歩同期クロック分周比	1 1/8 0 1/16	X	R/W	
		D3	IRTL0	Ch.0 IrDA I/F出力論理反転	1 反転 0 反転なし	X	R/W	調歩同期式モード時 のみ有効
		D2	IRRL0	Ch.0 IrDA I/F入力論理反転	1 反転 0 反転なし	X	R/W	
		D1	IRMD01	Ch.0インタフェースモード 選択	IRMD0[1:0] I/Fモード	X	R/W	
		D0	IRMD00			X		
シリアルI/F Ch.1送信データ レジスタ	00401E5 (B)	D7	TXD17	シリアルI/F Ch.1 送信データ	0x0~0xFF(0x7F)	X	R/W	調歩同期式7ビットモ ードの場合、TXD17 は無効
		D6	TXD16	送信データ		X		
		D5	TXD15	TXD17(16) = MSB		X		
		D4	TXD14	TXD10 = LSB		X		
		D3	TXD13			X		
		D2	TXD12			X		
		D1	TXD11			X		
		D0	TXD10			X		
シリアルI/F Ch.1受信データ レジスタ	00401E6 (B)	D7	RXD17	シリアルI/F Ch.1 受信データ	0x0~0xFF(0x7F)	X	R	調歩同期式7ビットモ ードの場合、RXD17 は無効(0固定)
		D6	RXD16	受信データ		X		
		D5	RXD15	RXD17(16) = MSB		X		
		D4	RXD14	RXD10 = LSB		X		
		D3	RXD13			X		
		D2	RXD12			X		
		D1	RXD11			X		
		D0	RXD10			X		

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
シリアル/F Ch.1ステータス レジスタ	00401E7 (B)	D7-6	—	—	—	—	—	読み出し時: 0
		D5	TEND1	Ch.1転送終了フラグ	1 転送中 0 終了	0	R	
		D4	FER1	Ch.1フレーミングエラーフラグ	1 エラー 0 正常	0	R/W	0書き込みでクリア
		D3	PER1	Ch.1パリティエラーフラグ	1 エラー 0 正常	0	R/W	0書き込みでクリア
		D2	OER1	Ch.1オーバーランエラーフラグ	1 エラー 0 正常	0	R/W	0書き込みでクリア
		D1	TDBE1	Ch.1送信データバッファエンプティ	1 エンプティ 0 バッファフル	1	R	
		D0	RDBF1	Ch.1受信データバッファフル	1 バッファフル 0 エンプティ	0	R	
シリアル/F Ch.1制御 レジスタ	00401E8 (B)	D7	TXEN1	Ch.1送信許可	1 許可 0 禁止	0	R/W	
		D6	RXEN1	Ch.1受信許可	1 許可 0 禁止	0	R/W	
		D5	EPR1	Ch.1パリティイネーブル	1 パリティ付 0 パリティなし	X	R/W	調歩同期モード時のみ有効
		D4	PMD1	Ch.1パリティモード選択	1 奇数 0 偶数	X	R/W	
		D3	STPB1	Ch.1ストップビット選択	1 2bit 0 1bit	X	R/W	
		D2	SSCK1	Ch.1入カロック選択	1 #SCLK1 0 内部クロック	X	R/W	
		D1	SMD11	Ch.1転送モード選択	SMD1[1:0] 転送モード 1 1 調歩同期式8bit 1 0 調歩同期式7bit 0 1 クロック同期スレーブ 0 0 クロック同期マスタ	X	R/W	
		D0	SMD10			X		
シリアル/F Ch.1 IrDA レジスタ	00401E9 (B)	D7-5	—	—	—	—	—	読み出し時: 0
		D4	DIVMD1	Ch.1調歩同期クロック分周比	1 1/8 0 1/16	X	R/W	
		D3	IRTL1	Ch.1 IrDA I/F出力論理反転	1 反転 0 反転なし	X	R/W	調歩同期モード時のみ有効
		D2	IRRL1	Ch.1 IrDA I/F入力論理反転	1 反転 0 反転なし	X	R/W	
		D1	IRMD11	Ch.1インタフェースモード 選択	IRMD1[1:0] I/Fモード 1 1 reserved 1 0 IrDA 1.0 0 1 reserved 0 0 通常のI/F	X	R/W	
		D0	IRMD10			X		
8bitタイマ, シリアル/F Ch.0 割り込み プライオリティ レジスタ	0040269 (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	PSIO2	シリアルインタフェースCh.0	0~7	X	R/W	
		D5	PSIO1	割り込みレベル		X		
		D4	PSIO0			X		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	P8TM2	8bitタイマ0-3	0~7	X	R/W	
		D1	P8TM1	割り込みレベル		X		
		D0	P8TM0			X		
シリアル/F Ch.1, A/D変換器 割り込み プライオリティ レジスタ	004026A (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	PAD2	A/D変換器	0~7	X	R/W	
		D5	PAD1	割り込みレベル		X		
		D4	PAD0			X		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	PSIO12	シリアルインタフェースCh.1	0~7	X	R/W	
		D1	PSIO11	割り込みレベル		X		
		D0	PSIO10			X		
シリアル/F 割り込み イネーブル レジスタ	0040276 (B)	D7-6	—	reserved	—	—	—	読み出し時: 0
		D5	ESTX1	SIF Ch.1送信バッファエンプティ	1 許可 0 禁止	0	R/W	
		D4	ESRX1	SIF Ch.1受信バッファフル		0	R/W	
		D3	ESERR1	SIF Ch.1受信エラー		0	R/W	
		D2	ESTX0	SIF Ch.0送信バッファエンプティ		0	R/W	
		D1	ESRX0	SIF Ch.0受信バッファフル		0	R/W	
		D0	ESERR0	SIF Ch.0受信エラー		0	R/W	
シリアル/F 割り込み 要因フラグ レジスタ	0040286 (B)	D7-6	—	reserved	—	—	—	読み出し時: 0
		D5	FSTX1	SIF Ch.1送信バッファエンプティ	1 要因発生 0 要因なし	X	R/W	
		D4	FSRX1	SIF Ch.1受信バッファフル		X	R/W	
		D3	FSERR1	SIF Ch.1受信エラー		X	R/W	
		D2	FSTX0	SIF Ch.0送信バッファエンプティ		X	R/W	
		D1	FSRX0	SIF Ch.0受信バッファフル		X	R/W	
		D0	FSERR0	SIF Ch.0受信エラー		X	R/W	
16bitタイマ5, 8bitタイマ, シリアル/F Ch.0 IDMAリクエスト レジスタ	0040292 (B)	D7	RSTX0	SIF Ch.0送信バッファエンプティ	1 IDMA要求 0 割り込み要求	0	R/W	
		D6	RSRX0	SIF Ch.0受信バッファフル		0	R/W	
		D5	R8TU3	8bitタイマ3アンダーフロー		0	R/W	
		D4	R8TU2	8bitタイマ2アンダーフロー		0	R/W	
		D3	R8TU1	8bitタイマ1アンダーフロー		0	R/W	
		D2	R8TU0	8bitタイマ0アンダーフロー		0	R/W	
		D1	R16TC5	16bitタイマ5コンペアA		0	R/W	
		D0	R16TU5	16bitタイマ5コンペアB		0	R/W	

III 周辺回路ブロック: シリアルインタフェース

レジスタ名	アドレス	ビット	名 称	機 能	設 定			Init.	R/W	注 釈	
シリアルI/F Ch.1, A/D, ポート 入力4~7 IDMAリクエスト レジスタ	0040293 (B)	D7	RP7	ポート入力7	1	IDMA要求	0	割り込み 要求	0	R/W	
		D6	RP6	ポート入力6					0	R/W	
		D5	RP5	ポート入力5					0	R/W	
		D4	RP4	ポート入力4					0	R/W	
		D3	—	reserved	—			—	—	読み出し時: 0	
		D2	RADE	A/D変換器	1	IDMA要求	0	割り込み 要求	0	R/W	
		D1	RSTX1	SIF Ch.1送信バッファエンプティ					0	R/W	
		D0	RSRX1	SIF Ch.1受信バッファフル					0	R/W	
16bitタイマ5, 8bitタイマ, シリアルI/F Ch.0 IDMAイネーブル レジスタ	0040296 (B)	D7	DESTX0	SIF Ch.0送信バッファエンプティ	1	IDMA許可	0	IDMA禁止	0	R/W	
		D6	DESRX0	SIF Ch.0受信バッファフル					0	R/W	
		D5	DE8TU3	8bitタイマ3アンダーフロー					0	R/W	
		D4	DE8TU2	8bitタイマ2アンダーフロー					0	R/W	
		D3	DE8TU1	8bitタイマ1アンダーフロー					0	R/W	
		D2	DE8TU0	8bitタイマ0アンダーフロー					0	R/W	
		D1	DE16TC5	16bitタイマ5コンペアA					0	R/W	
		D0	DE16TU5	16bitタイマ5コンペアB					0	R/W	
シリアルI/F Ch.1, A/D, ポート 入力4~7 IDMAイネーブル レジスタ	0040297 (B)	D7	DEP7	ポート入力7	1	IDMA許可	0	IDMA禁止	0	R/W	
		D6	DEP6	ポート入力6					0	R/W	
		D5	DEP5	ポート入力5					0	R/W	
		D4	DEP4	ポート入力4					0	R/W	
		D3	—	reserved	—			—	—	読み出し時: 0	
		D2	DEADE	A/D変換器	1	IDMA許可	0	IDMA禁止	0	R/W	
		D1	DESTX1	SIF Ch.1送信バッファエンプティ					0	R/W	
		D0	DESRX1	SIF Ch.1受信バッファフル					0	R/W	
P0機能選択 レジスタ	00402D0 (B)	D7	CFP07	P07機能選択	1	#SRDY1	0	P07	0	R/W	拡張機能(0x402DF)
		D6	CFP06	P06機能選択	1	#SCLK1	0	P06	0	R/W	
		D5	CFP05	P05機能選択	1	SOUT1	0	P05	0	R/W	
		D4	CFP04	P04機能選択	1	SIN1	0	P04	0	R/W	
		D3	CFP03	P03機能選択	1	#SRDY0	0	P03	0	R/W	
		D2	CFP02	P02機能選択	1	#SCLK0	0	P02	0	R/W	
		D1	CFP01	P01機能選択	1	SOUT0	0	P01	0	R/W	
		D0	CFP00	P00機能選択	1	SIN0	0	P00	0	R/W	
ポート機能拡張 レジスタ	00402DF (B)	D7	CFEX7	P07ポート機能拡張	1	#DMAEND3	0	P07, etc.	0	R/W	
		D6	CFEX6	P06ポート機能拡張	1	#DMAACK3	0	P06, etc.	0	R/W	
		D5	CFEX5	P05ポート機能拡張	1	#DMAEND2	0	P05, etc.	0	R/W	
		D4	CFEX4	P04ポート機能拡張	1	#DMAACK2	0	P04, etc.	0	R/W	
		D3	CFEX3	P31ポート機能拡張	1	#GARD	0	P31, etc.	0	R/W	
		D2	CFEX2	P21ポート機能拡張	1	#GAAS	0	P21, etc.	0	R/W	
		D1	CFEX1	P10, P11, P13ポート機能拡張	1	DST0 DST1 DPC0	0	P10, etc. P11, etc. P13, etc.	1	R/W	
		D0	CFEX0	P12, P14ポート機能拡張	1	DST2 DCLK	0	P12, etc. P14, etc.	1	R/W	

CFP07–CFP00: P0[7:0]端子機能選択(D[7:0]/0x402D0<P0機能選択レジスタ>)

シリアルインタフェースに使用する端子を選択します。

"1"書き込み: シリアルインタフェース入出力端子

"0"書き込み: 入出力兼用ポート端子

読み出し: 可能

シリアルインタフェースに使用する端子を、CFP00～CFP07に"1"を書き込んでP00～P07の中から選択します。P00～P03(SIN0、SOUT0、#SCLK0、#SRDY0)はCh.0、P04～P07(SIN1、SOUT1、#SCLK1、#SRDY1)はCh.1で使用します。"0"を書き込んだ場合、その端子は入出力兼用ポート端子となります。

転送モードにより必要な入出力端子は異なります(表8.3参照)。

コールドスタート時、CFPは"0"(入出力兼用ポート)に設定されます。ホットスタート時はイニシャルリセット前の状態を保持します。

CFEX7–CFEX4: P0[7:4]ポート機能拡張(D[7:4]/0x402DF<ポート機能拡張レジスタ>)

入出力兼用ポート端子の拡張機能を選択します。

"1"書き込み: 拡張機能端子

"0"書き込み: 入出力兼用ポート端子/シリアルインタフェース入出力端子

読み出し: 可能

CFEX[7:4]に"1"を書き込むと、P07～P04ポートが高速DMA用の信号出力ポートとして機能します。

CFEX[7:4]が"0"の場合はCFP0[7:4]が有効となり、その設定に従ってP07～P04ポートが入出力兼用ポート端子またはシリアルインタフェースCh.1入出力端子となります。

コールドスタート時、CFEX[7:4]は"0"(入出力兼用ポート端子/シリアルインタフェース入出力端子)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

TXD07–TXD00: Ch.0送信データ(D[7:0]/0x401E0<シリアルI/F Ch.0送信データレジスタ>)**TXD17–TXD10: Ch.1送信データ(D[7:0]/0x401E5<シリアルI/F Ch.1送信データレジスタ>)**

送信データを設定します。

TXENxに"1"を書き込み後、このレジスタ(送信バッファ)にデータを書き込むことにより送信を開始します。データがシフトレジスタに転送された時点で、TDBExが"1"(送信バッファエンプティ)にセットされます。同時に送信バッファエンプティ割り込み要因も発生します。それ以降であれば、シリアルインタフェースが送信中であっても次の送信データを書き込むことができます。

調歩同期式7ビットモードにおいては、TXDx7(MSB)が無効となります。

SOUT端子からはシリアル変換されたデータがLSBを先頭に、"1"に設定されたビットがHighレベル、"0"に設定されたビットがLowレベルとして出力されます。

このレジスタは読み出しも可能です。

イニシャルリセット時、TXDxの内容は不定となります。

RXD07–RXD00: Ch.0受信データ(D[7:0]/0x401E1<シリアルI/F Ch.0受信データレジスタ>)**RXD17–RXD10: Ch.1受信データ(D[7:0]/0x401E6<シリアルI/F Ch.1受信データレジスタ>)**

受信データが格納されます。

受信が終了し、シフトレジスタのデータがこのレジスタ(受信バッファ)に転送された時点でRDBFxが"1"(受信バッファフル)にセットされます。同時に受信バッファフル割り込み要因も発生します。これ以降、次のデータの受信を終了するまで、データの読み出しが可能です。このレジスタを読み出す前に次の受信を終了した場合は、新たな受信データで上書きされ、オーバーランエラーが発生します。

調歩同期式7ビットモードにおいては、RXDx7には"0"がロードされます。

SINx端子から入力されたシリアルデータは先頭をLSBとして、Highレベルのビットを"1"、Lowレベルのビットを"0"としてパラレル変換され、本バッファにロードされます。

このレジスタは読み出し専用で、書き込みは行えません。

イニシャルリセット時、RXDxの内容は不定となります。

TEND0: Ch.0送信終了フラグ(D5/0x401E2<シリアルI/F Ch.0ステータスレジスタ>)

TEND1: Ch.1送信終了フラグ(D5/0x401E7<シリアルI/F Ch.1ステータスレジスタ>)

送信状態を示します。

"1"読み出し: 送信中

"0"読み出し: 送信終了

書き込み: 無効

TENDxはデータ送信中に"1"となり、送信を終了すると"0"に戻ります。

クロック同期式マスタモードまたは調歩同期式モードで連続してデータを送信する場合、全データを送信するまで"1"を保持します(図8.4、図8.12参照)。クロック同期式スレーブモード時は1バイト送信するごとに"0"となります(図8.5参照)。

イニシャルリセット時、TENDxは"0"(送信終了)に設定されます。

FER0: Ch.0フレーミングエラーフラグ(D4/0x401E2<シリアルI/F Ch.0ステータスレジスタ>)

FER1: Ch.1フレーミングエラーフラグ(D4/0x401E7<シリアルI/F Ch.1ステータスレジスタ>)

フレーミングエラーの発生を示します。

"1"読み出し: エラー

"0"読み出し: エラーなし

"1"書き込み: 無効

"0"書き込み: "0"にリセット

FERxフラグはフレーミングエラーの発生を示すエラーフラグで、エラーが発生した場合に"1"となります。フレーミングエラーは、調歩同期式モードの受信時にストップビットが"0"になっていた場合に発生します。FERxフラグは"0"を書き込むことでリセットされます。

イニシャルリセット時、およびRXENxとTXENx共に"0"を書き込むとFERxフラグは"0"(エラーなし)に設定されます。

PER0: Ch.0パリティエラーフラグ(D3/0x401E2<シリアルI/F Ch.0ステータスレジスタ>)

PER1: Ch.1パリティエラーフラグ(D3/0x401E7<シリアルI/F Ch.1ステータスレジスタ>)

パリティエラーの発生を示します。

"1"読み出し: エラー

"0"読み出し: エラーなし

"1"書き込み: 無効

"0"書き込み: "0"にリセット

PERxフラグはパリティエラーの発生を示すエラーフラグで、エラーが発生した場合に"1"となります。パリティチェックはEPRxを"1"(パリティ付き)に設定した調歩同期式モードでのみ有効で、受信データをシフトレジスタから受信データレジスタに転送する際に行われます。PERxフラグは"0"を書き込むことでリセットされます。

イニシャルリセット時、およびRXENxとTXENx共に"0"を書き込むとPERxは"0"(エラーなし)に設定されます。

OER0: Ch.0オーバーランエラーフラグ(D2/0x401E2<シリアルI/F Ch.0ステータスレジスタ>)

OER1: Ch.1オーバーランエラーフラグ(D2/0x401E7<シリアルI/F Ch.1ステータスレジスタ>)

オーバーランエラーの発生を示します。

"1"読み出し: エラー

"0"読み出し: エラーなし

"1"書き込み: 無効

"0"書き込み: "0"にリセット

OERxフラグはオーバーランエラーの発生を示すエラーフラグで、エラーが発生した場合に"1"となります。オーバーランエラーは、受信データレジスタを読み出す前に次の受信が終了し、受信データレジスタが上書きされた場合に発生します。OERxフラグは"0"を書き込むことでリセットされます。

イニシャルリセット時、およびRXENxとTXENx共に"0"を書き込むとOERxは"0"(エラーなし)に設定されます。

TDBE0: Ch.0送信データバッファエンプティ(D1/0x401E2<シリアルI/F Ch.0ステータスレジスタ>)

TDBE1: Ch.1送信データバッファエンプティ(D1/0x401E7<シリアルI/F Ch.1ステータスレジスタ>)

送信データレジスタ(バッファ)の状態を示します。

"1"読み出し: バッファエンプティ

"0"読み出し: バッファフル

書き込み: 無効

TDBExは送信データレジスタに送信データが書き込まれると"0"となり、そのデータがシフトレジスタに転送されると(送信を開始すると)"1"となります。

送信データの書き込みは、このビットが"1"の場合に行います。

イニシャルリセット時、TDBExは"1"(バッファエンプティ)に設定されます。

RDBF0: Ch.0受信データバッファフル(D0/0x401E2<シリアルI/F Ch.0ステータスレジスタ>)

RDBF1: Ch.1受信データバッファフル(D0/0x401E7<シリアルI/F Ch.1ステータスレジスタ>)

受信データレジスタ(バッファ)の状態を示します。

"1"読み出し: バッファフル

"0"読み出し: バッファエンプティ

書き込み: 無効

RDBFxはシフトレジスタに受信したデータが受信データレジスタに転送されると(受信が完了すると)"1"となり、そのデータが読み出し可能であることを示します。データが読み出されると"0"に戻ります。

イニシャルリセット時、RDBFxは"0"(バッファエンプティ)に設定されます。

TXEN0: Ch.0送信許可(D7/0x401E3<シリアルI/F Ch.0制御レジスタ>)

TXEN1: Ch.1送信許可(D7/0x401E8<シリアルI/F Ch.1制御レジスタ>)

各チャンネルを送信許可状態に設定します。

"1"書き込み: 送信許可

"0"書き込み: 送信禁止

読み出し: 可能

TXENxに"1"を書き込むとそのチャンネルが送信許可状態となり、"0"を書き込むと送信禁止状態となります。転送モード等の設定を行う場合は、TXENxが"0"の状態で行ってください。

イニシャルリセット時、TXENxは"0"(送信禁止)に設定されます。

RXEN0: Ch.0受信許可(D6/0x401E3<シリアルI/F Ch.0制御レジスタ>)

RXEN1: Ch.1受信許可(D6/0x401E8<シリアルI/F Ch.1制御レジスタ>)

各チャンネルを受信許可状態に設定します。

"1"書き込み: 受信許可

"0"書き込み: 受信禁止

読み出し: 可能

RXENxに"1"を書き込むとそのチャンネルが受信許可状態となり、"0"を書き込むと受信禁止状態となります。転送モード等の設定を行う場合は、RXENxが"0"の状態で行ってください。

イニシャルリセット時、RXENxは"0"(受信禁止)に設定されます。

EPR0: Ch.0パリティイネーブル(D5/0x401E3<シリアルI/F Ch.0制御レジスタ>)

EPR1: Ch.1パリティイネーブル(D5/0x401E8<シリアルI/F Ch.1制御レジスタ>)

パリティ機能を選択します。

"1"書き込み: パリティ付

"0"書き込み: パリティなし

読み出し: 可能

EPRxによって、受信データのパリティチェック、および送信データへのパリティビットの付加を行うかどうかを選択します。EPRxに"1"を書き込むと受信データはパリティチェックが行われます。送信データに対してはパリティビットが自動的に付加されます。"0"を書き込んだ場合はチェックおよび付加は行われません。

パリティ機能は調歩同期式モードの場合にのみ有効で、クロック同期式モードではEPRxの設定は無効となります。

イニシャルリセット時、EPRxは不定となります。

PMD0: Ch.0パリティモード選択(D4/0x401E3<シリアルI/F Ch.0制御レジスタ>)

PMD1: Ch.1パリティモード選択(D4/0x401E8<シリアルI/F Ch.1制御レジスタ>)

奇数パリティ/偶数パリティを選択します。

"1"書き込み: 奇数パリティ

"0"書き込み: 偶数パリティ

読み出し: 可能

PMDxに"1"を書き込むと奇数パリティが選択され、"0"を書き込むと偶数パリティが選択されます。パリティチェックおよびパリティビットの付加はEPRxに"1"が書き込まれている場合の調歩同期式転送にのみ有効で、EPRxに"0"が書き込まれている場合は、PMDxの設定は無効となります。

イニシャルリセット時、PMDxは不定となります。

STPB0: Ch.0ストップビット選択(D3/0x401E3<シリアルI/F Ch.0制御レジスタ>)

STPB1: Ch.1ストップビット選択(D3/0x401E8<シリアルI/F Ch.1制御レジスタ>)

調歩同期式転送を行う場合のストップビット長を選択します。

"1"書き込み: 2ビット

"0"書き込み: 1ビット

読み出し: 可能

STPBxは調歩同期式転送時にのみ有効なストップビット選択ビットです。"1"を書き込むとストップビットが2ビットに、"0"を書き込むと1ビットになります。スタートビットは1ビットに固定です。

クロック同期式転送を行う場合、STPBxの設定は無効となります。

イニシャルリセット時、STPBxは不定となります。

SSCK0: Ch.0入力クロック選択(D2/0x401E3<シリアルI/F Ch.0制御レジスタ>)

SSCK1: Ch.1入力クロック選択(D2/0x401E8<シリアルI/F Ch.1制御レジスタ>)

調歩同期式転送のクロック源を選択します。

"1"書き込み: #SCLK (外部クロック)

"0"書き込み: 内部クロック

読み出し: 可能

調歩同期式モード時に、内部クロック(8ビットプログラマブルタイマの出力)を使用するか、外部クロック(#SCLKx端子から入力)を使用するか選択します。SSCKxに"1"を書き込むと外部クロック、"0"を書き込むと内部クロックが選択されます。

イニシャルリセット時、SSCKxは不定となります。

SMD01–SMD00: Ch.0転送モード選択(D[1:0]/0x401E3<シリアルI/F Ch.0制御レジスタ>)

SMD11–SMD10: Ch.1転送モード選択(D[1:0]/0x401E8<シリアルI/F Ch.1制御レジスタ>)

シリアルインタフェースの転送モードを表8.11のとおり設定します。

表8.11 転送モードの設定

SMDx1	SMDx0	転送モード
1	1	調歩同期式8ビットモード
1	0	調歩同期式7ビットモード
0	1	クロック同期式スレーブモード
0	0	クロック同期式マスタモード

SMDxは読み出しも可能です。

IrDAインタフェースを使用する場合は、必ず調歩同期式モードに設定してください。

イニシャルリセット時、SMDxは不定となります。

DIVMD0: Ch.0サンプリングクロック分周比選択(D4/0x401E4<シリアルI/F Ch.0 IrDAレジスタ>)

DIVMD1: Ch.1サンプリングクロック分周比選択(D4/0x401E9<シリアルI/F Ch.1 IrDAレジスタ>)

サンプリングクロックの分周比を選択します。

"1"書き込み: 1/8

"0"書き込み: 1/16

読み出し: 可能

調歩同期式転送のサンプリングクロックを生成するための分周比を選択します。DIVMDxに"1"を書き込むと、シリアルインタフェースの入力クロック(8ビットプログラマブルタイマ出力または#SCLKx入力)を1/8に分周してサンプリングクロックを生成します。"0"を書き込んだ場合は1/16に分周されます。

イニシャルリセット時、DIVMDxは不定となります。

IRTL0: Ch.0 IrDA出力論理反転(D3/0x401E4<シリアルI/F Ch.0 IrDAレジスタ>)

IRTL1: Ch.1 IrDA出力論理反転(D3/0x401E9<シリアルI/F Ch.1 IrDAレジスタ>)

IrDA出力信号の論理を反転します。

"1"書き込み: 反転

"0"書き込み: 反転なし

読み出し: 可能

IrDAインタフェースを使用する場合に、SOUTx出力信号の論理を外部に接続する赤外線通信回路に合わせて設定します。IRTLxに"1"を書き込むと、出力データが"0"のときにHighパルスを出力するように設定されます(出力データが"1"のときはLowレベルを保持)。

"0"を書き込んだ場合は、出力データが"0"のときにLowパルスを出力するように設定されます(出力データが"1"のときはHighレベルを保持)。

イニシャルリセット時、IRTLxは不定となります。

IRRL0: Ch.0 IrDA入力論理反転(D2/0x401E4<シリアルI/F Ch.0 IrDAレジスタ>)

IRRL1: Ch.1 IrDA入力論理反転(D2/0x401E9<シリアルI/F Ch.1 IrDAレジスタ>)

IrDA入力信号の論理を反転します。

"1"書き込み: 反転

"0"書き込み: 反転なし

読み出し: 可能

IrDAインタフェースを使用する場合に、外部に接続する赤外線通信回路からの入力信号の論理をシリアルインタフェースに合わせて設定します。IRRLxに"1"を書き込むと、Highパルスを"0"として入力します。

"0"を書き込んだ場合は、Lowパルスを"0"として入力します。

イニシャルリセット時、IRRLxは不定となります。

IRMD01–IRMD00: Ch.0 IrDAインタフェース機能選択(D[1:0]/0x401E4<シリアルI/F Ch.0 IrDAレジスタ>)

IRMD11–IRMD10: Ch.1 IrDAインタフェース機能選択(D[1:0]/0x401E9<シリアルI/F Ch.0 IrDAレジスタ>)

IrDAインタフェース機能を選択します。

表8.12 IrDAインタフェースの設定

IRMDx1	IRMDx0	設定内容
1	1	設定禁止(reserved)
1	0	IrDA 1.0インタフェース
0	1	設定禁止(reserved)
0	0	通常のインタフェース

IrDAインタフェース機能を使用する場合は、調歩同期式モードに設定するとともに、IRMDxに"10"を書き込んでください。IrDA機能を使用しない場合はIRMDxに"00"を書き込んでください。
イニシャルリセット時、IRMDxは不定となります。

注: この選択は、必ず転送モード等、他の設定の前に行ってください。

PSIO02–PSIO00: Ch.0割り込みレベル

(D[6:4]/0x40269<8bitタイマ, シリアルI/F Ch.0割り込みプライオリティレジスタ>)

PSIO12–PSIO10: Ch.1割り込みレベル

(D[2:0]/0x4026A<シリアルI/F Ch.1, A/D変換器割り込みプライオリティレジスタ>)

シリアルインタフェース割り込みの優先レベルを設定します。

各チャンネルごとに、割り込みの優先レベルを0～7の範囲で設定できます。

イニシャルリセット時、PSIOxは不定となります。

ESERR0, ESRX0, ESTX0: Ch.0割り込みイネーブル

(D0, D1, D2/0x40276<シリアルI/F割り込みイネーブルレジスタ>)

ESERR1, ESRX1, ESTX1: Ch.1割り込みイネーブル

(D3, D4, D5/0x40276<シリアルI/F割り込みイネーブルレジスタ>)

CPUに対する割り込みの発生を許可または禁止します。

"1"書き込み: 割り込み許可

"0"書き込み: 割り込み禁止

読み出し: 可能

ESERRx, ESRXx, ESTXxは、それぞれ各チャンネルの受信エラー、受信バッファフル、送信バッファエンプティの割り込み要因に対応する割り込みイネーブルビットで、"1"に設定した割り込みが許可され、"0"に設定した割り込みが禁止されます。

イニシャルリセット時、割り込みイネーブルレジスタは"0"(割り込み禁止)に設定されます。

FSERR0, FSRX0, FSTX0: Ch.0割り込み要因フラグ

(D0, D1, D2/0x40286<シリアルI/F割り込み要因フラグレジスタ>)

FSERR1, FSRX1, FSTX1: Ch.1割り込み要因フラグ

(D3, D4, D5/0x40286<シリアルI/F割り込み要因フラグレジスタ>)

シリアルインタフェース割り込みの発生状態を示します。

- 読み出し時

"1"読み出し: 割り込み要因あり

"0"読み出し: 割り込み要因なし

- リセットオンリー方式書き込み時 (デフォルト)

"1"書き込み: 要因フラグをリセット

"0"書き込み: 無効

- リード/ライト方式書き込み時

"1"書き込み: 要因フラグをセット

"0"書き込み: 要因フラグをリセット

FSERRx, FSRXx, FSTXxフラグは、それぞれ各チャンネルの受信エラー、受信バッファフル、送信バッファエンプティの割り込みに対応する割り込み要因フラグで、それぞれの要因の発生により"1"にセットされます。

送信バッファエンプティ割り込み要因は、送信データが送信データレジスタからシフトレジスタに転送されたところで発生します。

受信バッファフル割り込み要因は、受信データがシフトレジスタから受信データレジスタに転送されたところで発生します。

受信エラー割り込み要因は、データ受信時にパリティエラー、フレーミングエラー、オーバーランエラーが検出された場合に発生します。

このとき、以下の条件が成立していれば、CPUに対し割り込みが発生します。

1. 対応する割り込みイネーブルレジスタのビットが"1"に設定されている。
2. 他の割り込み優先レベルの高い割り込み要求が発生していない。
3. PSRのIEビットが"1"(割り込み許可)に設定されている。
4. 対応する割り込みプライオリティレジスタがCPUの割り込みレベル(IL)より高いレベルに設定されている。

なお、受信バッファフル、送信バッファエンプティの割り込み要因をIDMA要求として使用する場合、上記の条件が成立している場合でも、割り込み要因発生時点でCPUに対する割り込み要求は出力されません。IDMAの設定で割り込みを許可してあれば、IDMAによるデータ転送終了後に上記の条件で割り込みが発生します。

割り込み要因フラグは割り込みイネーブルレジスタや割り込みプライオリティレジスタの設定にかかわらず、割り込み要因の発生により"1"にセットされます。

割り込み発生後、次の割り込みを受け付けるには、割り込み要因フラグのリセットとPSRの再設定(割り込みプライオリティレジスタが示すレベルより低いレベルをILに設定しIEビットを"1"にセットするか、reti命令を実行する)が必要です。

割り込み要因フラグはソフトウェアによる書き込みによってのみリセットされます。割り込み要因フラグをリセットせずにPSRを割り込み受け付け可能な状態に再設定(reti命令の実行も含む)すると、再度同じ割り込みが発生しますので注意してください。また、リセットのための書き込み値はリセットオンリー方式(RSTONLY = "1")の場合が"1"、リード/ライト方式(RSTONLY = "0")の場合が"0"となりますので注意してください。

イニシャルリセット時、これらのフラグはすべて不定となりますので、必ずソフトウェアでリセットしてください。

RSRX0, RSTX0: Ch.0 IDMAリクエスト

(D6, D7/0x40292<16bitタイマ5, 8bitタイマ, シリアルI/F Ch.0 IDMAリクエストレジスタ>)

RSRX1, RSTX1: Ch.1 IDMAリクエスト

(D0, D1/0x40293<シリアルI/F Ch.1, A/D IDMAリクエストレジスタ>)

割り込み要因発生時にIDMAを起動するかどうか設定します。

- セットオンリー方式(デフォルト)

"1"書き込み: IDMA要求

"0"書き込み: 無効

読み出し: 可能

- リード/ライト方式

"1"書き込み: IDMA要求

"0"書き込み: 割り込み要求

読み出し: 可能

RSRXx, RSTXxはそれぞれ各チャネルの受信バッファフル、送信バッファエンプティの割り込み要因に対応するIDMAリクエストビットで、"1"に設定すると割り込み要因発生時にIDMAが起動し、プログラムされたデータ転送を行います。"0"に設定すると通常の割り込み処理が行われ、IDMAは起動しません。

IDMAについては"IDMA(インテリジェントDMA)"を参照してください。

イニシャルリセット時、これらのビットは"0"(割り込み要求)に設定されます。

DESRX0, DESTX0: Ch.0 IDMAイネーブル

(D6, D7/0x40296<16bitタイマ5, 8bitタイマ, シリアルI/F Ch.0 IDMAイネーブルレジスタ>)

DESRX1, DESTX1: Ch.1 IDMAイネーブル

(D0, D1/0x40297<シリアルI/F Ch.1, A/D IDMAイネーブルレジスタ>)

割り込み要因によるIDMA転送を許可または禁止します。

- セットオンリー方式(デフォルト)

- "1"書き込み: IDMA許可

- "0"書き込み: 無効

- 読み出し: 可能

- リード/ライト方式

- "1"書き込み: IDMA許可

- "0"書き込み: IDMA禁止

- 読み出し: 可能

DESRXx、DESTXxはそれぞれ各チャンネルの受信バッファフル、送信バッファエンプティの割り込み要因に対応するIDMAイネーブルビットで、"1"に設定すると割り込み要因発生時にIDMAが起動し、プログラムされたデータ転送を行います。"0"に設定すると通常の割り込み処理が行われ、IDMAは起動しません。イニシャルリセット時、これらのビットは"0"(IDMA禁止)に設定されます。

プログラミング上の注意事項

- (1) シリアルインタフェースの各種設定は、送受信が禁止の状態(TXENx = RXENx = "0")で行ってください。
- (2) シリアルインタフェースが送信(受信)中は、TXENx(RXENx)を"0"に設定しないでください。また、slp命令も実行しないでください。
- (3) クロック同期式転送は送受信で共通のクロックラインを使用する半二重通信です。したがって、TXENxとRXENxを同時に許可に設定することはできません。
- (4) イニシャルリセット後、割り込み要因フラグは不定となります。不要な割り込みやIDMA要求の発生を防止するため、必ずプログラムでリセットしてください。
- (5) 受信エラーが発生した場合、受信エラー割り込み要因と受信バッファフル割り込み要因が同時に発生します。ただし、受信エラー割り込みの優先順位が受信バッファフル割り込みよりも高く設定されていますので、受信エラー割り込みの処理が先に実行されます。このため、受信エラー割り込み処理の中で受信バッファフル割り込み要因フラグをリセットする必要があります。
- (6) 割り込み発生後は、同じ要因による割り込みの再発生を防止するため、PSRを再設定またはreti命令を実行する前に必ず割り込み要因フラグをリセットしてください。
- (7) シリアルインタフェースは、次の手順で初期設定してください。




図8.18 シリアルインタフェースの初期設定手順

- (8) クロック同期式マスターモードで送信する場合、(7)のフローに従って初期設定を行った後、必要に応じて送信データを送信データレジスタに書き込みます。ただし、この書き込みは8ビットタイマからのクロックがシリアルインタフェースに供給されている状態(具体的には最低1回は8ビットタイマのアンダーフローを発生させる)で行ってください。これ以外の場合、書き込んだ送信データの前に0xFFが送信されます。
- (9) シリアルインタフェースの転送レートは、最大1Mbpsと規定します。
- (10) 受信途中で、受信回路を止める場合は送信、受信ともに禁止に設定してください。

このページはblankです。

III-9 入出力ポート

C33周辺回路ブロックは42本の入出力端子を持っています。それぞれ、内部周辺回路の入出力端子として使用されますが、周辺回路用に使わない端子については、汎用の入出力ポートとして使用することができます。この章では、汎用入出力ポートとして使用する場合の機能と制御方法について説明します。

入力ポート (Kポート)

入力ポートの構成

C33周辺回路ブロックは13ビットの入力ポート(K50～K54、K60～K67)を内蔵しています。図9.1に入力ポートの構造を示します。




図9.1 入力ポートの構造

各入力ポート端子は3ステートバッファを通して直接内部データバスに接続されており、入力ポート読み出し時点での入力信号の状態がそのままデータとして読み込まれます。

入力ポート端子

入力端子は、表9.1に示すとおり周辺回路用の入出力端子を兼ねており、入力ポートとして使用するか、周辺回路用を使用するかを機能選択レジスタによってビット単位に設定できるようになっています。周辺回路用に使わない端子は、すべて割り込み機能を持つ汎用入力ポート端子として使用できます。

表9.1 入力端子

端子名	I/O	Pull-up	機 能	機能選択ビット
K50/#DMAREQ0	I	あり	入力ポート/高速DMA要求0	CFK50(K5機能選択レジスタ0x402C0•D0)
K51/#DMAREQ1	I	あり	入力ポート/高速DMA要求1	CFK51(K5機能選択レジスタ0x402C0•D1)
K52/#ADTRG	I	あり	入力ポート/AD変換器トリガ	CFK52(K5機能選択レジスタ0x402C0•D2)
K53/#DMAREQ2	I	あり	入力ポート/高速DMA要求2	CFK53(K5機能選択レジスタ0x402C0•D3)
K54/#DMAREQ3	I	あり	入力ポート/高速DMA要求3	CFK54(K5機能選択レジスタ0x402C0•D4)
K60/AD0	I	—	入力ポート/AD変換器入力0	CFK60(K6機能選択レジスタ0x402C3•D0)
K61/AD1	I	—	入力ポート/AD変換器入力1	CFK61(K6機能選択レジスタ0x402C3•D1)
K62/AD2	I	—	入力ポート/AD変換器入力2	CFK62(K6機能選択レジスタ0x402C3•D2)
K63/AD3	I	—	入力ポート/AD変換器入力3	CFK63(K6機能選択レジスタ0x402C3•D3)
K64/AD4	I	—	入力ポート/AD変換器入力4	CFK64(K6機能選択レジスタ0x402C3•D4)
K65/AD5	I	—	入力ポート/AD変換器入力5	CFK65(K6機能選択レジスタ0x402C3•D5)
K66/AD6	I	—	入力ポート/AD変換器入力6	CFK66(K6機能選択レジスタ0x402C3•D6)
K67/AD7	I	—	入力ポート/AD変換器入力7	CFK67(K6機能選択レジスタ0x402C3•D7)

コールドスタート時は、すべて入力ポート端子Kxx(機能選択ビットCFKxx="0")に設定されます。内蔵周辺回路に使用の場合は、CFKxxに"1"を書き込んでください。その場合の機能の詳細は、各周辺回路の説明を参照してください。

ホットスタート時は、リセット前の状態を保持します。

A/D変換器入力に設定したポートを読み出した場合、データは常に"0"となります。

使用上の注意

K60～K67の入力バッファの電源はAVDD(A/D変換器用電源)です。したがって、以下の点に注意してください。

- 1) K60～K67を汎用入力ポートとして使用する場合、ポートに入力する電圧はHighレベル=AVDD、Lowレベル=VSSとしてください。
- 2) 他のポートと同様にHighレベル=VDDEで使用する場合、必ずVDDE=AVDDEとして使用してください。AVDDE>VDDEの場合にVDDEを入力すると、入力バッファに電流が流れてしまいます。AVDDE<VDDEではVDDE電源からAVDDE電源に対して電流が流れてしまいます。
- 3) ポートを使用しない場合に外部でレベルを固定するには、VSSまたはAVDDに接続してください。

入力ポートのI/Oメモリ

表9.2に入力ポートの制御ビットを示します。

表9.2 入力ポートの制御ビット

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
K5機能選択 レジスタ	00402C0 (B)	D7-5	–	reserved	–	–	–	読み出し時: 0
		D4	CFK54	K54機能選択	1 #DMAREQ3 0 K54	0	R/W	
		D3	CFK53	K53機能選択	1 #DMAREQ2 0 K53	0	R/W	
		D2	CFK52	K52機能選択	1 #ADTRG 0 K52	0	R/W	
		D1	CFK51	K51機能選択	1 #DMAREQ1 0 K51	0	R/W	
		D0	CFK50	K50機能選択	1 #DMAREQ0 0 K50	0	R/W	
K5入力ポート データレジスタ	00402C1 (B)	D7-5	–	reserved	–	–	–	読み出し時: 0
		D4	K54D	K54入力ポートデータ	1 High 0 Low	–	R	
		D3	K53D	K53入力ポートデータ		–	R	
		D2	K52D	K52入力ポートデータ		–	R	
		D1	K51D	K51入力ポートデータ		–	R	
		D0	K50D	K50入力ポートデータ		–	R	
K6機能選択 レジスタ	00402C3 (B)	D7	CFK67	K67機能選択	1 AD7 0 K67	0	R/W	
		D6	CFK66	K66機能選択	1 AD6 0 K66	0	R/W	
		D5	CFK65	K65機能選択	1 AD5 0 K65	0	R/W	
		D4	CFK64	K64機能選択	1 AD4 0 K64	0	R/W	
		D3	CFK63	K63機能選択	1 AD3 0 K63	0	R/W	
		D2	CFK62	K62機能選択	1 AD2 0 K62	0	R/W	
		D1	CFK61	K61機能選択	1 AD1 0 K61	0	R/W	
		D0	CFK60	K60機能選択	1 AD0 0 K60	0	R/W	
K6入力ポート データレジスタ	00402C4 (B)	D7	K67D	K67入力ポートデータ	1 High 0 Low	–	R	
		D6	K66D	K66入力ポートデータ		–	R	
		D5	K65D	K65入力ポートデータ		–	R	
		D4	K64D	K64入力ポートデータ		–	R	
		D3	K63D	K63入力ポートデータ		–	R	
		D2	K62D	K62入力ポートデータ		–	R	
		D1	K61D	K61入力ポートデータ		–	R	
		D0	K60D	K60入力ポートデータ		–	R	

CFK54–CFK50: K5[4:0]機能選択(D[4:0]/0x402C0<K5機能選択レジスタ>)

CFK67–CFK60: K6[7:0]機能選択(D[7:0]/0x402C3<K6機能選択レジスタ>)

入力ポート端子の機能を選択します。

"1"書き込み: 周辺回路用端子

"0"書き込み: 入力ポート端子

読み出し: 可能

CFKレジスタのビットに"1"を書き込むと、対応する端子が周辺回路用に設定されます(表9.1参照)。<"0"に設定されたビットに対応する端子は汎用入力ポート端子として使用可能です。

コールドスタート時、CFKは"0"(入力ポート端子)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

K54D–K50D: K5[4:0]入力ポートデータ(D[4:0]/0x402C1<K5入力ポートデータレジスタ>)

K67D–K60D: K6[7:0]入力ポートデータ(D[7:0]/0x402C4<K6入力ポートデータレジスタ>)

入力ポート端子の入力データが読み出せます。

"1"読み出し: Highレベル

"0"読み出し: Lowレベル

書き込み: 無効

入力ポートの各端子電圧がそれぞれHigh(V_{DD})レベルのとき"1"、Low(V_{SS})レベルのとき"0"として直接読み出せます。

本ビットは読み出し専用のため、書き込み動作は無効となります。

A/D変換器入力に設定したポートを読み出した場合、データは常に"0"となります。

入出力兼用ポート (Pポート)

入出力兼用ポートの構成

C33周辺回路ブロックは、プログラムにより入出力方向の切り換えが可能な29ビットの入出力兼用ポート (P00～P07、P10～P16、P20～P27、P30～P35)を内蔵しています。
図9.2に入出力兼用ポートの構造を示します。




図9.2 入出力兼用ポートの構造

入出力兼用ポート端子

入出力端子は、表9.3に示すとおり周辺回路用の入出力端子を兼ねており、入出力兼用ポートとして使用するか、周辺回路用に使用するかを機能選択レジスタによってビット単位に設定できるようになっています。周辺回路用に使用しない端子は、すべて汎用入出力兼用ポート端子として使用できます。

表9.3 入出力端子

端子名	I/O	Pull-up	機 能	機能選択ビット
P00/SIN0	I/O	—	入出力兼用ポート/シリアルIF Ch.0データ入力	CFP00(P0機能選択レジスタ0x402D0•D0)
P01/SOUT0	I/O	—	入出力兼用ポート/シリアルIF Ch.0データ出力	CFP01(P0機能選択レジスタ0x402D0•D1)
P02/#SCLK0	I/O	—	入出力兼用ポート/シリアルIF Ch.0クロック入出力	CFP02(P0機能選択レジスタ0x402D0•D2)
P03/#SRDY0	I/O	—	入出力兼用ポート/シリアルIF Ch.0レディ入出力	CFP03(P0機能選択レジスタ0x402D0•D3)
P04/SIN1/ #DMAACK2	I/O	—	入出力兼用ポート/シリアルIF Ch.1データ入力/ #DMAACK2出力(Ex)	CFP04(P0機能選択レジスタ0x402D0•D4) CFEX4(ポート機能拡張レジスタ0x402DF•D4)
P05/SOUT1/ #DMAEND2	I/O	—	入出力兼用ポート/シリアルIF Ch.1データ出力/ #DMAEND2出力(Ex)	CFP05(P0機能選択レジスタ0x402D0•D5) CFEX5(ポート機能拡張レジスタ0x402DF•D5)
P06/#SCLK1/ #DMAACK3	I/O	—	入出力兼用ポート/シリアルIF Ch.1クロック入出力/ #DMAACK3出力(Ex)	CFP06(P0機能選択レジスタ0x402D0•D6) CFEX6(ポート機能拡張レジスタ0x402DF•D6)
P07/#SRDY1/ #DMAEND3	I/O	—	入出力兼用ポート/シリアルIF Ch.1レディ入出力/ #DMAEND3出力(Ex)	CFP07(P0機能選択レジスタ0x402D0•D7) CFEX7(ポート機能拡張レジスタ0x402DF•D7)
P10/EXCL0/ T8UF0/DST0 *	I/O	—	入出力兼用ポート/16bitタイマ0イベントカウンタ 入力(I) / 8bitタイマ0出力(O) / DST0出力(Ex)	CFP10(P1機能選択レジスタ0x402D4•D0) CFEX1(ポート機能拡張レジスタ0x402DF•D1)
P11/EXCL1/ T8UF1/DST1 *	I/O	—	入出力兼用ポート/16bitタイマ1イベントカウンタ 入力(I) / 8bitタイマ1出力(O) / DST1出力(Ex)	CFP11(P1機能選択レジスタ0x402D4•D1) CFEX1(ポート機能拡張レジスタ0x402DF•D1)
P12/EXCL2/ T8UF2/DST2 *	I/O	—	入出力兼用ポート/16bitタイマ2イベントカウンタ 入力(I) / 8bitタイマ2出力(O) / DST2出力(Ex)	CFP12(P1機能選択レジスタ0x402D4•D2) CFEX0(ポート機能拡張レジスタ0x402DF•D0)
P13/EXCL3/ T8UF3/DPCO *	I/O	—	入出力兼用ポート/16bitタイマ3イベントカウンタ 入力(I) / 8bitタイマ3出力(O) / DPCO出力(Ex)	CFP13(P1機能選択レジスタ0x402D4•D3) CFEX1(ポート機能拡張レジスタ0x402DF•D1)
P14/FOSC1/ DCLK *	I/O	—	入出力兼用ポート/低速(OSC1)クロック出力/ DCLK出力(Ex)	CFP14(P1機能選択レジスタ0x402D4•D4) CFEX0(ポート機能拡張レジスタ0x402DF•D0)
P15/EXCL4 /#DMAEND0	I/O	—	入出力兼用ポート/16bitタイマ4イベントカウンタ 入力(I) / #DMAACK0出力(O)	CFP15(P1機能選択レジスタ0x402D4•D5)
P16/EXCL5 /#DMAEND1	I/O	—	入出力兼用ポート/16bitタイマ5イベントカウンタ 入力(I) / #DMAACK1出力(O)	CFP16(P1機能選択レジスタ0x402D4•D6)

(I): 入力モード, (O): 出力モード, (Ex): 拡張機能

*: P10～P14端子は3V系I/O電圧のみ使用可能です。

端子名	I/O	Pull-up	機 能	機能選択ビット
P20/#DRD	I/O	—	入出力兼用ポート/#DRD出力	CFP20(P2機能選択レジスタ0x402D8•D0)
P21/#DWE/ #GAAS	I/O	—	入出力兼用ポート/#DWE出力/ GAアドレスストロブ出力(Ex)	CFP21(P2機能選択レジスタ0x402D8•D1) CFEX2(ポート機能拡張レジスタ0x402DF•D2)
P22/TM0	I/O	—	入出力兼用ポート/16bitタイマ0出力	CFP22(P2機能選択レジスタ0x402D8•D2)
P23/TM1	I/O	—	入出力兼用ポート/16bitタイマ1出力	CFP23(P2機能選択レジスタ0x402D8•D3)
P24/TM2	I/O	—	入出力兼用ポート/16bitタイマ2出力	CFP24(P2機能選択レジスタ0x402D8•D4)
P25/TM3	I/O	—	入出力兼用ポート/16bitタイマ3出力	CFP25(P2機能選択レジスタ0x402D8•D5)
P26/TM4	I/O	—	入出力兼用ポート/16bitタイマ4出力	CFP26(P2機能選択レジスタ0x402D8•D6)
P27/TM5	I/O	—	入出力兼用ポート/16bitタイマ5出力	CFP27(P2機能選択レジスタ0x402D8•D7)
P30/#WAIT/ #CE4&5	I/O	—	入出力兼用ポート/#WAIT入力(I)/#CE4&5出力(O)	CFP30(P3機能選択レジスタ0x402DC•D0)
P31/#BUSGET/ #GARD	I/O	—	入出力兼用ポート/#BUSGET出力/ GAリード信号出力(Ex)	CFP31(P3機能選択レジスタ0x402DC•D1) CFEX3(ポート機能拡張レジスタ0x402DF•D3)
P32/#DMAACK0	I/O	—	入出力兼用ポート/#DMAACK0出力	CFP32(P3機能選択レジスタ0x402DC•D2)
P33/#DMAACK1	I/O	—	入出力兼用ポート/#DMAACK1出力	CFP33(P3機能選択レジスタ0x402DC•D3)
P34/#BUSREQ/ #CE6	I/O	—	入出力兼用ポート/#BUSREQ入力(I)/#CE6出力(O)	CFP34(P3機能選択レジスタ0x402DC•D4)
P35/#BUSACK	I/O	—	入出力兼用ポート/#BUSACK出力	CFP35(P3機能選択レジスタ0x402DC•D5)

(I): 入力モード, (O): 出力モード, (Ex): 拡張機能

コールドスタート時は、すべて入出力兼用ポート端子Pxx(機能選択ビットCFPxx="0")に設定されます。内蔵周辺回路に使用する場合は、CFPxxに"1"を書き込んでください。その場合の機能の詳細は、各周辺回路の説明を参照してください。ホットスタート時は、リセット前の状態を保持します。

P10～P13、P15～P16、P30およびP34端子は入出力兼用ポートの他に、それぞれ2種類(P10～P13は3種類)の周辺回路と共用されます。そのどちらの周辺回路用に使用するかは、後述するI/O制御レジスタによる入出力方向の設定によって決まります。

P04～P07、P10～P14、P21およびP31ポートは表中の(Ex)で示される拡張機能を持っています。それらの機能は、ポート機能拡張レジスタ(0x402DF)のCFEXxに"1"を書き込むことで選択されます。

CFEXxの設定はCFPxxに優先します。コールドスタート時、CFEX1とCFEX0は"1"に設定され、P10～P14ポートがデバッグ用信号出力ポートとして機能します。

I/O制御レジスタと入力/出力モード

入出力兼用ポートは、それぞれのビットに対応したI/O制御レジスタにデータを書き込むことによって、入力モードあるいは出力モードに設定されます。

P07～P00用I/O制御: IOC0[7:0] (P0 I/O制御レジスタ0x402D2•D[7:0])

P16～P10用I/O制御: IOC1[6:0] (P1 I/O制御レジスタ0x402D6•D[6:0])

P27～P20用I/O制御: IOC2[7:0] (P2 I/O制御レジスタ0x402DA•D[7:0])

P35～P30用I/O制御: IOC3[5:0] (P3 I/O制御レジスタ0x402DE•D[5:0])

入力モードに設定する場合はI/O制御レジスタに"0"を書き込みます。入力モードに設定された入出力兼用ポートは、ハイインピーダンス状態となり入力ポートとして機能します。

入力モード時の読み出しでは入力端子の状態が直接読み込まれ、そのデータは入力端子がHigh(VDD)レベルのときに"1"、Low(VSS)レベルのときに"0"となります。

入力モード時においても、端子の状態に影響を与えることなくデータレジスタに対して書き込みは行えます。

出力モードに設定する場合はI/O制御レジスタに"1"を書き込みます。出力モードに設定された入出力兼用ポートは出力ポートとして機能し、ポート出力データが"1"の場合にHigh(VDD)レベル、"0"の場合にLow(VSS)レベルを出力します。

コールドスタート時、I/O制御レジスタは"0"(入力モード)に設定されます。

ホットスタート時は、リセット前の状態を保持します。

注: P10～P14、P15～P16、P30およびP34を周辺回路用の端子に設定した場合は、IOC1xによる入出力方向制御により端子機能が変わります。

入出力兼用ポートのI/Oメモリ

表9.4に入出力兼用ポートの制御ビットを示します。

表9.4 入出力兼用ポートの制御ビット

レジスタ名	アドレス	ビット	名 称	機 能	設 定			Init.	R/W	注 釈	
P0機能選択 レジスタ	00402D0 (B)	D7	CFP07	P07機能選択	1	#SRDY1	0	P07	0	R/W	拡張機能(0x402DF)
		D6	CFP06	P06機能選択	1	#SCLK1	0	P06	0	R/W	
		D5	CFP05	P05機能選択	1	SOUT1	0	P05	0	R/W	
		D4	CFP04	P04機能選択	1	SIN1	0	P04	0	R/W	
		D3	CFP03	P03機能選択	1	#SRDY0	0	P03	0	R/W	
		D2	CFP02	P02機能選択	1	#SCLK0	0	P02	0	R/W	
		D1	CFP01	P01機能選択	1	SOUT0	0	P01	0	R/W	
		D0	CFP00	P00機能選択	1	SIN0	0	P00	0	R/W	
P0入出力兼用 ポートデータ レジスタ	00402D1 (B)	D7	P07D	P07入出力兼用ポートデータ	1	High	0	Low	0	R/W	
		D6	P06D	P06入出力兼用ポートデータ					0	R/W	
		D5	P05D	P05入出力兼用ポートデータ					0	R/W	
		D4	P04D	P04入出力兼用ポートデータ					0	R/W	
		D3	P03D	P03入出力兼用ポートデータ					0	R/W	
		D2	P02D	P02入出力兼用ポートデータ					0	R/W	
		D1	P01D	P01入出力兼用ポートデータ					0	R/W	
		D0	P00D	P00入出力兼用ポートデータ					0	R/W	
P0 I/O制御 レジスタ	00402D2 (B)	D7	IOC07	P07 I/O制御	1	出力	0	入力	0	R/W	
		D6	IOC06	P06 I/O制御					0	R/W	
		D5	IOC05	P05 I/O制御					0	R/W	
		D4	IOC04	P04 I/O制御					0	R/W	
		D3	IOC03	P03 I/O制御					0	R/W	
		D2	IOC02	P02 I/O制御					0	R/W	
		D1	IOC01	P01 I/O制御					0	R/W	
		D0	IOC00	P00 I/O制御					0	R/W	
P1機能選択 レジスタ	00402D4 (B)	D7	–	reserved	–			–	–	読み出し時: 0	
		D6	CFP16	P16機能選択	1	EXCL5 #DMAEND1	0	P16	0	R/W	拡張機能(0x402DF)
		D5	CFP15	P15機能選択	1	EXCL4 #DMAEND0	0	P15	0	R/W	
		D4	CFP14	P14機能選択	1	FOSC1	0	P14	0	R/W	
		D3	CFP13	P13機能選択	1	EXCL3 T8UF3	0	P13	0	R/W	
		D2	CFP12	P12機能選択	1	EXCL2 T8UF2	0	P12	0	R/W	
		D1	CFP11	P11機能選択	1	EXCL1 T8UF1	0	P11	0	R/W	
		D0	CFP10	P10機能選択	1	EXCL0 T8UF0	0	P10	0	R/W	
P1入出力兼用 ポートデータ レジスタ	00402D5 (B)	D7	–	reserved	–			–	–	読み出し時: 0	
		D6	P16D	P16入出力兼用ポートデータ	1	High	0	Low	0	R/W	
		D5	P15D	P15入出力兼用ポートデータ					0	R/W	
		D4	P14D	P14入出力兼用ポートデータ					0	R/W	
		D3	P13D	P13入出力兼用ポートデータ					0	R/W	
		D2	P12D	P12入出力兼用ポートデータ					0	R/W	
		D1	P11D	P11入出力兼用ポートデータ					0	R/W	
		D0	P10D	P10入出力兼用ポートデータ					0	R/W	
P1 I/O制御 レジスタ	00402D6 (B)	D7	–	reserved					–		
		D6	IOC16	P16 I/O制御	1	出力	0	入力	0	R/W	
		D5	IOC15	P15 I/O制御					0	R/W	
		D4	IOC14	P14 I/O制御					0	R/W	
		D3	IOC13	P13 I/O制御					0	R/W	
		D2	IOC12	P12 I/O制御					0	R/W	
		D1	IOC11	P11 I/O制御					0	R/W	
		D0	IOC10	P10 I/O制御					0	R/W	
P2機能選択 レジスタ	00402D8 (B)	D7	CFP27	P27機能選択					1	TM5	
		D6	CFP26	P26機能選択	1	TM4	0	P26	0	R/W	
		D5	CFP25	P25機能選択	1	TM3	0	P25	0	R/W	
		D4	CFP24	P24機能選択	1	TM2	0	P24	0	R/W	
		D3	CFP23	P23機能選択	1	TM1	0	P23	0	R/W	
		D2	CFP22	P22機能選択	1	TM0	0	P22	0	R/W	
		D1	CFP21	P21機能選択	1	#DWE	0	P21	0	R/W	
		D0	CFP20	P20機能選択	1	#DRD	0	P20	0	R/W	

レジスタ名	アドレス	ビット	名 称	機 能	設 定			Init.	R/W	注 釈	
P2入出力兼用 ポートデータ レジスタ	00402D9 (B)	D7	P27D	P27入出力兼用ポートデータ	1	High	0	Low	0	R/W	
		D6	P26D	P26入出力兼用ポートデータ					0	R/W	
		D5	P25D	P25入出力兼用ポートデータ					0	R/W	
		D4	P24D	P24入出力兼用ポートデータ					0	R/W	
		D3	P23D	P23入出力兼用ポートデータ					0	R/W	
		D2	P22D	P22入出力兼用ポートデータ					0	R/W	
		D1	P21D	P21入出力兼用ポートデータ					0	R/W	
		D0	P20D	P20入出力兼用ポートデータ					0	R/W	
P2 I/O制御 レジスタ	00402DA (B)	D7	IOC27	P27 I/O制御	1	出力	0	入力	0	R/W	
		D6	IOC26	P26 I/O制御					0	R/W	
		D5	IOC25	P25 I/O制御					0	R/W	
		D4	IOC24	P24 I/O制御					0	R/W	
		D3	IOC23	P23 I/O制御					0	R/W	
		D2	IOC22	P22 I/O制御					0	R/W	
		D1	IOC21	P21 I/O制御					0	R/W	
		D0	IOC20	P20 I/O制御					0	R/W	
P3機能選択 レジスタ	00402DC (B)	D7-6	—	reserved	—			—	—	読み出し時: 0	
		D5	CFP35	P35機能選択	1	#BUSACK	0	P35	0	R/W	拡張機能(0x402DF)
		D4	CFP34	P34機能選択	1	#BUSREQ #CE6	0	P34	0	R/W	
		D3	CFP33	P33機能選択	1	#DMAACK1	0	P33	0	R/W	
		D2	CFP32	P32機能選択	1	#DMAACK0	0	P32	0	R/W	
		D1	CFP31	P31機能選択	1	#BUSGET	0	P31	0	R/W	
		D0	CFP30	P30機能選択	1	#WAIT #CE4/#CE5	0	P30	0	R/W	
P3入出力兼用 ポートデータ レジスタ	00402DD (B)	D7-6	—	reserved	—			—	—	読み出し時: 0	
		D5	P35D	P35入出力兼用ポートデータ	1	High	0	Low	0	R/W	
		D4	P34D	P34入出力兼用ポートデータ					0	R/W	
		D3	P33D	P33入出力兼用ポートデータ					0	R/W	
		D2	P32D	P32入出力兼用ポートデータ					0	R/W	
		D1	P31D	P31入出力兼用ポートデータ					0	R/W	
		D0	P30D	P30入出力兼用ポートデータ					0	R/W	
P3 I/O制御 レジスタ	00402DE (B)	D7-6	—	reserved	—			—	—	読み出し時: 0	
		D5	IOC35	P35 I/O制御	1	出力	0	入力	0	R/W	
		D4	IOC34	P34 I/O制御					0	R/W	
		D3	IOC33	P33 I/O制御					0	R/W	
		D2	IOC32	P32 I/O制御					0	R/W	
		D1	IOC31	P31 I/O制御					0	R/W	
		D0	IOC30	P30 I/O制御					0	R/W	
ポート機能拡張 レジスタ	00402DF (B)	D7	CFEX7	P07ポート機能拡張	1	#DMAEND3	0	P07, etc.	0	R/W	
		D6	CFEX6	P06ポート機能拡張	1	#DMAACK3	0	P06, etc.	0	R/W	
		D5	CFEX5	P05ポート機能拡張	1	#DMAEND2	0	P05, etc.	0	R/W	
		D4	CFEX4	P04ポート機能拡張	1	#DMAACK2	0	P04, etc.	0	R/W	
		D3	CFEX3	P31ポート機能拡張	1	#GARD	0	P31, etc.	0	R/W	
		D2	CFEX2	P21ポート機能拡張	1	#GAAS	0	P21, etc.	0	R/W	
		D1	CFEX1	P10, P11, P13ポート機能拡張	1	DST0 DST1 DPC0	0	P10, etc. P11, etc. P13, etc.	1	R/W	
		D0	CFEX0	P12, P14ポート機能拡張	1	DST2 DCLK	0	P12, etc. P14, etc.	1	R/W	

CFP07–CFP00: P0[7:0]機能選択(D[7:0]/0x402D0<P0機能選択レジスタ>)

CFP16–CFP10: P1[6:0]機能選択(D[6:0]/0x402D4<P1機能選択レジスタ>)

CFP27–CFP20: P2[7:0]機能選択(D[7:0]/0x402D8<P2機能選択レジスタ>)

CFP35–CFP30: P3[5:0]機能選択(D[5:0]/0x402DC<P3機能選択レジスタ>)

入出力兼用ポート端子の機能を選択します。

"1"書き込み: 周辺回路用端子

"0"書き込み: 入出力兼用ポート端子

読み出し: 可能

CFPレジスタのビットに"1"を書き込むと、対応する端子が周辺回路用に設定されます(表9.3参照)。
"0"に設定されたビットに対応する端子は汎用入出力兼用ポート端子として使用可能です。

コールドスタート時、CFPは"0"(入出力兼用ポート端子)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

P07D–P00D: P0[7:0]入出力兼用ポートデータ(D[7:0]/0x402D1<P0入出力兼用ポートデータレジスタ>)
P16D–P10D: P1[6:0]入出力兼用ポートデータ(D[6:0]/0x402D5<P1入出力兼用ポートデータレジスタ>)
P27D–P20D: P2[7:0]入出力兼用ポートデータ(D[7:0]/0x402D9<P2入出力兼用ポートデータレジスタ>)
P35D–P30D: P3[5:0]入出力兼用ポートデータ(D[5:0]/0x402DD<P3入出力兼用ポートデータレジスタ>)

入出力兼用ポート端子のデータの読み出し、および出力データの設定を行います。

- データ書き込み時
 - "1"書き込み: Highレベル
 - "0"書き込み: Lowレベル

入出力兼用ポートが出力モードに設定されている場合、書き込んだデータがそのまま入出力兼用ポート端子に出力されます。ポートデータとして"1"を書き込んだ場合はポート端子はHigh(VDD,VDE)レベルとなり、"0"を書き込んだ場合はLow(VSS)レベルとなります。

入力モードの場合もポートデータの書き込みは行えます。

- データ読み出し時
 - "1"読み出し: Highレベル
 - "0"読み出し: Lowレベル

入出力兼用ポートが入力モード、出力モードにかかわらず、ポート端子の電圧レベルが読み出されます。端子電圧がHigh(VDD,VDE)レベルの場合は"1"、Low(VSS)レベルの場合は"0"がそれぞれ入力データとして読み出されます。

コールドスタート時、データビットはすべて"0"に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

IOC07–IOC00: P0[7:0]ポートI/O制御(D[7:0]/0x402D2<P0 I/O制御レジスタ>)
IOC16–IOC10: P1[6:0]ポートI/O制御(D[6:0]/0x402D6<P1 I/O制御レジスタ>)
IOC27–IOC20: P2[7:0]ポートI/O制御(D[7:0]/0x402DA<P2 I/O制御レジスタ>)
IOC35–IOC30: P3[5:0]ポートI/O制御(D[5:0]/0x402DE<P3 I/O制御レジスタ>)

入出力兼用ポートの入力/出力モードを設定します。

- "1"書き込み: 出力モード
- "0"書き込み: 入力モード
- 読み出し: 無効

IOCレジスタは各入出力兼用ポートにビット単位で対応するI/O制御レジスタです。IOCビットを"1"に設定すると対応する入出力兼用ポートが出力モードとなり、"0"に設定すると入力モードとなります。

コールドスタート時、IOCはすべて"0"(入力モード)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

入出力兼用ポート端子を周辺回路用の端子に設定した場合、P10～P13、P15～P16、P30、P34はIOC1xによる入出力方向制御により端子機能が変わります。

CFEX0: P12, P14機能拡張(D0/0x402DF<ポート機能拡張レジスタ>)
CFEX1: P10, P11, P13機能拡張(D1/0x402DF<ポート機能拡張レジスタ>)
CFEX2: P21機能拡張(D2/0x402DF<ポート機能拡張レジスタ>)
CFEX3: P31機能拡張(D3/0x402DF<ポート機能拡張レジスタ>)
CFEX4: P04機能拡張(D4/0x402DF<ポート機能拡張レジスタ>)
CFEX5: P05機能拡張(D5/0x402DF<ポート機能拡張レジスタ>)
CFEX6: P06機能拡張(D6/0x402DF<ポート機能拡張レジスタ>)
CFEX7: P07機能拡張(D7/0x402DF<ポート機能拡張レジスタ>)

入出力兼用ポート端子の拡張機能を選択します。

"1"書き込み: 拡張機能端子

"0"書き込み: 入出力兼用ポート端子/周辺回路用端子

読み出し: 無効

CFEXxに"1"を書き込むと、対応する端子が拡張機能用の入出力端子に設定されます。CFEXxが"0"の場合はCFPビットが有効となります。

コールドスタート時、CFEX0およびCFEX1は"1"(拡張機能端子)に設定され、その他のビットは"0"(入出力兼用ポート端子/周辺回路用端子)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

入力割り込み

入力ポートと入出力兼用ポートは8系列のポート入力割り込みと2系列のキー入力割り込みをサポートしています。

ポート入力割り込み

ポート入力割り込み回路は8本の割り込み系列(FPT7～FPT0)を持ち、それぞれの割り込み要因を発生するポートを選択することができます。

割り込み条件についても、入力信号のエッジで割り込みを発生させるか、レベルによって発生させるか選択可能です。

図9.3にポート入力割り込み回路の構成を示します。




図9.3 ポート入力割り込み回路の構成

■ 入力端子の選択

各割り込み要因ごとに、入力端子を既定の4本の中から選択できます。
表9.5に各要因で選択可能な入力端子と選択に使用する制御ビットを示します。

表9.5 ポート入力割り込み用入力端子の選択

割り込み 要因	制御ビット	SPT設定			
		11	10	01	00
FPT7	SPT7[1:0] (ポート入力割り込み選択レジスタ2 0x402C7・D[7:6])	P27	P07	P33	K67
FPT6	SPT6[1:0] (ポート入力割り込み選択レジスタ2 0x402C7・D[5:4])	P26	P06	P32	K66
FPT5	SPT5[1:0] (ポート入力割り込み選択レジスタ2 0x402C7・D[3:2])	P25	P05	P31	K65
FPT4	SPT4[1:0] (ポート入力割り込み選択レジスタ2 0x402C7・D[1:0])	P24	P04	K54	K64
FPT3	SPT3[1:0] (ポート入力割り込み選択レジスタ1 0x402C6・D[7:6])	P23	P03	K53	K63
FPT2	SPT2[1:0] (ポート入力割り込み選択レジスタ1 0x402C6・D[5:4])	P22	P02	K52	K62
FPT1	SPT1[1:0] (ポート入力割り込み選択レジスタ1 0x402C6・D[3:2])	P21	P01	K51	K61
FPT0	SPT0[1:0] (ポート入力割り込み選択レジスタ1 0x402C6・D[1:0])	P20	P00	K50	K60

■ ポート入力割り込みの発生条件

各ポート入力割り込みは、入力信号のエッジまたはレベルで発生させることができます。エッジとレベルの選択は、ポート入力割り込みエッジ/レベル選択レジスタ(0x402C9)のSEPTxビットで行います。SEPTxを"1"に設定するとFPTx割り込みは入力信号のエッジで発生し、"0"を設定すると信号レベルで発生します。

また、割り込みを発生させる信号の極性を、ポート入力割り込み入力極性選択レジスタ(0x402C8)のSPPTxビットで選択します。

これらのレジスタにより、ポート入力割り込み条件は表9.6のように決まります。

表9.6 ポート入力割り込み発生条件

SEPTx	SPPTx	FPTx割り込み条件
1	1	立ち上がりエッジ
1	0	立ち下がりエッジ
0	1	Highレベル
0	0	Lowレベル

入力信号が指定された状態に変化すると、割り込み要因フラグFPが"1"にセットされ、割り込みコントローラによる他の割り込み条件が整っていれば割り込みを発生します。

キー入力割り込み

キー入力割り込み回路は2本の割り込み系列(FPK1、FPK0)を持ち、それぞれの割り込み要因を発生するポートの組み合わせを選択することができます。
割り込み条件についても、ソフトウェアで選択可能です。
図9.4にキー入力割り込み回路の構成を示します。




図9.4 キー入力割り込み回路の構成

■ 入力端子の選択

FPK1割り込みには、4ビットの入力端子系列を既定の4種類の中から選択できます。FPK0割り込みには、5ビットの入力端子系列を選択できます。

表9.7に各要因で選択可能な入力端子系列と選択に使用する制御ビットを示します。

表9.7 キー入力割り込み用入力端子の選択

割り込み 要因	制御ビット	SPPK設定			
		11	10	01	00
FPK1	SPPK1[1:0] (キー入力割り込み選択レジスタ0x402CA・D[3:2])	P2[7:4]	P0[7:4]	K6[7:4]	K6[3:0]
FPK0	SPPK0[1:0] (キー入力割り込み選択レジスタ0x402CA・D[1:0])	P2[4:0]	P0[4:0]	K6[4:0]	K5[4:0]

■ キー入力割り込み発生条件

キー入力割り込み回路には、入力割り込み条件を設定する入力マスクレジスタ(FPK0用: SMPK0 [4:0]、FPK1用: SMPK1[3:0])と入力比較レジスタ(FPK0用: SCPK0[4:0]、FPK1用: SCPK0[3:0])が設けられています。

入力マスクレジスタSMPKは、入力端子系列内で割り込みに使用しない入力端子を選択します。割り込みコントローラの割り込みイネーブルレジスタが割り込み系列ごとの割り込み要因をマスクするのに対し、入力マスクレジスタSMPKは入力端子個別にマスク設定を行います。

入力比較レジスタSCPKは、各入力ポートの割り込みを入力の立ち上がりエッジで発生させるか、立ち下がりエッジで発生させるかを選択します。

入力マスクレジスタSMPKによって割り込みが許可されている入力端子と入力比較レジスタSCPKとの内容が一致状態から不一致状態に変化すると、割り込み要因フラグFKが"1"にセットされ、他の割り込み条件が整っていれば割り込みを発生します。

図9.5にFPK0の割り込み発生例を示します。なお、割り込みコントローラの制御レジスタはFPK0割り込みが発生可能な状態に設定されているものとします。



図9.5 FPK0割り込み発生例(SPPK[1:0]でK5[4:0]が選択されている場合)

III 周辺回路ブロック: 入出力ポート

K50は入力マスクビットSMPK00によって割り込みが禁止されているため、(2)の時点では割り込みは発生しません。

次に(3)でK53が"0"になるため、割り込みが許可されている入力端子K5[4:1]のデータと入力比較レジスタSCPK[4:1]のデータとの不一致により割り込みが発生します。

前述のとおり、入力データと入力比較レジスタSCPKの内容が一致状態から不一致状態に変化することが割り込み発生条件となるため、(4)のように不一致状態から、別の不一致状態に変化しても割り込みは発生しません。したがって、割り込み発生後に再度割り込みを発生させる場合は、入力端子の状態を一度入力比較レジスタSCPKと同じ内容に戻すか、入力比較レジスタSCPKを再設定する必要があります。なお、SMPKによって割り込みが禁止されている入力端子については割り込み発生条件に影響を与えません。

FPK1についても同様に割り込みが発生します。

割り込みコントローラの制御レジスタ

各入力割り込み系列ごとに用意されている割り込みコントローラの制御レジスタを、表9.8に示します。

表9.8 割り込みコントローラの制御レジスタ

割り込み系列	割り込み要因フラグ	割り込みイネーブルレジスタ	割り込みプライオリティレジスタ
FPT7	FP7(D5/0x40287)	EP7(D5/0x40277)	PP7L[2:0](D[6:4]/0x4026D)
FPT6	FP6(D4/0x40287)	EP6(D4/0x40277)	PP6L[2:0](D[2:0]/0x4026D)
FPT5	FP5(D3/0x40287)	EP5(D3/0x40277)	PP5L[2:0](D[6:4]/0x4026C)
FPT4	FP4(D2/0x40287)	EP4(D2/0x40277)	PP4L[2:0](D[2:0]/0x4026C)
FPT3	FP3(D3/0x40280)	EP3(D3/0x40270)	PP3L[2:0](D[6:4]/0x40261)
FPT2	FP2(D2/0x40280)	EP2(D2/0x40270)	PP2L[2:0](D[2:0]/0x40261)
FPT1	FP1(D1/0x40280)	EP1(D1/0x40270)	PP1L[2:0](D[6:4]/0x40260)
FPT0	FP0(D0/0x40280)	EP0(D0/0x40270)	PP0L[2:0](D[2:0]/0x40260)
FPK1	FK1(D5/0x40280)	EK1(D5/0x40270)	PK1L[2:0](D[6:4]/0x40262)
FPK0	FK0(D4/0x40280)	EK0(D4/0x40270)	PK0L[2:0](D[2:0]/0x40262)

前述の入力割り込み発生条件が成立すると、それぞれに対応した割り込み要因フラグが"1"にセットされます。その割り込み要因に対応する割り込みイネーブルレジスタのビットが"1"に設定されていると割り込み要求が発生します。

割り込みイネーブルレジスタのビットを"0"に設定しておくことにより、その要因による割り込みを禁止することもできます。割り込み要因フラグは、割り込みイネーブルレジスタの設定にかかわらず("0"に設定されていても)、割り込み条件の成立によって"1"にセットされます。

割り込みプライオリティレジスタは、割り込み系列ごとの割り込みの優先レベル(0~7)を設定します。CPUに対する割り込み要求は、他に優先レベルの高い割り込み要求が発生していないことが条件となります。

また、入力割り込み要求を実際にCPUが受け付けるのは、PSRのIEビットが"1"(割り込み許可)に、ILが割り込みプライオリティレジスタで設定した入力割り込みのレベルよりも小さな値に設定されている場合に限られます。

これらの割り込み制御レジスタの詳細と割り込み発生時の動作については"ITC(割り込みコントローラ)"を参照してください。

■ インテリジェントDMA

ポート入力割り込みは、各割り込み要因によってインテリジェントDMA(IDMA)を起動することができます。これにより、ポート入力をトリガとしたDMA転送が行えます。

各要因に設定されたIDMAチャンネル番号は次のとおりです。

IDMA Ch.	IDMA Ch.
FPT0入力割り込み: 1	FPT4入力割り込み: 28
FPT1入力割り込み: 2	FPT5入力割り込み: 29
FPT2入力割り込み: 3	FPT6入力割り込み: 30
FPT3入力割り込み: 4	FPT7入力割り込み: 31

IDMAを起動させるには、表9.9に示すIDMAリクエストビットおよびIDMAイネーブルビットに"1"を書き込んでおきます。また、IDMA側の転送条件等の設定も必要です。

表9.9 IDMA転送の制御ビット

割り込み要因	IDMAリクエストビット	IDMAイネーブルビット
FPT7	RP7(D7/0x40293)	DEP7(D7/0x40297)
FPT6	RP6(D6/0x40293)	DEP6(D6/0x40297)
FPT5	RP5(D5/0x40293)	DEP5(D5/0x40297)
FPT4	RP4(D4/0x40293)	DEP4(D4/0x40297)
FPT3	RP3(D3/0x40290)	DEP3(D3/0x40294)
FPT2	RP2(D2/0x40290)	DEP2(D2/0x40294)
FPT1	RP1(D1/0x40290)	DEP1(D1/0x40294)
FPT0	RP0(D0/0x40290)	DEP0(D0/0x40294)

IDMAリクエストビットとIDMAイネーブルビットが"1"に設定されていると、割り込み要因の発生でIDMAが起動します。その時点で割り込み要求は発生しません。割り込み要求はDMA転送終了後に発生します。また、DMA転送のみを行い、割り込みは発生しないように設定することもできます。DMA転送とDMA転送終了後の割り込み制御については、"IDMA(インテリジェントDMA)"を参照してください。

■ トラップベクタ

各入力割り込み要因のトラップベクタアドレスは、デフォルトでそれぞれ以下のとおり設定されています。

FPT0入力割り込み: 0x0C00040
 FPT1入力割り込み: 0x0C00044
 FPT2入力割り込み: 0x0C00048
 FPT3入力割り込み: 0x0C0004C
 FPK0入力割り込み: 0x0C00050
 FPK1入力割り込み: 0x0C00054
 FPT4入力割り込み: 0x0C00110
 FPT5入力割り込み: 0x0C00114
 FPT6入力割り込み: 0x0C00118
 FPT7入力割り込み: 0x0C0011C

なお、トラップテーブルのベースアドレスはTTBRレジスタ(0x48134～0x48137)で変更することも可能です。

入力割り込みのI/Oメモリ

表9.10にポート入力割り込みおよびキー入力割り込みの制御ビットを示します。

表9.10 入力割り込みの制御ビット

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
ポート入力 割り込み0/1 プライオリティ レジスタ	0040260 (B)	D7	–	reserved	–	–	–	読み出し時: 0
		D6	PP1L2	ポート入力1	0~7	X	R/W	
		D5	PP1L1	割り込みレベル		X		
		D4	PP1L0			X		
		D3	–	reserved	–	–	–	読み出し時: 0
		D2	PP0L2	ポート入力0	0~7	X	R/W	
		D1	PP0L1	割り込みレベル		X		
		D0	PP0L0			X		
ポート入力 割り込み2/3 プライオリティ レジスタ	0040261 (B)	D7	–	reserved	–	–	–	読み出し時: 0
		D6	PP3L2	ポート入力3	0~7	X	R/W	
		D5	PP3L1	割り込みレベル		X		
		D4	PP3L0			X		
		D3	–	reserved	–	–	–	読み出し時: 0
		D2	PP2L2	ポート入力2	0~7	X	R/W	
		D1	PP2L1	割り込みレベル		X		
		D0	PP2L0			X		
キー入力割り込 みプライオリテ ィレジスタ	0040262 (B)	D7	–	reserved	–	–	–	読み出し時: 0
		D6	PK1L2	キー入力1	0~7	X	R/W	
		D5	PK1L1	割り込みレベル		X		
		D4	PK1L0			X		
		D3	–	reserved	–	–	–	読み出し時: 0
		D2	PK0L2	キー入力0	0~7	X	R/W	
		D1	PK0L1	割り込みレベル		X		
		D0	PK0L0			X		
ポート入力 割り込み4/5 プライオリティ レジスタ	004026C (B)	D7	–	reserved	–	–	–	読み出し時: 0
		D6	PP5L2	ポート入力5	0~7	X	R/W	
		D5	PP5L1	割り込みレベル		X		
		D4	PP5L0			X		
		D3	–	reserved	–	–	–	読み出し時: 0
		D2	PP4L2	ポート入力4	0~7	X	R/W	
		D1	PP4L1	割り込みレベル		X		
		D0	PP4L0			X		
ポート入力 割り込み6/7 プライオリティ レジスタ	004026D (B)	D7	–	reserved	–	–	–	読み出し時: 0
		D6	PP7L2	ポート入力7	0~7	X	R/W	
		D5	PP7L1	割り込みレベル		X		
		D4	PP7L0			X		
		D3	–	reserved	–	–	–	読み出し時: 0
		D2	PP6L2	ポート入力6	0~7	X	R/W	
		D1	PP6L1	割り込みレベル		X		
		D0	PP6L0			X		
キー入力, ポート入力0~3 割り込み イネーブル レジスタ	0040270 (B)	D7~6	–	reserved	–	–	–	読み出し時: 0
		D5	EK1	キー入力1	1 許可 0 禁止	0	R/W	
		D4	EK0	キー入力0		0	R/W	
		D3	EP3	ポート入力3		0	R/W	
		D2	EP2	ポート入力2		0	R/W	
		D1	EP1	ポート入力1		0	R/W	
		D0	EP0	ポート入力0		0	R/W	
ポート入力4~7, 計時タイマ, A/D 割り込みイネー ブルレジスタ	0040277 (B)	D7~6	–	reserved	–	–	–	読み出し時: 0
		D5	EP7	ポート入力7	1 許可 0 禁止	0	R/W	
		D4	EP6	ポート入力6		0	R/W	
		D3	EP5	ポート入力5		0	R/W	
		D2	EP4	ポート入力4		0	R/W	
		D1	ECTM	計時タイマ		0	R/W	
		D0	EADE	A/D変換器		0	R/W	
キー入力, ポート入力0~3 割り込み要因 フラグレジスタ	0040280 (B)	D7~6	–	reserved	–	–	–	読み出し時: 0
		D5	FK1	キー入力1	1 要因発生 0 要因なし	X	R/W	
		D4	FK0	キー入力0		X	R/W	
		D3	FP3	ポート入力3		X	R/W	
		D2	FP2	ポート入力2		X	R/W	
		D1	FP1	ポート入力1		X	R/W	
		D0	FP0	ポート入力0		X	R/W	

レジスタ名	アドレス	ビット	名 称	機 能	設 定				Init.	R/W	注 釈
ポート入力4-7、 計時タイマ、A/D 割り込み要因 フラグレジスタ	0040287 (B)	D7-6	—	reserved	1	要因発生	0	要因なし	—	—	読み出し時: 0
		D5	FP7	ポート入力7					X	R/W	
		D4	FP6	ポート入力6					X	R/W	
		D3	FP5	ポート入力5					X	R/W	
		D2	FP4	ポート入力4					X	R/W	
		D1	FCTM	計時タイマ					X	R/W	
		D0	FADE	A/D変換器					X	R/W	
ポート入力0-3、 高速DMA Ch.0/1、 16bitタイマ0 IDMAリクエスト レジスタ	0040290 (B)	D7	R16TC0	16bitタイマ0コンペアA	1	IDMA要求	0	割り込み 要求	0	R/W	
		D6	R16TU0	16bitタイマ0コンペアB					0	R/W	
		D5	RHDM1	高速DMA Ch.1					0	R/W	
		D4	RHDM0	高速DMA Ch.0					0	R/W	
		D3	RP3	ポート入力3					0	R/W	
		D2	RP2	ポート入力2					0	R/W	
		D1	RP1	ポート入力1					0	R/W	
		D0	RP0	ポート入力0					0	R/W	
シリアル/F Ch.1, A/D, ポー ト入力4-7 IDMAリクエスト レジスタ	0040293 (B)	D7	RP7	ポート入力7	1	IDMA要求	0	割り込み 要求	0	R/W	
		D6	RP6	ポート入力6					0	R/W	
		D5	RP5	ポート入力5					0	R/W	
		D4	RP4	ポート入力4					0	R/W	
		D3	—	reserved	1	IDMA要求	0	割り込み 要求	—	—	読み出し時: 0
		D2	RADE	A/D変換器					0	R/W	
		D1	RSTX1	SIF Ch.1送信バッファエンプティ					0	R/W	
		D0	RSRX1	SIF Ch.1受信バッファフル					0	R/W	
ポート入力0-3、 高速DMA Ch.0/1、 16bitタイマ0 IDMAイネーブル レジスタ	0040294 (B)	D7	DE16TC0	16bitタイマ0コンペアA	1	IDMA許可	0	IDMA禁止	0	R/W	
		D6	DE16TU0	16bitタイマ0コンペアB					0	R/W	
		D5	DEHDM1	高速DMA Ch.1					0	R/W	
		D4	DEHDM0	高速DMA Ch.0					0	R/W	
		D3	DEP3	ポート入力3					0	R/W	
		D2	DEP2	ポート入力2					0	R/W	
		D1	DEP1	ポート入力1					0	R/W	
		D0	DEP0	ポート入力0					0	R/W	
シリアル/F Ch.1, A/D, ポー ト入力4-7 IDMAイネーブル レジスタ	0040297 (B)	D7	DEP7	ポート入力7	1	IDMA許可	0	IDMA禁止	0	R/W	
		D6	DEP6	ポート入力6					0	R/W	
		D5	DEP5	ポート入力5					0	R/W	
		D4	DEP4	ポート入力4					0	R/W	
		D3	—	reserved	1	IDMA許可	0	IDMA禁止	—	—	読み出し時: 0
		D2	DEADE	A/D変換器					0	R/W	
		D1	DESTX1	SIF Ch.1送信バッファエンプティ					0	R/W	
		D0	DESRX1	SIF Ch.1受信バッファフル					0	R/W	
ポート入力 割り込み選択 レジスタ1	00402C6 (B)	D7	SPT31	FPT3割り込み入力ポート選択	11	10	01	00	0	R/W	
		D6	SPT30	FPT2割り込み入力ポート選択					0	R/W	
		D5	SPT21	FPT2割り込み入力ポート選択					0	R/W	
		D4	SPT20	FPT1割り込み入力ポート選択					0	R/W	
		D3	SPT11	FPT1割り込み入力ポート選択					0	R/W	
		D2	SPT10	FPT0割り込み入力ポート選択					0	R/W	
		D1	SPT01	FPT0割り込み入力ポート選択					0	R/W	
		D0	SPT00	FPT0割り込み入力ポート選択					0	R/W	
ポート入力 割り込み選択 レジスタ2	00402C7 (B)	D7	SPT71	FPT7割り込み入力ポート選択	11	10	01	00	0	R/W	
		D6	SPT70	FPT6割り込み入力ポート選択					0	R/W	
		D5	SPT61	FPT6割り込み入力ポート選択					0	R/W	
		D4	SPT60	FPT5割り込み入力ポート選択					0	R/W	
		D3	SPT51	FPT5割り込み入力ポート選択					0	R/W	
		D2	SPT50	FPT4割り込み入力ポート選択					0	R/W	
		D1	SPT41	FPT4割り込み入力ポート選択					0	R/W	
		D0	SPT40	FPT4割り込み入力ポート選択					0	R/W	
ポート入力 割り込み 入力極性選択 レジスタ	00402C8 (B)	D7	SPPT7	FPT7入力極性選択	1	Highレベル または 立ち上がり エッジ	0	Lowレベル または 立ち下がり エッジ	1	R/W	
		D6	SPPT6	FPT6入力極性選択					1	R/W	
		D5	SPPT5	FPT5入力極性選択					1	R/W	
		D4	SPPT4	FPT4入力極性選択					1	R/W	
		D3	SPPT3	FPT3入力極性選択					1	R/W	
		D2	SPPT2	FPT2入力極性選択					1	R/W	
		D1	SPPT1	FPT1入力極性選択					1	R/W	
		D0	SPPT0	FPT0入力極性選択					1	R/W	
ポート入力 割り込み エッジ/レベル 選択レジスタ	00402C9 (B)	D7	SEPT7	FPT7エッジ/レベル選択	1	エッジ	0	レベル	1	R/W	
		D6	SEPT6	FPT6エッジ/レベル選択					1	R/W	
		D5	SEPT5	FPT5エッジ/レベル選択					1	R/W	
		D4	SEPT4	FPT4エッジ/レベル選択					1	R/W	
		D3	SEPT3	FPT3エッジ/レベル選択					1	R/W	
		D2	SEPT2	FPT2エッジ/レベル選択					1	R/W	
		D1	SEPT1	FPT1エッジ/レベル選択					1	R/W	
		D0	SEPT0	FPT0エッジ/レベル選択					1	R/W	

III 周辺回路ブロック: 入出力ポート

レジスタ名	アドレス	ビット	名 称	機 能	設 定				Init.	R/W	注 釈	
キー入力 割り込み選択 レジスタ	00402CA (B)	D7-4	-	reserved	-				-	-	読み出し時: 0	
		D3	SPPK11	FPK1割り込み入力ポート選択	11	10	01	00	0	R/W		
		D2	SPPK10	FPK0割り込み入力ポート選択	P2[7:4]		P0[7:4]	K6[7:4]	K6[3:0]	0		
		D1	SPPK01		11	10	01	00	0	R/W		
		D0	SPPK00		P2[4:0]		P0[4:0]	K6[4:0]	K5[4:0]	0		
キー入力 割り込み(FPK0) 入力比較 レジスタ	00402CC (B)	D7-5	-	reserved	-				-	-	読み出し時: 0	
		D4	SCPK04	FPK04入力比較	1	High	0	Low	0	R/W		
		D3	SCPK03	FPK03入力比較					0	R/W		
		D2	SCPK02	FPK02入力比較					0	R/W		
		D1	SCPK01	FPK01入力比較					0	R/W		
		D0	SCPK00	FPK00入力比較					0	R/W		
キー入力 割り込み(FPK1) 入力比較 レジスタ	00402CD (B)	D7-4	-	reserved	-				-	-	読み出し時: 0	
		D3	SCPK13	FPK13入力比較	1	High	0	Low	0	R/W		
		D2	SCPK12	FPK12入力比較					0	R/W		
		D1	SCPK11	FPK11入力比較					0	R/W		
		D0	SCPK10	FPK10入力比較					0	R/W		
キー入力 割り込み(FPK0) 入力マスク レジスタ	00402CE (B)	D7-5	-	reserved	-				-	-	読み出し時: 0	
		D4	SMPK04	FPK04入力マスク	1	割り込み 許可	0	割り込み 禁止	0	R/W		
		D3	SMPK03	FPK03入力マスク					0	R/W		
		D2	SMPK02	FPK02入力マスク					0	R/W		
		D1	SMPK01	FPK01入力マスク					0	R/W		
		D0	SMPK00	FPK00入力マスク					0	R/W		
キー入力 割り込み(FPK1) 入力マスク レジスタ	00402CF (B)	D7-4	-	reserved	-				-	-	読み出し時: 0	
		D3	SMPK13	FPK13入力マスク	1	割り込み 許可	0	割り込み 禁止	0	R/W		
		D2	SMPK12	FPK12入力マスク					0	R/W		
		D1	SMPK11	FPK11入力マスク					0	R/W		
		D0	SMPK10	FPK10入力マスク					0	R/W		

SPT71-SPT70: FPT7割り込み入力ポート選択(D[7:6]/0x402C7<ポート入力割り込み選択レジスタ2>)
SPT61-SPT60: FPT6割り込み入力ポート選択(D[5:4]/0x402C7<ポート入力割り込み選択レジスタ2>)
SPT51-SPT50: FPT5割り込み入力ポート選択(D[3:2]/0x402C7<ポート入力割り込み選択レジスタ2>)
SPT41-SPT40: FPT4割り込み入力ポート選択(D[1:0]/0x402C7<ポート入力割り込み選択レジスタ2>)
SPT31-SPT30: FPT3割り込み入力ポート選択(D[7:6]/0x402C6<ポート入力割り込み選択レジスタ1>)
SPT21-SPT20: FPT2割り込み入力ポート選択(D[5:4]/0x402C6<ポート入力割り込み選択レジスタ1>)
SPT11-SPT10: FPT1割り込み入力ポート選択(D[3:2]/0x402C6<ポート入力割り込み選択レジスタ1>)
SPT01-SPT00: FPT0割り込み入力ポート選択(D[1:0]/0x402C6<ポート入力割り込み選択レジスタ1>)

ポート入力割り込みに使用する入力端子を選択します。

表9.11 ポート入力割り込み用入力端子の選択

割り込み 系列	SPT設定			
	11	10	01	00
FPT7	P27	P07	P33	K67
FPT6	P26	P06	P32	K66
FPT5	P25	P05	P31	K65
FPT4	P24	P04	K54	K64
FPT3	P23	P03	K53	K63
FPT2	P22	P02	K52	K62
FPT1	P21	P01	K51	K61
FPT0	P20	P00	K50	K60

コールドスタート時、SPTは"00"に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

SPPT7–SPPT0: 入力極性選択(D[7:0]/0x402C8<ポート入力割り込み入力極性選択レジスタ>)

ポート入力割り込みを発生させる入力信号の極性を選択します。

- "1"書き込み: Highレベルまたは立ち上がりエッジ
- "0"書き込み: Lowレベルまたは立ち下がりエッジ
- 読み出し: 可能

SPPTxはFPTx割り込みに対応する入力極性選択ビットです。SPPTxを"1"に設定すると、FPTx割り込みは入力がHighレベルになると、または立ち上がりエッジで発生します。SPPTxを"0"に設定すると、FPTx割り込みは入力がLowレベルになると、または立ち下がりエッジで発生します。エッジとレベルの選択はSEPTxビットで行います。

コールドスタート時、SPPTは"0"(Lowレベル)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

SEPT7–SEPT0: エッジ/レベル選択(D[7:0]/0x402C9<ポート入力割り込みエッジ/レベル選択レジスタ>)

ポート入力割り込みを入力信号のエッジで発生させるか、レベルで発生させるか選択します。

- "1"書き込み: エッジ
- "0"書き込み: レベル
- 読み出し: 可能

SEPTxはFPTx割り込みに対応するエッジ/レベル選択ビットです。SEPTxを"1"に設定すると、FPTx割り込みは入力のエッジで発生します。SPPTxビットの設定により、立ち上がりエッジまたは立ち下がりエッジが選択されます。SEPTxを"0"に設定すると、FPTx割り込みは入力のレベルで発生します。SPPTxビットの設定により、HighレベルまたはLowレベルが選択されます。

コールドスタート時、SEPTは"0"(レベル)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

SPPK11–SPPK10: FPK1割り込み入力ポート選択(D[3:2]/0x402CA<キー入力割り込み選択レジスタ>)**SPPK01–SPPK00: FPK0割り込み入力ポート選択(D[1:0]/0x402CA<キー入力割り込み選択レジスタ>)**

キー入力割り込みに使用する入力端子系列を選択します。

表9.12 キー入力割り込み用入力端子の選択

割り込み 系列	SPPK設定			
	11	10	01	00
FPK1	P2[7:4]	P0[7:4]	K6[7:4]	K6[3:0]
FPK0	P2[4:0]	P0[4:0]	K6[4:0]	K5[4:0]

コールドスタート時、SPPKは"00"に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

SCPK13–SCPK10: FPK1入力比較(D[3:0]/0x402CD<FPK1入力比較レジスタ>)**SCPK04–SCPK00: FPK0入力比較(D[4:0]/0x402CC<FPK0入力比較レジスタ>)**

キー入力割り込み発生条件(割り込み発生タイミング)を設定します。

- "1"書き込み: 立ち下がりエッジ
- "0"書き込み: 立ち上がりエッジ
- 読み出し: 可能

SCPK0[4:0]はFPK0の5ビットの入力状態、SCPK1[3:0]はFPK1の4ビットの入力状態と比較され、それぞれの内容が一致状態から不一致状態に変化した場合に割り込み要求が発生します(SMPKビットで割り込み禁止に設定した入力は比較の対象とはなりません)。

コールドスタート時、SCPKは"0"(立ち上がりエッジ)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

SMPK13–SMPK10: FPK1入力マスク(D[3:0]/0x402CF<FPK1入力マスクレジスタ>)

SMPK04–SMPK00: FPK0入力マスク(D[4:0]/0x402CE<FPK0入力マスクレジスタ>)

キー入力割り込み発生条件(割り込み許可/禁止)を設定します。

"1"書き込み: 割り込み許可

"0"書き込み: 割り込み禁止

読み出し: 可能

SMPKはキー入力割り込み端子系列の各ビットに対応する入力マスクビットで、"1"に設定したビットの割り込みが許可され、"0"に設定したビットの割り込みが禁止されます。割り込み禁止に設定した入力端子の状態変化は、割り込みの発生に影響を与えません。

コールドスタート時、SMPKは"0"(割り込み禁止)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

PP0L2–PP0L0: ポート入力0割り込みレベル(D[2:0]/0x40260<ポート入力0/1割り込みプライオリティレジスタ>)

PP1L2–PP1L0: ポート入力1割り込みレベル(D[6:4]/0x40260<ポート入力0/1割り込みプライオリティレジスタ>)

PP2L2–PP2L0: ポート入力2割り込みレベル(D[2:0]/0x40261<ポート入力2/3割り込みプライオリティレジスタ>)

PP3L2–PP3L0: ポート入力3割り込みレベル(D[6:4]/0x40261<ポート入力2/3割り込みプライオリティレジスタ>)

PP4L2–PP4L0: ポート入力4割り込みレベル(D[2:0]/0x4026C<ポート入力4/5割り込みプライオリティレジスタ>)

PP5L2–PP5L0: ポート入力5割り込みレベル(D[6:4]/0x4026C<ポート入力4/5割り込みプライオリティレジスタ>)

PP6L2–PP6L0: ポート入力6割り込みレベル(D[2:0]/0x4026D<ポート入力6/7割り込みプライオリティレジスタ>)

PP7L2–PP7L0: ポート入力7割り込みレベル(D[6:4]/0x4026D<ポート入力6/7割り込みプライオリティレジスタ>)

PK0L2–PK0L0: キー入力0割り込みレベル(D[2:0]/0x40262<キー入力割り込みプライオリティレジスタ>)

PK1L2–PK1L0: キー入力1割り込みレベル(D[6:4]/0x40262<キー入力割り込みプライオリティレジスタ>)

入力割り込みの優先レベルを設定します。

PPxLはポート入力割り込み、PKxLはキー入力割り込みに対応した割り込みプライオリティレジスタです。それぞれの割り込み系列の優先レベルを0～7の範囲で設定できます。

イニシャルリセット時、これらのレジスタは不定となります。

EP3–EP0: ポート入力3–0割り込みイネーブル

(D[3:0]/0x40270<キー入力, ポート入力0–3割り込みイネーブルレジスタ>)

EP7–EP4: ポート入力7–4割り込みイネーブル

(D[5:2]/0x40277<ポート入力4–7, 計時タイマ, A/D割り込みイネーブルレジスタ>)

EK1, EK0: キー入力1, 0割り込みイネーブル

(D[5:4]/0x40270<キー入力, ポート入力0–3割り込みイネーブルレジスタ>)

CPUに対する割り込みの発生を許可または禁止します。

"1"書き込み: 割り込み許可

"0"書き込み: 割り込み禁止

読み出し: 可能

EPxはポート入力割り込み、EKxはキー入力割り込みの各系列に対応する割り込みイネーブルビットで、"1"に設定した入力割り込みが許可され、"0"に設定した入力割り込みが禁止されます。

イニシャルリセット時、これらのレジスタはすべて"0"(割り込み禁止)に設定されます。

FP3–FP0: ポート入力3–0割り込み要因フラグ

(D[3:0]/0x40280<キー入力, ポート入力0–3割り込み要因フラグレジスタ>)

FP7–FP4: ポート入力7–4割り込み要因フラグ

(D[5:2]/0x40287<ポート入力4–7, 計時タイマ, A/D割り込み要因フラグレジスタ>)

FK1, FK0: キー入力1, 0割り込み要因フラグ

(D[5:4]/0x40280<キー入力, ポート入力0–3割り込み要因フラグレジスタ>)

入力割り込み要因の発生状態を示します。

- 読み出し時
 - "1"読み出し: 割り込み要因あり
 - "0"読み出し: 割り込み要因なし
- リセットオンリー方式書き込み時 (デフォルト)
 - "1"書き込み: 要因フラグをリセット
 - "0"書き込み: 無効
- リード/ライト方式書き込み時
 - "1"書き込み: 要因フラグをセット
 - "0"書き込み: 要因フラグをリセット

FPxはポート入力割り込み、FKxはキー入力割り込みの各系列に対応する割り込み要因フラグで、割り込み発生条件の成立により"1"にセットされます。

このとき、以下の条件が成立していれば、CPUに対し割り込みが発生します。

1. 対応する割り込みイネーブルレジスタのビットが"1"に設定されている。
2. 他の割り込み優先レベルの高い割り込み要求が発生していない。
3. PSRのIEビットが"1"(割り込み許可)に設定されている。
4. 対応する割り込みプライオリティレジスタがCPUの割り込みレベル(IL)より高いレベルに設定されている。

なお、ポート入力割り込み要因をIDMA要求として使用する場合、上記の条件が成立している場合でも、割り込み要因発生時点でCPUに対する割り込み要求は出力されません。IDMAの設定で割り込みを許可してあれば、IDMAによるデータ転送終了後に上記の条件で割り込みが発生します。

割り込み要因フラグは割り込みイネーブルレジスタや割り込みプライオリティレジスタの設定にかかわらず、割り込み発生条件の成立により"1"にセットされます。

割り込み発生後、次の割り込みを受け付けるには、割り込み要因フラグのリセットとPSRの再設定(割り込みプライオリティレジスタが示すレベルより低いレベルをILに設定しIEビットを"1"にセットするか、reti命令を実行する)が必要です。

割り込み要因フラグはソフトウェアによる書き込みによつてのみリセットされます。割り込み要因フラグをリセットせずにPSRを割り込み受け付け可能な状態に再設定(reti命令の実行も含む)すると、再度同じ割り込みが発生しますので注意してください。また、リセットのための書き込み値はリセットオンリー方式(RSTONLY = "1")の場合が"1"、リード/ライト方式(RSTONLY = "0")の場合が"0"となりますので注意してください。

イニシャルリセット時、割り込み要因フラグはすべて不定となりますので、必ずソフトウェアでリセットしてください。

RP3-RP0: ポート入力3-0 IDMAリクエスト

(D[3:0]/0x40290<ポート入力0-3, 高速DMA, 16bitタイマ0 IDMAリクエストレジスタ>)

RP7-RP4: ポート入力7-4 IDMAリクエスト

(D[7:4]/0x40293<シリアルI/F, A/D, ポート入力4-7 IDMAリクエストレジスタ>)

割り込み要因発生時にIDMAを起動するかどうか設定します。

- セットオンリー方式(デフォルト)

- "1"書き込み: IDMA要求

- "0"書き込み: 無効

- 読み出し: 可能

- リード/ライト方式

- "1"書き込み: IDMA要求

- "0"書き込み: 割り込み要求

- 読み出し: 可能

RP7~RP0はポート入力7~0の割り込みに対応するIDMAリクエストビットで、"1"に設定すると割り込み要因発生時にIDMAが起動し、プログラムされたデータ転送を行います。"0"に設定すると通常の割り込み処理が行われ、IDMAは起動しません。

IDMAについては"IDMA(インテリジェントDMA)"を参照してください。

イニシャルリセット時、RPは"0"(割り込み要求)に設定されます。

DEP3-DEP0: ポート入力3-0 IDMAイネーブル

(D[3:0]/0x40294<ポート入力0-3, 高速DMA, 16bitタイマ0 IDMAイネーブルレジスタ>)

DEP7-DEP4: ポート入力7-4 IDMAイネーブル

(D[7:4]/0x40297<シリアルI/F, A/D, ポート入力4-7 IDMAイネーブルレジスタ>)

割り込み要因によるIDMA転送を許可または禁止します。

- セットオンリー方式(デフォルト)

- "1"書き込み: IDMA許可

- "0"書き込み: 無効

- 読み出し: 可能

- リード/ライト方式

- "1"書き込み: IDMA許可

- "0"書き込み: IDMA禁止

- 読み出し: 可能

DEP7~DEP0はポート入力7~0の割り込みに対応するIDMAイネーブルビットで、"1"に設定すると割り込み要因発生時にIDMAが起動し、プログラムされたデータ転送を行います。"0"に設定すると通常の割り込み処理が行われ、IDMAは起動しません。

イニシャルリセット時、DEPは"0"(IDMA禁止)に設定されます。

プログラミング上の注意事項

- (1) イニシャルリセット後、割り込み要因フラグは不定となります。不要な割り込みやIDMA要求の発生を防止するため、必ずプログラムでリセットしてください。
- (2) 割り込み発生後は、同じ要因による割り込みの再発生を防止するため、PSRを再設定またはreti命令を実行する前に必ず割り込み要因フラグをリセットしてください。

S1C33L01 FUNCTION PART

IV アナログブロック

IV-1 はじめに

アナログブロックは、8本のアナログ入力チャネルを持つ10ビットA/D変換器で構成されています。




図1.1 アナログブロック

このページはblankです。

IV-2 A/D変換器

A/D変換器の特長と構成

C33アナログブロックは以下の特長を持つA/D変換器を内蔵しています。

- 変換方式 逐次比較型
- 分解能 10ビット
- 入力チャンネル 最大8チャンネル
- 変換時間 最大10 μ sec (2MHzの入力クロック選択時)
- 変換範囲 V_{SS}～AV_{DDE}間
- 2種類の変換モードが選択可能
 - 通常モード: 1回の変換で終了
 - 連続モード: 連続的に変換、ソフトウェア制御により終了
 各モードで、複数チャンネルの連続変換が可能
- 4種類のA/D変換開始トリガが選択可能
 - 外部端子(#ADTRG)によるトリガ
 - 16ビットプログラマブルタイマ0のコンペアマッチBによるトリガ
 - 8ビットプログラマブルタイマ0のアンダーフローによるトリガ
 - ソフトウェアによるトリガ
- A/D変換結果は10ビットデータレジスタから読み出し可能
- A/D変換終了時に割り込み発生

図2.1にA/D変換器の構成を示します。




図2.1 A/D変換器の構成

A/D変換器の入力端子

表2.1にA/D変換器で使用する端子を示します。

表2.1 A/D変換器の端子構成

端子名	I/O	機 能	機能選択ビット
K52/#ADTRG	I	入力ポート/ADトリガ	CFK52(K5機能選択レジスタ0x402C0•D2)
K60/AD0	I	入力ポート/AD変換器入力0	CFK60(K6機能選択レジスタ0x402C3•D0)
K61/AD1	I	入力ポート/AD変換器入力1	CFK61(K6機能選択レジスタ0x402C3•D1)
K62/AD2	I	入力ポート/AD変換器入力2	CFK62(K6機能選択レジスタ0x402C3•D2)
K63/AD3	I	入力ポート/AD変換器入力3	CFK63(K6機能選択レジスタ0x402C3•D3)
K64/AD4	I	入力ポート/AD変換器入力4	CFK64(K6機能選択レジスタ0x402C3•D4)
K65/AD5	I	入力ポート/AD変換器入力5	CFK65(K6機能選択レジスタ0x402C3•D5)
K66/AD6	I	入力ポート/AD変換器入力6	CFK66(K6機能選択レジスタ0x402C3•D6)
K67/AD7	I	入力ポート/AD変換器入力7	CFK67(K6機能選択レジスタ0x402C3•D7)
AV _{DD}	–	アナログ系電源(+)	–

■ AV_{DDE} (アナログ電源端子)

AV_{DDE}端子はアナログ回路の電源端子です。電圧レベルはAV_{DDE}=V_{DDE}としてください。

注: A/D変換器をイネーブル状態にすると、A/D動作を行わないときにもAV_{DDE}-V_{SS}間に電流が流れ電力を消費します。したがって、A/D変換器を使用しない場合は、必ずA/D変換器をディセーブル状態 (A/Dイネーブルレジスタ(0x40244)のADE(D2)を"0"デフォルト) に設定してください。

■ AD[7:0] (アナログ信号入力端子)

アナログ入力端子AD7(Ch.7)～AD0(Ch.0)は入力ポート端子K67～K60と共用されています。したがって、アナログ入力端子として用いる場合は、ソフトウェアによりA/D変換器用に設定する必要があります。この設定は1端子ごとに行えます。コールドスタート時はすべての端子が入力ポート端子に設定されます。

入力可能なアナログ電圧値AV_{IN}はV_{SS}≤AV_{IN}≤AV_{DDE}の範囲です。

■ #ADTRG (外部トリガ入力端子)

#ADTRG端子は、IC外部よりA/D変換を開始させる場合のトリガ信号を入力する端子です。入力ポート端子K52と共用されていますので、外部トリガを与える場合は、ソフトウェアによりA/D変換器用に設定する必要があります。コールドスタート時は入力ポート端子に設定されます。

■ A/D変換器入力端子の設定方法

#ADTRG端子およびAD[7:0]端子は、コールドスタート時にすべて入力ポート端子K_{xx}(機能選択ビットCFK_{xx}="0")として設定されます。A/D変換器に使用する場合は、CFK_{xx}に"1"を書き込んでください。

ホットスタート時は、リセット前の状態を保持します。

A/D変換器の設定

A/D変換器を使用する場合は、A/D変換開始前に以下の設定が必要です。

1. アナログ入力端子の設定
2. 入力クロックの設定
3. アナログ変換開始チャンネル/終了チャンネルの選択
4. A/D変換モードの設定
5. トリガの選択
6. サンプリング時間の設定
7. 割り込み/IDMA/HSDMAの設定

以下、各設定内容について説明します。アナログ入力端子の設定については前節を、割り込みとDMAの設定については"A/D変換器割り込みとDMA"を参照してください。

注: これらの設定は、必ずA/D変換器をディセーブル状態(A/Dイネーブルレジスタ(0x40244)のADE(D2)を"0")にして行ってください。イネーブル状態の設定変更は誤動作の原因となります。

■ 入力クロックの設定

"プリスケラ"で説明したとおり、A/D変換クロックを表2.2に示す8種類から選択することができます。選択はA/Dクロックコントロールレジスタ(0x4014F)のPSAD[2:0](D[2:0])によって行います。

表2.2 入力クロックの選択

PSAD2	PSAD1	PSAD0	分周比
1	1	1	fPSCIN/256
1	1	0	fPSCIN/128
1	0	1	fPSCIN/64
1	0	0	fPSCIN/32
0	1	1	fPSCIN/16
0	1	0	fPSCIN/8
0	0	1	fPSCIN/4
0	0	0	fPSCIN/2

fPSCIN: プリスケラ入力クロック周波数

選択したクロックはA/Dクロックコントロールレジスタ(0x4014F)のPSONAD(D3)に"1"を書き込むことにより、プリスケラからA/D変換器に出力されます。

- 注:**
- ・ A/D変換器の動作はプリスケラが動作していることが条件です。("プリスケラ"参照)
 - ・ 入力クロックの周波数は、Max.2MHzを推奨します。
 - ・ プリスケラからA/D変換器へのクロック出力がOFFの場合にA/D変換を開始させたり、A/D変換動作中にプリスケラのクロック出力をOFFにしないでください。誤動作の原因となります。

■ アナログ変換開始チャンネル/終了チャンネルの選択

アナログ入力に設定した端子(チャンネル)の中から、A/D変換を行うチャンネルを選択します。1回の変換動作で複数のチャンネルのA/D変換を連続的に行えるようになっているため、変換開始チャンネルと変換終了チャンネルを指定します。

変換開始チャンネルの指定: CS[2:0] (A/Dチャンネルレジスタ0x40243・D[2:0])

変換終了チャンネルの指定: CE[2:0] (A/Dチャンネルレジスタ0x40243・D[5:3])

表2.3 CS/CEと入力チャンネルの関係

CS2/CE2	CS1/CE1	CS0/CE0	選択チャンネル
1	1	1	AD7
1	1	0	AD6
1	0	1	AD5
1	0	0	AD4
0	1	1	AD3
0	1	0	AD2
0	0	1	AD1
0	0	0	AD0

選択例: 1回のA/D変換の動作

CS[2:0]="0", CE[2:0]="0": AD0のみ変換

CS[2:0]="0", CE[2:0]="3": AD0→AD1→AD2→AD3の順に変換

CS[2:0]="5", CE[2:0]="1": AD5→AD6→AD7→AD0→AD1の順に変換

注: CSレジスタおよびCEレジスタで設定する変換チャネルの入力端子は、すべてA/D変換器用に設定されている必要があります。

■ A/D変換モードの設定

A/D変換器は次の2つのモードで動作可能で、この動作モードはA/Dトリガレジスタ(0x40242)のMS(D5)で選択します。

1. 通常モード(MS="0")

CSおよびCEレジスタで選択したチャネル範囲のすべての入力を1回A/D変換して停止します。

2. 連続モード(MS="1")

ソフトウェアで停止させるまで、CSおよびCEレジスタで選択したチャネル範囲のA/D変換を連続的に実行します。

イニシャルリセット時は通常モードに設定されます。

■ トリガの選択

A/D変換を開始させるトリガ方式を、A/Dトリガレジスタ(0x40242)のTS[1:0](D[4:3])で表2.4に示す4種類の中から選択します。

表2.4 トリガの選択

TS1	TS0	トリガ
1	1	外部トリガ(K52/#ADTRG)
1	0	8ビットプログラマブルタイマ0
0	1	16ビットプログラマブルタイマ0
0	0	ソフトウェア

1. 外部トリガ

#ADTRG端子への入力信号をトリガとして使用します。

このトリガ方式を使用する場合は、K5機能選択レジスタ(0x402C0)のCFK52(D2)に"1"を書き込み、K52端子を#ADTRG端子として設定しておく必要があります。

A/D変換は、#ADTRG信号の立ち下がリエッジで開始します。

2. プログラマブルタイマ

8ビットプログラマブルタイマ0のアンダーフロー信号または16ビットプログラマブルタイマ0のコンペアマッチB信号をトリガとして使用します。その周期がそれぞれのタイマでプログラムブルに設定できますので、周期的なA/D変換が必要な場合に有効です。

タイマの設定については、各プログラマブルタイマの説明を参照してください。

3. ソフトウェアトリガ

ソフトウェアによるA/Dイネーブルレジスタ(0x40244)のADST(D1)への"1"書き込みをトリガとしてA/D変換を開始します。

■ サンプリング時間の設定

本A/D変換器には、アナログ信号の入力サンプリング時間を4段階(入力クロックの3、5、7または9クロック)に設定可能な制御ビットST[1:0](D[1:0])がA/Dサンプリングレジスタ(0x40245)内に設けられています。ただし、このレジスタはデフォルト(ST="11"、9クロック)のまま使用してください。

A/D変換の制御と動作

図2.2にA/D変換器の動作を示します。



図2.2 A/D変換器の動作

■ A/D変換回路の起動

前節に示した設定を終了後、A/Dイネーブルレジスタ(0x40244)のADE(D2)に"1"を書き込んでA/D変換器をイネーブル状態に設定します。これにより、A/D変換器はA/D変換開始のトリガを受け付け可能な状態となります。

A/D変換器を再設定する場合、あるいは使用しない場合はADEを"0"に設定してください。

■ A/D変換の開始

A/D変換器はADEが"1"の状態ではトリガが入力されると、A/D変換を開始します。ソフトウェアトリガを選択した場合は、A/Dイネーブルレジスタ(0x40244)のADST(D1)に"1"を書き込むことにより開始します。

トリガはA/Dトリガレジスタ(0x40242)のTS[1:0](D[4:3])で選択されている内容が有効で、それ以外のトリガは受け付けません。

トリガが入力されると、A/D変換器はCS[2:0]で選択した変換開始チャネルからアナログ入力信号のサンプリングとA/D変換を行います。

そのチャネルのA/D変換が終了すると、A/D変換器は変換結果を10ビットのA/D変換結果レジスタADD[9:0](ADD[9:8] = D[1:0]/0x40241、ADD[7:0] = D[7:0]/0x40240)に格納し、A/Dイネーブルレジスタ(0x40244)の変換終了フラグADF(D3)と割り込み要因フラグFADE(D0/0x40287)をセットします。CS[2:0]とCE[2:0]によって複数のチャネルを指定している場合は、その後も続くチャネルのA/D変換を継続します。

ソフトウェアトリガに使用するADSTは、他のトリガによる場合でもA/D変換中は"1"となり、A/D変換のステータスレジスタとして使用することができます。

また、変換中のチャンネルはA/Dトリガレジスタ(0x40242)のCH[2:0](D[2:0])を読み出すことで確認できます。

■ A/D変換結果の読み出し

前記のとおり、A/D変換結果は1つのチャンネルの変換が終了するごとにADD[9:0]レジスタに格納されます。同時に割り込みを発生させることができますので、通常はその割り込みを利用して変換データの読み出しを行います。また、次の変換に備えて、割り込み要因フラグを必ずリセット("0"書き込み)してください。

A/D変換器の割り込み要因はDMAを起動することもできますので、変換結果を自動的に指定のメモリに転送することも可能です。

複数のA/D変換チャンネルを指定した場合は、次のチャンネルの変換が終了する前に変換結果を読み出す必要があります。前の変換結果が読み出される前に現在実行中のA/D変換が終了すると、ADD[9:0]は新しい変換結果で上書きされてしまいます。

なお、変換終了フラグADFが"1"にセットされている状態で(変換データを読み出す前に)ADD[9:0]が更新された場合、A/Dイネーブルレジスタ(0x40244)のオーバーライトエラーフラグOWE(D0)が"1"にセットされます。変換終了フラグADFは変換データが読み出されると"0"にリセットされます。ADFが"0"にリセットされている状態でADD[9:0]が更新された場合はOWEは"0"となり、正常に終了したことを示します。データ読み出し時は、OWEも読み出してデータが有効であることを確認してください。OWEは一度セットされると、ソフトウェアで"0"を書き込むまでリセットされません。また、OWEがセットされている場合はADFもセットされていますので、変換データを読み出してADFをリセットしてください。

■ A/D変換の終了

・通常モード(MS = "1")の場合

通常モードでは、CS[2:0]で指定した変換開始チャンネルからCE[2:0]で指定した変換終了チャンネルまでのA/D変換を連続的に1回実行したところで終了します。終了すると、ADSTは"0"に戻ります。

・連続モード(MS = "0")の場合

連続モードでは、変換開始チャンネルから変換終了チャンネルまでのA/D変換を繰り返し実行し、ハードウェアはA/D変換を停止しません。終了させるにはソフトウェアでADSTに"0"を書き込みます。ADSTに"0"を書き込んだ時点のA/D変換は強制的に中止されますので、その変換結果を得ることはできません。

・強制終了

通常モード、連続モードにかかわらず、ADSTに"0"を書き込むとその時点でA/D変換を終了します。そのときに変換中の結果を得ることはできません。

また、ADEに"0"を書き込むことによってもADSTが"0"に設定され、同様に終了します。

注： AD変換が終了してから、プリスケアラで設定するAD変換器の動作クロックの1周期分より短い間隔で、再度AD変換をスタートさせると、AD変換は正しく行われません。

A/D変換器割り込みとDMA

A/D変換器は、各チャネルのA/D変換終了時に割り込みを発生、またはIDMAを起動することができます。

■ 割り込みコントローラの制御レジスタ

A/D変換器割り込みの制御ビット/レジスタは次のとおりです。

割り込み要因フラグ: FADE (割り込み要因フラグレジスタ0x40287•D0)

割り込みイネーブル: EADE (割り込みイネーブルレジスタ0x40277•D0)

割り込みレベル: PAD[2:0] (割り込みプライオリティレジスタ0x4026A•D[6:4])

A/D変換器は1つのチャネルのA/D変換を終了し、変換結果をADDレジスタに格納したところで割り込み要因フラグを"1"にセットします。このときに、対応する割り込みイネーブルレジスタのビットが"1"に設定されていると割り込み要求が発生します。

割り込みイネーブルレジスタのビットを"0"に設定しておくことにより、割り込みを禁止することもできます。割り込み要因フラグは、割り込みイネーブルレジスタの設定にかかわらず("0"に設定されていても)、各チャネルのA/D変換終了時に"1"にセットされます。

割り込みプライオリティレジスタは、割り込みの優先レベル(0~7)を設定します。CPUに対する割り込み要求は、他に優先レベルの高い割り込み要求が発生していないことが条件となります。

また、A/D変換器割り込み要求を実際にCPUが受け付けるのは、PSRのIEビットが"1"(割り込み許可)に、ILが割り込みプライオリティレジスタで設定したA/D変換器割り込みのレベルよりも小さな値に設定されている場合に限られます。

これらの割り込み制御レジスタの詳細と割り込み発生時の動作については"ITC(割り込みコントローラ)"を参照してください。

■ インテリジェントDMA

A/D変換器は、その割り込み要因によってインテリジェントDMA(IDMA)を起動することができます。これにより、割り込み処理ルーチンを実行せずに、変換結果を指定メモリに転送することができます。

A/D変換器に設定されたIDMAチャネル番号は0x1Bです。

IDMAを起動させるには、対応するIDMAリクエストビットとIDMAイネーブルビットに"1"を書き込んでおきます。また、IDMA側の転送条件等の設定も必要です。

IDMAリクエスト: RADE (IDMAリクエストレジスタ0x40293•D2)

IDMAイネーブル: DEADE (IDMAイネーブルレジスタ0x40297•D2)

IDMAリクエストビットとIDMAイネーブルビットが"1"に設定されていると、割り込み要因の発生でIDMAが起動します。その時点で割り込み要求は発生しません。割り込み要求はDMA転送終了後に発生します。また、DMA転送のみを行い、割り込みは発生しないように設定することもできます。IDMA転送と転送終了後の割り込み制御については、"IDMA(インテリジェントDMA)"を参照してください。

■ 高速DMA

A/D変換終了割り込み要因は、高速DMA(HSDMA)を起動することもできます。

HSDMAチャネル番号とトリガ設定ビットを以下に示します。

表2.5 HSDMAトリガ設定ビット

HSDMA チャネル	トリガ設定ビット
0	HSD0S[3:0] (HSDMA Ch.0/1 トリガ設定レジスタ0x40298•D[3:0])
1	HSD1S[3:0] (HSDMA Ch.0/1 トリガ設定レジスタ0x40298•D[7:4])
2	HSD2S[3:0] (HSDMA Ch.2/3 トリガ設定レジスタ0x40299•D[3:0])
3	HSD3S[3:0] (HSDMA Ch.2/3 トリガ設定レジスタ0x40299•D[7:4])

HSDMAを起動させるには、トリガ設定ビットに"1100"を書き込んでおきます。また、HSDMA側の転送条件等の設定も必要です。

HSDMAのトリガ要因にA/D変換器を選択すると、A/D変換終了割り込み要因の発生でHSDMAが起動します。

HSDMAの詳細については、"HSDMA(高速DMA)"を参照してください。

■ トラップベクタ

A/D変換器割り込みのトラップベクタアドレスは、デフォルトで0x0C00100に設定されます。

なお、トラップテーブルのベースアドレスはTTBRレジスタ(0x48134～0x48137)で変更することも可能です。

A/D変換器のI/Oメモリ

表2.6にA/D変換器の制御ビットを示します。

クロックを設定するプリスケアラのI/Oメモリについては"プリスケアラ"を、トリガに使用するプログラマブルタイマのI/Oメモリについては"8ビットプログラマブルタイマ"または"16ビットプログラマブルタイマ"を参照してください。

表2.6 A/D変換器の制御ビット

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈	
A/D変換結果 (下位)レジスタ	0040240 (B)	D7	ADD7	A/D変換結果(下位8ビット) ADD0 = LSB	0x0~0x3FF (下位8ビット)	0	R		
		D6	ADD6			0			
		D5	ADD5			0			
		D4	ADD4			0			
		D3	ADD3			0			
		D2	ADD2			0			
		D1	ADD1			0			
		D0	ADD0			0			
		A/D変換結果 (上位)レジスタ	0040241 (B)			D7-2			-
D1	ADD9			A/D変換結果(上位2ビット) ADD9 = MSB	0x0~0x3FF (上位2ビット)	0	R		
D0	ADD8					0			
A/Dトリガ レジスタ	0040242 (B)	D7-6	-	-	-	-	-	読み出し時: 0	
		D5	MS	A/D変換モード選択	1 連続モード 0 通常モード	0	R/W		
		D4	TS1	A/D変換トリガ選択	TS[1:0]	トリガ			0
		D3	TS0		1 1	#ADTRG端子	0		
					1 0	8bitタイマ0			
					0 1	16bitタイマ0			
					0 0	ソフトウェア			
		D2	CH2	A/D変換中チャンネルステータス	CH[2:0]	チャンネル	0	R	
		D1	CH1		1 1 1	AD7	0		
		D0	CH0		1 1 0	AD6	0		
					1 0 1	AD5			
					1 0 0	AD4			
					0 1 1	AD3			
					0 1 0	AD2			
					0 0 1	AD1			
					0 0 0	AD0			
A/Dチャンネル レジスタ	0040243 (B)				D7-6	-	-		
		D5	CE2	A/D変換終了チャンネル設定	CE[2:0]	終了チャンネル	0	R/W	
		D4	CE1		1 1 1	AD7	0		
		D3	CE0		1 1 0	AD6	0		
					1 0 1	AD5			
					1 0 0	AD4			
					0 1 1	AD3			
					0 1 0	AD2			
					0 0 1	AD1			
					0 0 0	AD0			
		D2	CS2	A/D変換開始チャンネル設定	CS[2:0]	開始チャンネル	0	R/W	
		D1	CS1		1 1 1	AD7	0		
		D0	CS0		1 1 0	AD6	0		
					1 0 1	AD5			
					1 0 0	AD4			
					0 1 1	AD3			
					0 1 0	AD2			
					0 0 1	AD1			
0 0 0	AD0								
A/Dイネーブル レジスタ	0040244 (B)	D7-4	-	-	-	-	-	読み出し時: 0	
		D3	ADF	変換終了フラグ	1 変換終了 0 変換/待機中	0	R	ADD読み出しでクリア	
		D2	ADE	A/Dイネーブル	1 許可 0 禁止	0	R/W		
		D1	ADST	A/D変換制御/ステータス	1 開始/変換中 0 停止	0	R/W		
		D0	OWE	オーバーライトエラーフラグ	1 エラー 0 正常	0	R/W	0書き込みでクリア	
A/Dサンプリング レジスタ	0040245 (B)	D7-2	-	-	-	-	-	読み出し時: 0	
		D1	ST1	入力サンプリング時間設定	ST[1:0]	サンプリング時間	1	R/W	9クロックで使用して ください
		D0	ST0		1 1	9クロック	1		
					1 0	7クロック			
					0 1	5クロック			
0 0	3クロック								

IV アナログブロック: A/D変換器

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
シリアルI/F Ch.1, A/D変換器 割り込み プライオリティ レジスタ	004026A (B)	D7	–	reserved	–	–	–	読み出し時: 0
		D6	PAD2	A/D変換器	0~7	X	R/W	
		D5	PAD1	割り込みレベル		X		
		D4	PAD0			X		
		D3	–	reserved	–	–	–	読み出し時: 0
		D2	PSIO12	シリアルインタフェースCh.1	0~7	X	R/W	
		D1	PSIO11	割り込みレベル		X		
		D0	PSIO10			X		
ポート入力4~7, 計時タイマ, A/D 割り込みイネー ブルレジスタ	0040277 (B)	D7~6	–	reserved	–	–	–	読み出し時: 0
		D5	EP7	ポート入力7	1 許可 0 禁止	0	R/W	
		D4	EP6	ポート入力6		0	R/W	
		D3	EP5	ポート入力5		0	R/W	
		D2	EP4	ポート入力4		0	R/W	
		D1	ECTM	計時タイマ		0	R/W	
		D0	EADE	A/D変換器		0	R/W	
ポート入力4~7, 計時タイマ, A/D 割り込み要因 フラグレジスタ	0040287 (B)	D7~6	–	reserved	–	–	–	読み出し時: 0
		D5	FP7	ポート入力7	1 要因発生 0 要因なし	X	R/W	
		D4	FP6	ポート入力6		X	R/W	
		D3	FP5	ポート入力5		X	R/W	
		D2	FP4	ポート入力4		X	R/W	
		D1	FCTM	計時タイマ		X	R/W	
		D0	FADE	A/D変換器		X	R/W	
シリアルI/F Ch.1, A/D, ポー ト入力4~7 IDMAリクエスト レジスタ	0040293 (B)	D7	RP7	ポート入力7	1 IDMA要求 0 割り込み 要求	0	R/W	
		D6	RP6	ポート入力6		0	R/W	
		D5	RP5	ポート入力5		0	R/W	
		D4	RP4	ポート入力4		0	R/W	
		D3	–	reserved	–	–	–	読み出し時: 0
		D2	RADE	A/D変換器	1 IDMA要求 0 割り込み 要求	0	R/W	
		D1	RSTX1	SIF Ch.1送信バッファEMPTY		0	R/W	
		D0	RSRX1	SIF Ch.1受信バッファフル		0	R/W	
シリアルI/F Ch.1, A/D, ポー ト入力4~7 IDMAイネーブル レジスタ	0040297 (B)	D7	DEP7	ポート入力7	1 IDMA許可 0 IDMA禁止	0	R/W	
		D6	DEP6	ポート入力6		0	R/W	
		D5	DEP5	ポート入力5		0	R/W	
		D4	DEP4	ポート入力4		0	R/W	
		D3	–	reserved	–	–	–	読み出し時: 0
		D2	DEADE	A/D変換器	1 IDMA許可 0 IDMA禁止	0	R/W	
		D1	DESTX1	SIF Ch.1送信バッファEMPTY		0	R/W	
		D0	DESRX1	SIF Ch.1受信バッファフル		0	R/W	
K5機能選択 レジスタ	00402C0 (B)	D7~5	–	reserved	–	–	–	読み出し時: 0
		D4	CFK54	K54機能選択	1 #DMAREQ3 0 K54	0	R/W	
		D3	CFK53	K53機能選択	1 #DMAREQ2 0 K53	0	R/W	
		D2	CFK52	K52機能選択	1 #ADTRG 0 K52	0	R/W	
		D1	CFK51	K51機能選択	1 #DMAREQ1 0 K51	0	R/W	
		D0	CFK50	K50機能選択	1 #DMAREQ0 0 K50	0	R/W	
K6機能選択 レジスタ	00402C3 (B)	D7	CFK67	K67機能選択	1 AD7 0 K67	0	R/W	
		D6	CFK66	K66機能選択	1 AD6 0 K66	0	R/W	
		D5	CFK65	K65機能選択	1 AD5 0 K65	0	R/W	
		D4	CFK64	K64機能選択	1 AD4 0 K64	0	R/W	
		D3	CFK63	K63機能選択	1 AD3 0 K63	0	R/W	
		D2	CFK62	K62機能選択	1 AD2 0 K62	0	R/W	
		D1	CFK61	K61機能選択	1 AD1 0 K61	0	R/W	
		D0	CFK60	K60機能選択	1 AD0 0 K60	0	R/W	

CFK52: K52端子機能選択(D2/0x402C0<K5機能選択レジスタ>)

CFK67~CFK60: K6[7:0]端子機能選択(D[7:0]/0x402C3<K6機能選択レジスタ>)

A/D変換器に使用する端子を選択します。

"1"書き込み: A/D変換器

"0"書き込み: 入力ポート

読み出し: 可能

外部トリガを使用する場合はCFK52に"1"を書き込み、K52端子を外部トリガ入力端子#ADTRGに設定します。アナログ入力に使用する端子はCFK60~CFK67に"1"を書き込み、K60(AD0)~K67(AD7)の中から選択します。

"0"を書き込んだ場合、その端子は入力ポート端子となります。

コールドスタート時、CFKは"0"(入力ポート)に設定されます。ホットスタート時はイニシャルリセット前の状態を保持します。

ADD9–ADD0: A/D変換結果(D[1:0]/0x40241, D[7:0]/0x40240<A/D変換結果レジスタ>)

A/D変換結果が格納されます。

ADD0がLSB、ADD9がMSBです。ADD0とADD1はアドレス0x40241のD0とD1ビットに割り付けられていますが、D2～D7ビットは読み出し時は常時"0"となります。

このレジスタは読み出し専用で、書き込みは無効です。

イニシャルリセット時、データは"0"となります。

MS: A/D変換モード選択(D5/0x40242<A/Dトリガレジスタ>)

A/D変換モードを選択します。

"1"書き込み: 連続モード

"0"書き込み: 通常モード

読み出し: 可能

MSに"1"を書き込むことによりA/D変換器は連続モードに設定され、CSおよびCEレジスタで選択したチャンネル範囲のA/D変換を、ソフトウェアで停止させるまで連続的に実行します。

MSが"0"の場合は通常モードで動作し、CSおよびCEレジスタで選択したチャンネル範囲のすべての入力を1回A/D変換して停止します。

イニシャルリセット時、MSは"0"(通常モード)に設定されます。

TS1–TS0: トリガ選択(D[4:3]/0x40242<A/Dトリガレジスタ>)

A/D変換を開始させるトリガ方法を選択します。

表2.7 トリガの選択

TS1	TS0	トリガ
1	1	外部トリガ(K52/#ADTRG)
1	0	8ビットプログラマブルタイマ0
0	1	16ビットプログラマブルタイマ0
0	0	ソフトウェア

外部トリガを使用する場合は、CFK52によってK52端子を#ADTRG端子に設定してください。

プログラマブルタイマを使用する場合は、そのアンダーフロー信号(8ビットタイマ)またはコンペアマッチB信号(16ビットタイマ)がトリガとなりますので、プログラマブルタイマで周期およびその他の設定を行ってください。

イニシャルリセット時、TSは"0"(ソフトウェアトリガ)に設定されます。

CH2–CH0: 変換チャンネルステータス(D[2:0]/0x40242<A/Dトリガレジスタ>)

A/D変換中のチャンネル番号(0～7)を示します。

複数のチャンネルをA/D変換している場合、このビットを読み出すことによって現在変換中のチャンネルを確認できます。

イニシャルリセット時、CHは"0"(AD0)に設定されます。

CE2–CE0: 変換終了チャンネル設定(D[5:3]/0x40243<A/Dチャンネルレジスタ>)

変換終了チャンネルをチャンネル番号(0～7)で設定します。

1回のA/D変換で、CSレジスタで設定したチャンネルからこのレジスタで設定したチャンネルまでのアナログ入力を連続的に変換できます。1つのチャンネルのみをA/D変換する場合は、CSレジスタとCEレジスタに同じチャンネル番号を設定してください。

イニシャルリセット時、CEは"0"(AD0)に設定されます。

CS2–CS0: 変換開始チャンネル設定(D[2:0]/0x40243<A/Dチャンネルレジスタ>)

変換開始チャンネルをチャンネル番号(0～7)で設定します。

1回のA/D変換で、このレジスタで設定したチャンネルからCEレジスタで設定したチャンネルまでのアナログ入力を連続的に変換できます。1つのチャンネルのみをA/D変換する場合は、CSレジスタとCEレジスタに同じチャンネル番号を設定してください。

イニシャルリセット時、CSは"0"(AD0)に設定されます。

ADF: 変換終了フラグ(D3/0x40244<A/Dイネーブルレジスタ>)

A/D変換が終了したことを示します。

- "1"読み出し: 変換終了
- "0"書き込み: 変換中または待機中
- 書き込み: 無効

A/D変換が終了し、変換データがデータレジスタに格納されると"1"にセットされ、変換データを読み出すと"0"にリセットされます。複数のチャンネルをA/D変換している場合、ADFが"1"の状態(変換データを読み出す前に)次のA/D変換が終了すると、データレジスタは新たな変換結果で上書きされオーバーランエラーとなります。したがって、次のA/D変換が終了する前に変換データを読み出してADFをリセットする必要があります。

イニシャルリセット時、ADFは"0"(変換中または待機中)に設定されます。

ADE: A/Dイネーブル(D2/0x40244<A/Dイネーブルレジスタ>)

A/D変換器をイネーブル(変換可能状態)に設定します。

- "1"書き込み: イネーブル
- "0"書き込み: ディセーブル
- 読み出し: 可能

ADEに"1"を書き込むことによってA/D変換器がイネーブルとなり、A/D変換を開始できる(トリガを受け付け可能な)状態となります。ADEが"0"の場合、A/D変換器はディセーブル状態に置かれ、トリガを受け付けません。

なお、モードや開始/終了チャンネルなどA/D変換器の設定を行う場合は、誤動作を避けるため、ADEを"0"に設定してから行ってください。

イニシャルリセット時、ADEは"0"(ディセーブル)に設定されます。

ADST: A/D変換制御/ステータス(D1/0x40244<A/Dイネーブルレジスタ>)

A/D変換を制御します。

- "1"書き込み: ソフトウェアトリガ
- "0"書き込み: A/D変換停止
- 読み出し: 可能

ソフトウェアトリガによりA/D変換を開始させる場合、ADSTに"1"を書き込みます。他のトリガ方式の場合は、ハードウェアがADSTを"1"にセットします。

A/D変換中、ADSTは"1"を保持します。

通常モード時は、指定のチャンネルのA/D変換が終了するとADSTは"0"に戻り、A/D変換回路が停止します。連続モードのA/D変換を停止させる場合はADSTに"0"を書き込んでください。ADEが"0"(A/D変換禁止状態)の場合はADSTが"0"に固定され、トリガは受け付けません。A/D変換中にADEに"0"を書き込んだ場合もADSTは"0"に戻ります。

イニシャルリセット時、ADSTは"0"(A/D変換停止)に設定されます。

OWE: オーバーライトエラーフラグ(D0/0x40244<A/Dイネーブルレジスタ>)

変換データが上書きされたことを示します。

- "1"読み出し: オーバーライト
- "0"読み出し: 正常
- "1"書き込み: 無効
- "0"書き込み: フラグをリセット

複数のチャンネルをA/D変換している場合に、前のチャンネルの変換によってセットされた変換終了フラグADFが変換データの読み出しによってリセットされる前に次のチャンネルの変換結果が変換データレジスタに書き込まれる(上書きされる)とOWEが"1"にセットされます。ADFがリセットされている場合は、変換データが読み出されているためOWEはセットされません。

OWEは"1"セットされると、ソフトウェアで"0"を書き込むまでリセットされません。

イニシャルリセット時、OWEは"0"(正常)に設定されます。

ST1-ST0: 入力サンプリング時間設定(D[1:0]/0x40245<A/Dサンプリングレジスタ>)

アナログ入力のスAMPLING時間を設定します。

表2.8 サンプリング時間

ST1	ST0	サンプリング時間
1	1	9クロック
1	0	7クロック
0	1	5クロック
0	0	3クロック

クロック数はA/D変換器の入カクロック数です。

イニシャルリセット時、STは"11"(9クロック)に設定されます。

変換精度を確保するため、このビットはデフォルトの9クロックのまま使用してください。

PAD2-PAD0: A/D変換器割り込みレベル

(D[6:4]/0x4026A<シリアルI/F Ch.1, A/D変換器割り込みプライオリティレジスタ>)

A/D変換器割り込みの優先レベルを0～7の範囲で設定します。

イニシャルリセット時、PADは不定となります。

EADE: A/D変換器割り込みイネーブル

(D0/0x40277<ポート入力4-7, 計時タイマ, A/D変換器割り込みイネーブルレジスタ>)

CPUに対する割り込みの発生を許可または禁止します。

"1"書き込み: 割り込み許可

"0"書き込み: 割り込み禁止

読み出し: 可能

EADEはA/D変換器割り込みを制御する割り込みイネーブルビットで、"1"に設定すると割り込みが許可され、"0"に設定すると割り込みが禁止されます。

イニシャルリセット時、EADEは"0"(割り込み禁止)に設定されます。

FADE: A/D変換器割り込み要因フラグ

(D0/0x40287<ポート入力4-7, 計時タイマ, A/D変換器割り込み要因フラグレジスタ>)

A/D変換器の割り込み要因の発生状態を示します。

- 読み出し時

"1"読み出し: 割り込み要因あり

"0"読み出し: 割り込み要因なし

- リセットオンリー方式書き込み時 (デフォルト)

"1"書き込み: 要因フラグをリセット

"0"書き込み: 無効

- リード/ライト方式書き込み時

"1"書き込み: 要因フラグをセット

"0"書き込み: 要因フラグをリセット

FADEはA/D変換器の割り込み要因フラグで、1つのチャンネルのA/D変換が終了すると(変換結果がADDレジスタに書き込まれると)"1"にセットされます。

このとき、以下の条件が成立していれば、CPUに対し割り込みが発生します。

1. 対応する割り込みイネーブルレジスタのビットが"1"に設定されている。
2. 他の割り込み優先レベルの高い割り込み要求が発生していない。
3. PSRのIEビットが"1"(割り込み許可)に設定されている。
4. 対応する割り込みプライオリティレジスタがCPUの割り込みレベル(IL)より高いレベルに設定されている。

なお、A/D変換器の割り込み要因をIDMA要求として使用する場合、上記の条件が成立している場合でも、割り込み要因発生時点でCPUに対する割り込み要求は出力されません。IDMAの設定で割り込みを許可してあれば、IDMAによるデータ転送終了後に上記の条件で割り込みが発生します。

割り込み要因フラグは割り込みイネーブルレジスタや割り込みプライオリティレジスタの設定にかかわらず、割り込み発生条件の成立により"1"にセットされます。

割り込み発生後、次の割り込みを受け付けるには、割り込み要因フラグのリセットとPSRの再設定(割り込みプライオリティレジスタが示すレベルより低いレベルをILに設定しIEビットを"1"にセットするか、reti命令を実行する)が必要です。

割り込み要因フラグはソフトウェアによる書き込みによってのみリセットされます。割り込み要因フラグをリセットせずにPSRを割り込み受け付け可能な状態に再設定(reti命令の実行も含む)すると、再度同じ割り込みが発生しますので注意してください。また、リセットのための書き込み値はリセットオンリー方式(RSTONLY = "1")の場合が"1"、リード/ライト方式(RSTONLY = "0")の場合が"0"となりますので注意してください。

イニシャルリセット時、FADEフラグは不定となりますので、必ずソフトウェアでリセットしてください。

RADE: A/D変換器IDMAリクエスト

(D2/0x40293<シリアルI/F Ch.1, A/D, ポート入力4-7 IDMAリクエストレジスタ>)

割り込み要因発生時にIDMAを起動するかどうか設定します。

- セットオンリー方式(デフォルト)
 - "1"書き込み: IDMA要求
 - "0"書き込み: 無効
 - 読み出し: 可能
- リード/ライト方式
 - "1"書き込み: IDMA要求
 - "0"書き込み: 割り込み要求
 - 読み出し: 可能

RADEはA/D変換器のIDMAリクエストビットで、"1"に設定すると割り込み要因発生時にIDMAが起動し、プログラムされたデータ転送を行います。"0"に設定すると通常の割り込み処理が行われ、IDMAは起動しません。

IDMAについては"IDMA(インテリジェントDMA)"を参照してください。

イニシャルリセット時、RADEは"0"(割り込み要求)に設定されます。

DEADE: A/D変換器IDMAイネーブル

(D2/0x40297<シリアルI/F Ch.1, A/D, ポート入力4-7 IDMAイネーブルレジスタ>)

割り込み要因によるIDMA転送を許可または禁止します。

- セットオンリー方式(デフォルト)
 - "1"書き込み: IDMA許可
 - "0"書き込み: 無効
 - 読み出し: 可能
- リード/ライト方式
 - "1"書き込み: IDMA許可
 - "0"書き込み: IDMA禁止
 - 読み出し: 可能

DEADEはA/D変換器のIDMAイネーブルビットで、"1"に設定すると割り込み要因発生時にIDMAが起動し、プログラムされたデータ転送を行います。"0"に設定すると通常の割り込み処理が行われ、IDMAは起動しません。

イニシャルリセット時、DEADEは"0"(IDMA禁止)に設定されます。

プログラミング上の注意事項

- (1) モードや開始/終了チャンネルなどA/D変換器の設定を行う場合は、必ずA/D変換器をディセーブル状態(A/Dイネーブルレジスタ(0x40244)のADE(D2)を"0")にして行ってください。イネーブル状態の設定変更は誤動作の原因となります。
- (2) A/D変換器の動作はプリスケアラが動作していることが条件です。
A/D変換器のレジスタを設定する場合にもプリスケアラが動作していることが必要です。したがって、はじめにプリスケアラを動作させ、A/D変換器に動作クロックを供給させてからA/D変換器のレジスタ設定を行ってください。
変換精度を考慮すると、A/D変換器の動作クロックはMax.2MHzを推奨します。(Min: 32kHz)
- (3) プリスケアラからA/D変換器へのクロック出力がOFFの場合にA/D変換を開始させたり、A/D変換動作中にプリスケアラのクロック出力をOFFにしないでください。誤動作の原因となります。
- (4) イニシャルリセット後、割り込み要因フラグ(FADE)は不定となります。不要な割り込みやIDMA要求の発生を防止するため、必ずプログラムでリセットしてください。
- (5) 割り込み発生後は、同じ要因による割り込みの再発生を防止するため、PSRを再設定またはreti命令を実行する前に必ず割り込み要因フラグ(FADE)をリセットしてください。
- (6) A/D変換器をイネーブル状態にすると、A/D動作を行わないときにもAVDD-VSS間に電流が流れ電力を消費します。
したがって、A/D変換器を使用しない場合は、必ずA/D変換器をディセーブル状態(A/Dイネーブルレジスタ(0x40244)のADE(D2)を"0",デフォルト)に設定してください。
- (7) AD変換が終了してから、プリスケアラで設定するAD変換器の動作クロックの1周期分より短い間隔で、再度AD変換をスタートさせると、AD変換は正しく行われません。
- (8) 8ビットプログラマブルタイマ0のアンダーフロー信号および16ビットプログラマブルタイマ0のコンペアマッチB信号をトリガ要因とした場合、各タイマが使用するプリスケアラの分周比を0/1には設定しないでください。

このページはblankです。

S1C33L01 FUNCTION PART

V DMA ブロック

V-1 はじめに

DMAブロックは、DMA制御情報を内蔵レジスタで設定可能なHSDMA(高速DMA)とDMA制御情報をメモリ上に設定するIDMA(インテリジェントDMA)の2種類のDMAコントローラで構成されています。




図1.1 DMAブロック

このページはブランクです。

V-2 HSDMA(高速DMA)

HSDMAの機能概要

C33 DMAブロックは、デュアルアドレス転送およびシングルアドレス転送に対応した4チャンネルの高速DMA(HSDMA)回路を内蔵しています。

HSDMAはDMA機能に必要な制御レジスタをチップに内蔵しているため、DMA要求に即座に対応してデータ転送を行います。

■ デュアルアドレス転送

この転送方式では、転送元と転送先のアドレスをそれぞれ指定可能で、2段階に分けてDMA転送を行います。まず、転送元アドレスからデータをチップ上のテンポラリレジスタに読み出します。次にテンポラリレジスタ内のデータを転送先アドレスに書き込みます。

メモリ上に転送情報を持つインテリジェントDMAとは異なり、DMAリンク機能はありませんが、転送条件等をメモリから読み出す必要がありませんので、高速なDMA転送が行えます。




図2.1 デュアルアドレス転送

■ シングルアドレス転送

この転送方式では、通常はデータの読み出しと書き込みを連続的に実行して実現するデータ転送を、外部バス上で一度に実行することによって一層の高速化を図っています。データ転送の制御に#DMAACKxおよび#DMAENDx信号を使用します。

デュアルアドレス転送とは異なり、メモリ間のデータ転送は行えませんが、最小サイクルでデータ転送が行えます。




図2.2 シングルアドレス転送

注: HSDMAのCh.0～Ch.3は同一の構成で、同一の機能を持ちます。信号名や制御ビット名にはチャンネル番号を示す"0"～"3"が付いて区別されますが、説明は全チャンネルに共通なため、必要な部分以外は"0"～"3"を"x"に置き換えて説明します。

HSDMAの入出力端子

表2.1にHSDMAで使用する端子を示します。

表2.1 HSDMAの入出力端子

端子名	I/O	機能	機能選択ビット
K50/#DMAREQ0	I	入力ポート/高速DMA要求入力0	CFK50(K5機能選択レジスタ0x402C0•D0)
K51/#DMAREQ1	I	入力ポート/高速DMA要求入力1	CFK51(K5機能選択レジスタ0x402C0•D1)
K53/#DMAREQ2	I	入力ポート/高速DMA要求入力2	CFK53(K5機能選択レジスタ0x402C0•D3)
K54/#DMAREQ3	I	入力ポート/高速DMA要求入力3	CFK54(K5機能選択レジスタ0x402C0•D4)
P04/SIN1/ #DMAACK2	I/O	入出力兼用ポート/シリアルIF Ch.1データ入力/ #DMAACK2出力(Ex)	CFEX4(ポート機能拡張レジスタ0x402DF•D4)
P05/SOUT1/ #DMAEND2	I/O	入出力兼用ポート/シリアルIF Ch.1データ出力/ #DMAEND2出力(Ex)	CFEX5(ポート機能拡張レジスタ0x402DF•D5)
P06/#SCLK1/ #DMAACK3	I/O	入出力兼用ポート/シリアルIF Ch.1クロック入出力/ #DMAACK3出力(Ex)	CFEX6(ポート機能拡張レジスタ0x402DF•D6)
P07/#SRDY1/ #DMAEND3	I/O	入出力兼用ポート/シリアルIF Ch.1レディ入出力/ #DMAEND3出力(Ex)	CFEX7(ポート機能拡張レジスタ0x402DF•D7)
P15/EXCL4/ #DMAEND0	I/O	入出力兼用ポート/16bitタイマ4イベントカウンタ入力(I) / #DMAEND0出力(O)	CFP15(P1機能選択レジスタ0x402D4•D5)
P16/EXCL5/ #DMAEND1	I/O	入出力兼用ポート/16bitタイマ5イベントカウンタ入力(I) / #DMAEND1出力(O)	CFP16(P1機能選択レジスタ0x402D4•D6)
P32/#DMAACK0	I/O	入出力兼用ポート/#DMAACK0出力	CFP32(P3機能選択レジスタ0x402DC•D2)
P33/#DMAACK1	I/O	入出力兼用ポート/#DMAACK1出力	CFP33(P3機能選択レジスタ0x402DC•D3)

(I): 入力モード, (O): 出力モード, (Ex): 拡張機能

■ #DMAREQx (DMA要求入力端子)

外部周辺回路からのDMA要求信号を入力する場合に使用します。このトリガ(信号の立ち上がり/立ち下がりを選択可)により1回のデータ転送が行われます。#DMAREQ0～#DMAREQ3はそれぞれCh.0～Ch.3の入力端子です。

この外部入力以外にも、HSDMAのトリガ要因としてソフトウェアトリガまたは割り込み要因を割り込みコントローラで選択できます。

■ #DMAACKx (DMA応答信号出力端子/シングルアドレスモード専用)

DMAコントローラがDMA要求を受け付けたことを示す#DMAACKx信号を出力します。

シングルアドレスモードの場合、転送元あるいは転送先となるI/Oデバイスは、この信号に同期してデータを外部バスに出力、あるいは外部バスからデータを取り込みます。#DMAACK0～#DMAACK3はそれぞれCh.0～Ch.3の出力端子です。

デュアルアドレスモードでは、この信号は出力されません。

■ #DMAENDx (転送終了信号出力端子)

制御レジスタに設定した回数のデータ転送が終了したことを示す#DMAENDx信号を出力します。

#DMAEND0～#DMAEND3はそれぞれCh.0～Ch.3の出力端子です。

■ HSDMA入出力端子の設定方法

表2.1に示したとおり、HSDMAで使用する端子は入力ポートおよび入出力兼用ポートと共用されており、コールドスタート時にすべて入力・入出力兼用ポート端子(機能選択レジスタ = "0")として設定されます。使用するHSDMAチャンネルに合わせ、対応する端子の機能選択ビットに"1"を書き込んでください。ホットスタート時は、リセット前の状態を保持します。

#DMAEND3、#DMAACK3、#DMAEND2および#DMAACK2出力はP04～P07の拡張機能です。これらの信号を使用する場合は、対応する機能拡張ビット(CFEX[7:4])に"1"を書き込んでください。

#DMAEND0および#DMAEND1端子の設定にはさらに、P1 I/O制御レジスタ(0x402D6)のIOC15(D5)、

IOC16(D6)に"1"を書き込み、出力モードに設定してください。入力モードに設定されていると16ビットプログラマブルタイマのイベントカウンタ入力として機能し、#DMAENDx信号の出力は行えません。

コールドスタート時は入力モードに設定されます。ホットスタート時は、リセット前の状態を保持します。

コントロール情報のプログラミング

HSDMAは内部レジスタに設定されたコントロール情報によって動作します。

なお、レジスタの制御ビットにはアドレスモードにより機能が異なるものがありますので注意してください。

以下、コントロール情報の内容について説明します。HSDMAを使用する前に、それぞれの設定を行ってください。

デュアルアドレスモードのレジスタ設定

コントロール情報の設定は、設定するHSDMAチャンネルをディセーブル(HSx_EN = "0")にして行ってください。

■ アドレスモード

アドレスモード選択ビットDUALMxを"1"(デュアルアドレスモード)に設定してください。イニシャルリセット時、このビットは"0"(シングルアドレスモード)に設定されます。

DUALM0: Ch.0アドレスモード選択(HSDMA Ch. 0制御レジスタ0x48222•DF)

DUALM1: Ch.1アドレスモード選択(HSDMA Ch. 1制御レジスタ0x48232•DF)

DUALM2: Ch.2アドレスモード選択(HSDMA Ch. 2制御レジスタ0x48242•DF)

DUALM3: Ch.3アドレスモード選択(HSDMA Ch. 3制御レジスタ0x48252•DF)

■ 転送モード

転送モードをDxMOD[1:0]ビットで設定します。

D0MOD[1:0]: Ch.0転送モード(HSDMA Ch. 0転送先上位アドレス設定レジスタ0x4822A•D[F:E])

D1MOD[1:0]: Ch.1転送モード(HSDMA Ch. 1転送先上位アドレス設定レジスタ0x4823A•D[F:E])

D2MOD[1:0]: Ch.2転送モード(HSDMA Ch. 2転送先上位アドレス設定レジスタ0x4824A•D[F:E])

D3MOD[1:0]: Ch.3転送モード(HSDMA Ch. 3転送先上位アドレス設定レジスタ0x4825A•D[F:E])

転送モードは以下の3種類から選択可能です。

シングル転送モード(DxMOD = "00" デフォルト)

シングル転送モードは、1回のトリガに対してDATSIZExに設定したサイズのデータを1回転送して終了します。転送回数カウンタに設定した回数のデータ転送を行うためには、その回数分のトリガが必要です。

連続転送モード(DxMOD = "01")

連続転送モードは、転送回数カウンタに設定した回数のデータ転送を1回のトリガで実行します。転送回数カウンタは一度の実行で"0"になります。

ブロック転送モード(DxMOD = "10")

ブロック転送モードは、1回のトリガに対してBLKLENxで設定したサイズのブロックを1回転送して終了します。転送回数カウンタに設定した回数のブロック転送を行うためには、その回数分のトリガが必要です。

■ 転送データサイズ

転送データ1個分のサイズをDATSIZExビットで設定します。

このビットが"1"の場合はハーフワードサイズ(16ビット)、"0"(デフォルト)の場合はバイトサイズ(8ビット)となります。

DATSIZE0: Ch.0転送データサイズ(HSDMA Ch. 0転送元上位アドレス設定レジスタ0x48226•DE)

DATSIZE1: Ch.1転送データサイズ(HSDMA Ch. 1転送元上位アドレス設定レジスタ0x48236•DE)

DATSIZE2: Ch.2転送データサイズ(HSDMA Ch. 2転送元上位アドレス設定レジスタ0x48246•DE)

DATSIZE3: Ch.3転送データサイズ(HSDMA Ch. 3転送元上位アドレス設定レジスタ0x48256•DE)

■ ブロックサイズ

ブロック転送モード(DxMOD = "10")の場合に、1回に転送されるブロックのサイズ(単位はDATSIZE_xによる)をBLKLEN_x[7:0]ビットで設定します。

BLKLEN0[7:0]: Ch. 0ブロック長(HSDMA Ch.0転送カウンタレジスタ0x48220•D[7:0])

BLKLEN1[7:0]: Ch. 1ブロック長(HSDMA Ch.1転送カウンタレジスタ0x48230•D[7:0])

BLKLEN2[7:0]: Ch. 2ブロック長(HSDMA Ch.2転送カウンタレジスタ0x48240•D[7:0])

BLKLEN3[7:0]: Ch. 3ブロック長(HSDMA Ch.3転送カウンタレジスタ0x48250•D[7:0])

注: 設定したブロックサイズは転送に従ってデクリメントされます。"0"を設定した場合は最初の転送でオールFにデクリメントされるため、それぞれのビット数で決まる最大値を設定したことになります。

シングル転送モード/連続転送モードでは、これらのビットを転送回数のビット7~0の指定に使用します。

■ 転送カウンタ

ブロック転送モードの場合

ブロック転送モードでは、16ビットの転送回数が以下のレジスタで指定できます。

TC0_L[7:0]: Ch. 0転送カウンタ[7:0] (HSDMA Ch. 0転送カウンタレジスタ0x48220•D[F:8])

TC1_L[7:0]: Ch. 1転送カウンタ[7:0] (HSDMA Ch. 1転送カウンタレジスタ0x48230•D[F:8])

TC2_L[7:0]: Ch. 2転送カウンタ[7:0] (HSDMA Ch. 2転送カウンタレジスタ0x48240•D[F:8])

TC3_L[7:0]: Ch. 3転送カウンタ[7:0] (HSDMA Ch. 3転送カウンタレジスタ0x48250•D[F:8])

TC0_H[7:0]: Ch. 0転送カウンタ[15:8] (HSDMA Ch. 0制御レジスタ0x48222•D[7:0])

TC1_H[7:0]: Ch. 1転送カウンタ[15:8] (HSDMA Ch. 1制御レジスタ0x48232•D[7:0])

TC2_H[7:0]: Ch. 2転送カウンタ[15:8] (HSDMA Ch. 2制御レジスタ0x48242•D[7:0])

TC3_H[7:0]: Ch. 3転送カウンタ[15:8] (HSDMA Ch. 3制御レジスタ0x48252•D[7:0])

シングル転送モード/連続転送モードの場合

シングル転送モード/連続転送モードでは、24ビットの転送回数が以下のレジスタで指定できます。

BLKLEN0[7:0]: Ch. 0転送カウンタ[7:0] (HSDMA Ch.0転送カウンタレジスタ0x48220•D[7:0]).

BLKLEN1[7:0]: Ch. 1転送カウンタ[7:0] (HSDMA Ch.1転送カウンタレジスタ0x48230•D[7:0]).

BLKLEN2[7:0]: Ch. 2転送カウンタ[7:0] (HSDMA Ch.2転送カウンタレジスタ0x48240•D[7:0]).

BLKLEN3[7:0]: Ch. 3転送カウンタ[7:0] (HSDMA Ch.3転送カウンタレジスタ0x48250•D[7:0]).

TC0_L[7:0]: Ch. 0転送カウンタ[15:8] (HSDMA Ch. 0転送カウンタレジスタ0x48220•D[F:8])

TC1_L[7:0]: Ch. 1転送カウンタ[15:8] (HSDMA Ch. 1転送カウンタレジスタ0x48230•D[F:8])

TC2_L[7:0]: Ch. 2転送カウンタ[15:8] (HSDMA Ch. 2転送カウンタレジスタ0x48240•D[F:8])

TC3_L[7:0]: Ch. 3転送カウンタ[15:8] (HSDMA Ch. 3転送カウンタレジスタ0x48250•D[F:8])

TC0_H[7:0]: Ch. 0転送カウンタ[23:16] (HSDMA Ch. 0制御レジスタ0x48222•D[7:0])

TC1_H[7:0]: Ch. 1転送カウンタ[23:16] (HSDMA Ch. 1制御レジスタ0x48232•D[7:0])

TC2_H[7:0]: Ch. 2転送カウンタ[23:16] (HSDMA Ch. 2制御レジスタ0x48242•D[7:0])

TC3_H[7:0]: Ch. 3転送カウンタ[23:16] (HSDMA Ch. 3制御レジスタ0x48252•D[7:0])

注: 設定した転送回数は転送に従ってデクリメントされます。"0"を設定した場合は最初の転送でオールFにデクリメントされるため、それぞれのビット数で決まる最大値を設定したことになります。

■ 転送元/転送先アドレス

デュアルアドレスモードでは、転送元および転送先アドレスを以下のレジスタで設定します。

S0ADRL[15:0]: Ch. 0転送元アドレス[15:0] (Ch. 0転送元下位アドレス設定レジスタ0x48224•D[F:0])

S1ADRL[15:0]: Ch. 1転送元アドレス[15:0] (Ch. 1転送元下位アドレス設定レジスタ0x48234•D[F:0])

S2ADRL[15:0]: Ch. 2転送元アドレス[15:0] (Ch. 2転送元下位アドレス設定レジスタ0x48244•D[F:0])

S3ADRL[15:0]: Ch. 3転送元アドレス[15:0] (Ch. 3転送元下位アドレス設定レジスタ0x48254•D[F:0])

S0ADRH[11:0]: Ch. 0転送元アドレス[27:16] (Ch. 0転送元上位アドレス設定レジスタ0x48226•D[B:0])

S1ADRH[11:0]: Ch. 1転送元アドレス[27:16] (Ch. 1転送元上位アドレス設定レジスタ0x48236•D[B:0])

S2ADRH[11:0]: Ch. 2転送元アドレス[27:16] (Ch. 2転送元上位アドレス設定レジスタ0x48246•D[B:0])

S3ADRH[11:0]: Ch. 3転送元アドレス[27:16] (Ch. 3転送元上位アドレス設定レジスタ0x48256•D[B:0])

D0ADRL[15:0]: Ch. 0転送先アドレス[15:0] (Ch. 0転送先下位アドレス設定レジスタ0x48228・D[F:0])
 D1ADRL[15:0]: Ch. 1転送先アドレス[15:0] (Ch. 1転送先下位アドレス設定レジスタ0x48238・D[F:0])
 D2ADRL[15:0]: Ch. 2転送先アドレス[15:0] (Ch. 2転送先下位アドレス設定レジスタ0x48248・D[F:0])
 D3ADRL[15:0]: Ch. 3転送先アドレス[15:0] (Ch. 3転送先下位アドレス設定レジスタ0x48258・D[F:0])
 D0ADRH[11:0]: Ch. 0転送先アドレス[27:16] (Ch. 0転送先上位アドレス設定レジスタ0x4822A・D[B:0])
 D1ADRH[11:0]: Ch. 1転送先アドレス[27:16] (Ch. 1転送先上位アドレス設定レジスタ0x4823A・D[B:0])
 D2ADRH[11:0]: Ch. 2転送先アドレス[27:16] (Ch. 2転送先上位アドレス設定レジスタ0x4824A・D[B:0])
 D3ADRH[11:0]: Ch. 3転送先アドレス[27:16] (Ch. 3転送先上位アドレス設定レジスタ0x4825A・D[B:0])

■ アドレスインクリメント/デクリメント制御

転送元アドレスと転送先アドレスは、1回のデータ転送終了時にインクリメントまたはデクリメントすることが可能です。この機能の選択には、転送元アドレスの制御にSxIN[1:0]ビット、転送先アドレスの制御にDxIN[1:0]ビットを使用します。

S0IN[1:0]: Ch. 0転送元アドレス制御(Ch. 0転送元上位アドレス設定レジスタ0x48226・D[D:C])
 S1IN[1:0]: Ch. 1転送元アドレス制御(Ch. 1転送元上位アドレス設定レジスタ0x48236・D[D:C])
 S2IN[1:0]: Ch. 2転送元アドレス制御(Ch. 2転送元上位アドレス設定レジスタ0x48246・D[D:C])
 S3IN[1:0]: Ch. 3転送元アドレス制御(Ch. 3転送元上位アドレス設定レジスタ0x48256・D[D:C])

D0IN[1:0]: Ch. 0転送先アドレス制御(Ch. 0転送先上位アドレス設定レジスタ0x4822A・D[D:C])
 D1IN[1:0]: Ch. 1転送先アドレス制御(Ch. 1転送先上位アドレス設定レジスタ0x4823A・D[D:C])
 D2IN[1:0]: Ch. 2転送先アドレス制御(Ch. 2転送先上位アドレス設定レジスタ0x4824A・D[D:C])
 D3IN[1:0]: Ch. 3転送先アドレス制御(Ch. 3転送先上位アドレス設定レジスタ0x4825A・D[D:C])

SxIN/DxIN = "00": アドレス固定(デフォルト)

データ転送によってアドレスは変更されません。複数のデータを転送する場合でも、常に同じアドレスに対して転送データの読み出し/書き込みが行われます。

SxIN/DxIN = "01": アドレスデクリメント(初期化なし)

1つのデータ転送終了時にアドレスがDATSIZExに設定したサイズ分デクリメントされます。転送に従ってデクリメントされたアドレスは、ソフトウェアで設定した初期値には戻りません。

SxIN/DxIN = "10": アドレスインクリメント(初期化付き)

シングル転送モード/連続転送モードでは、1つのデータの転送終了時にアドレスがDATSIZExに設定したサイズ分インクリメントされます。転送に従ってインクリメントされたアドレスは、ソフトウェアで設定した初期値には戻りません。

ブロック転送モードも同様に、ブロック中の1つのデータを転送すると、ソースアドレスがインクリメントされます。ブロック転送中にインクリメントされたアドレスはブロックの転送終了後、ソフトウェアで設定した初期値に戻ります。

SxIN/DxIN = "11": アドレスインクリメント(初期化なし)

1つのデータの転送終了時にアドレスがDATSIZExに設定したサイズ分インクリメントされます。転送に従ってインクリメントされたアドレスは、ソフトウェアで設定した初期値には戻りません。

シングルアドレスモードのレジスタ設定

コントロール情報の設定は、設定するHSDMAチャネルをディセーブル(HSx_EN = "0")にして行ってください。

■ アドレスモード

アドレスモード選択ビットDUALMxを"0"(シングルアドレスモード)に設定してください。イニシャルリセット時、このビットは"0"に設定されます。

■ 転送モード

転送モードをDxMOD[1:0]ビットで設定します。

- シングル転送モード (DxMOD = "00" デフォルト)
- 連続転送モード (DxMOD = "01")
- ブロック転送モード (DxMOD = "10")

転送モードについては、"デュアルアドレスモードのレジスタ設定"を参照してください。

■ 転送方向

データ転送方向をDxDIRビットで設定します。

D0DIR: Ch. 0転送方向制御(HSDMA Ch. 0制御レジスタ0x48222•DE)

D1DIR: Ch. 1転送方向制御(HSDMA Ch. 1制御レジスタ0x48232•DE)

D2DIR: Ch. 2転送方向制御(HSDMA Ch. 2制御レジスタ0x48242•DE)

D3DIR: Ch. 3転送方向制御(HSDMA Ch. 3制御レジスタ0x48252•DE)

"1"を書き込むとメモライト(I/Oデバイスからメモリへのデータ転送)、“0”を書き込むとメモリーード(メモリからI/Oデバイスへのデータ転送)が選択されます。

■ 転送データサイズ

転送データ1個分のサイズをDATSIZExビットで設定します。

このビットが"1"の場合はハーフワードサイズ(16ビット)、“0”(デフォルト)の場合はバイトサイズ(8ビット)となります。

■ ブロックサイズ

ブロック転送モード(DxMOD = "10")の場合に、1回に転送されるブロックのサイズ(単位はDATSIZExによる)をBLKLENx[7:0]ビットで設定します。

シングル転送モード/連続転送モードでは、BLKLENx[7:0]を転送回数のビット7～0の指定に使用します。

■ 転送カウンタ

ブロック転送モードの場合

ブロック転送モードでは、16ビットの転送回数をTCx_L[7:0]およびTCx_H[7:0]で指定します。

シングル転送モード/連続転送モードの場合

シングル転送モード/連続転送モードでは、24ビットの転送回数をBLKLENx[7:0]、TCx_L[7:0]およびTCx_H[7:0]で指定します。

■ メモリアドレス

シングルアドレスモードでは、SxADRL[15:0]およびSxADRH[11:0]でメモリアドレスを指定します。

S0ADRL[15:0]: Ch. 0メモリアドレス[15:0] (Ch. 0転送元下位アドレス設定レジスタ0x48224•D[F:0])

S0ADRH[11:0]: Ch. 0メモリアドレス[27:16] (Ch. 0転送元上位アドレス設定レジスタ0x48226•D[B:0])

S1ADRL[15:0]: Ch. 1メモリアドレス[15:0] (Ch. 1転送元下位アドレス設定レジスタ0x48234•D[F:0])

S1ADRH[11:0]: Ch. 1メモリアドレス[27:16] (Ch. 1転送元上位アドレス設定レジスタ0x48236•D[B:0])

S2ADRL[15:0]: Ch. 2メモリアドレス[15:0] (Ch. 2転送元下位アドレス設定レジスタ0x48244•D[F:0])

S2ADRH[11:0]: Ch. 2メモリアドレス[27:16] (Ch. 2転送元上位アドレス設定レジスタ0x48246•D[B:0])

S3ADRL[15:0]: Ch. 3メモリアドレス[15:0] (Ch. 3転送元下位アドレス設定レジスタ0x48254•D[F:0])

S3ADRH[11:0]: Ch. 3メモリアドレス[27:16] (Ch. 3転送元上位アドレス設定レジスタ0x48256•D[B:0])

シングルアドレスモードのデータ転送は、システムインタフェースに接続されたメモリと外部のI/Oデバイス間で行われます。I/Oデバイスは#DMAACKx信号で直接アクセスされますので、アドレスの指定は不要です。シングルアドレスモードではDxADRL[15:0]およびDxADRH[11:0]は使用しません。

■ アドレスインクリメント/デクリメント制御

メモリアドレスは、1回のデータ転送終了時にインクリメントまたはデクリメントすることが可能です。この機能の選択には、SxIN[1:0]ビットを使用します。

S0IN[1:0]: Ch. 0メモリアドレス制御(Ch. 0転送元上位アドレス設定レジスタ0x48226•D[D:C])

S1IN[1:0]: Ch. 1メモリアドレス制御(Ch. 1転送元上位アドレス設定レジスタ0x48236•D[D:C])

S2IN[1:0]: Ch. 2メモリアドレス制御(Ch. 2転送元上位アドレス設定レジスタ0x48246•D[D:C])

S3IN[1:0]: Ch. 3メモリアドレス制御(Ch. 3転送元上位アドレス設定レジスタ0x48256•D[D:C])

SxIN = "00": アドレス固定(デフォルト)

SxIN = "01": アドレスデクリメント(初期化なし)

SxIN = "10": アドレスインクリメント(初期化付き)

SxIN = "00": アドレスインクリメント(初期化なし)

設定内容については"デュアルアドレスモードのレジスタ設定"を参照してください。

シングルアドレスモードではD0IN[1:0]は使用しません。

DMA転送の許可/禁止

HSDMAによるデータ転送は、HSx_ENビットに"1"を書き込むことにより許可されます。

HS0_EN: Ch. 0イネーブル(Ch. 0イネーブルレジスタ0x4822C•D0)

HS1_EN: Ch. 1イネーブル(Ch. 1イネーブルレジスタ0x4823C•D0)

HS2_EN: Ch. 2イネーブル(Ch. 2イネーブルレジスタ0x4824C•D0)

HS3_EN: Ch. 3イネーブル(Ch. 3イネーブルレジスタ0x4825C•D0)

ただし、DMA転送を許可する前に、コントロール情報を設定しておく必要があります。HSx_ENが"1"の場合、コントロール情報を設定することはできません。

HSx_ENが"0"の場合、HSDMAリクエストは受け付けられません。

DMA転送を終了(転送カウンタ="0")するとHSx_ENは"0"にリセットされ、以降のトリガ入力を禁止します。

トリガ要因

各HSDMAチャネルは13種類のトリガ要因に対応しており、使用するトリガ要因をHSDMAトリガ設定レジスタで選択できます。なお、この機能は割り込みコントローラでサポートしています。

HSD0S[3:0]: Ch. 0トリガ設定(HSDMA Ch.0/1トリガ設定レジスタ0x40298•D[3:0])

HSD1S[3:0]: Ch. 1トリガ設定(HSDMA Ch.0/1トリガ設定レジスタ0x40298•D[7:4])

HSD2S[3:0]: Ch. 2トリガ設定(HSDMA Ch.2/3トリガ設定レジスタ0x40299•D[3:0])

HSD3S[3:0]: Ch. 3トリガ設定(HSDMA Ch.2/3トリガ設定レジスタ0x40299•D[7:4])

表2.2に設定値とトリガ要因の対応を示します。

表2.2 HSDMAトリガ要因

設定値	Ch.0トリガ要因	Ch.1トリガ要因	Ch.2トリガ要因	Ch.3トリガ要因
0000	ソフトウェアトリガ	ソフトウェアトリガ	ソフトウェアトリガ	ソフトウェアトリガ
0001	K50入力(立ち下がりエッジ)	K51入力(立ち下がりエッジ)	K53入力(立ち下がりエッジ)	K54入力(立ち下がりエッジ)
0010	K50入力(立ち上がりエッジ)	K51入力(立ち上がりエッジ)	K53入力(立ち上がりエッジ)	K54入力(立ち上がりエッジ)
0011	ポート0入力	ポート1入力	ポート2 入力	ポート3入力
0100	ポート4入力	ポート5入力	ポート6入力	ポート7入力
0101	8bitタイマ0アンダーフロー	8bitタイマ1アンダーフロー	8bitタイマ2アンダーフロー	8bitタイマ3アンダーフロー
0110	16bitタイマ0コンペアB	16bitタイマ1コンペアB	16bitタイマ2コンペアB	16bitタイマ3コンペアB
0111	16bitタイマ0コンペアA	16bitタイマ1コンペアA	16bitタイマ2コンペアA	16bitタイマ3コンペアA
1000	16bitタイマ4コンペアB	16bitタイマ5コンペアB	16bitタイマ4コンペアB	16bitタイマ5コンペアB
1001	16bitタイマ4コンペアA	16bitタイマ5コンペアA	16bitタイマ4コンペアA	16bitタイマ5コンペアA
1010	シリアル I/F Ch.0 受信バッファフル	シリアル I/F Ch.1 受信バッファフル	シリアル I/F Ch.0 受信バッファフル	シリアル I/F Ch.1 受信バッファフル
1011	シリアル I/F Ch.0 送信バッファエンブティ	シリアル I/F Ch.1 送信バッファエンブティ	シリアル I/F Ch.0 送信バッファエンブティ	シリアル I/F Ch.1 送信バッファエンブティ
1100	A/D変換終了	A/D変換終了	A/D変換終了	A/D変換終了

割り込み要因(0011~1100)をトリガ設定レジスタで選択すると、そのHSDMAチャネルは選択した割り込み要因の発生によって起動します。割り込み制御ビット(割り込み要因フラグ、割り込みイネーブルレジスタ、IDMAリクエストレジスタ、割り込みプライオリティレジスタ)の設定内容は、HSDMAの起動には影響を与えません。HSDMAを起動した割り込み要因は、割り込み要因フラグもセットしますが、HSDMAはこの割り込み要因フラグをリセットしません。割り込みコントローラによって、その割り込みが許可されていれば、1回のDMA転送を終了した時点で(転送カウンタが"0"でない場合でも)CPUに対し割り込み要求を発生します。転送カウンタが"0"になった場合にのみ割り込みを発生させるには、トリガとなった割り込み要因による割り込み要求を禁止し、HSDMA自身の転送終了割り込みを利用してください。

ソフトウェアトリガを選択した場合、そのHSDMAチャネルはHSTxビットに"1"を書き込むことで起動します。

HST0: Ch. 0ソフトウェアトリガ(HSDMAソフトウェアトリガレジスタ0x4029F•D0)

HST1: Ch. 1ソフトウェアトリガ(HSDMAソフトウェアトリガレジスタ0x4029F•D1)

HST2: Ch. 2ソフトウェアトリガ(HSDMAソフトウェアトリガレジスタ0x4029F•D2)

HST3: Ch. 3ソフトウェアトリガ(HSDMAソフトウェアトリガレジスタ0x4029F•D3)

トリガ要因が発生すると、対応するHSDMAチャネルが起動するようにトリガフラグHSx_TFを"1"にセットします。HSDMAが許可されていればDMA転送を開始します。同時に、トリガフラグはハードウェアによってクリアされます。これにより、DMA転送中でも次のトリガを保持しておくことができます。

HSx_TFフラグはソフトウェアによる読み出しおよびクリアが可能です。

HS0_TF: Ch. 0トリガフラグステータス/クリア(Ch. 0トリガフラグレジスタ0x4822E•D0)

HS1_TF: Ch. 1トリガフラグステータス/クリア(Ch. 1トリガフラグレジスタ0x4823E•D0)

HS2_TF: Ch. 2トリガフラグステータス/クリア(Ch. 2トリガフラグレジスタ0x4824E•D0)

HS3_TF: Ch. 3トリガフラグステータス/クリア(Ch. 3トリガフラグレジスタ0x4825E•D0)

DMA転送を開始する前であれば、このビットに"1"を書き込むことによってトリガフラグをクリアできます。このビットを読み出した場合、"1"でトリガフラグがセット状態、"0"でクリア状態であることを示します。

HSDMAの動作

HSDMAの各チャンネルは、選択されているトリガ要因の発生によってデータ転送を開始します。

なお、DMA転送を開始する前に、転送条件とトリガ要因の設定を行い、使用するHSDMAチャンネルのデータ転送を許可しておく必要があります。

デュアルアドレスモードの動作

デュアルアドレスモードでは、転送元と転送先のアドレスがBCUに設定されている該当エリアのバス条件でアクセスされます。

HSDMAには3種類の転送モードがあり、それぞれデータ転送の動作が異なります。以下、各転送モード別の動作を説明します。

■ シングル転送モード

コントロール情報のDxMODが"00"に設定されているチャンネルは、シングル転送モードで動作します。シングル転送モードは、1回のトリガに対してDATSIZExに設定したサイズのデータを1回転送して終了します。転送カウンタに設定した回数のデータ転送を行うためには、その回数分のトリガが必要です。

シングル転送モードのHSDMA動作を図2.3のフローチャートに示します。




図2.3 シングル転送モードの動作フロー

- (1) トリガを受け付けると、トリガフラグHSx_TFがクリアされ、コントロール情報に設定されたサイズのデータを転送元アドレスから読み出します。
- (2) 読み出したデータを転送先アドレスに書き込みます。
- (3) アドレスがSxIN/DxINの設定に従ってインクリメント/デクリメントされます。
- (4) 転送カウンタがデクリメントされます。
- (5) 転送カウンタが"0"になった場合は、HSDMAイネーブルビットHSx_ENがクリアされ、割り込みコントローラのHSDMA割り込み要因フラグが"1"にセットされます(DINTENx="1"の場合)。

■ 連続転送モード

コントロール情報のDxMODが"01"に設定されているチャンネルは、連続転送モードで動作します。連続転送モードは、転送カウンタに設定した回数のデータ転送を1回のトリガで実行します。転送カウンタは一度の実行で"0"になります。連続転送モードの動作を図2.4のフローチャートに示します。




図2.4 連続転送モードの動作フロー

- (1) トリガを受け付けると、トリガフラグHSx_TFがクリアされ、コントロール情報に設定されたサイズのデータを転送元アドレスから読み出します。
- (2) 読み出したデータを転送先アドレスに書き込みます。
- (3) アドレスがSxIN/DxINの設定に従ってインクリメント/デクリメントされます。
- (4) 転送カウンタがデクリメントされます。
- (5) (1)～(4)を転送カウンタが"0"になるまで繰り返します。
- (6) 転送カウンタが"0"になった場合は、HSDMAイネーブルビットHSx_ENがクリアされ、割り込みコントローラのHSDMA割り込み要因フラグが"1"にセットされます(DINTENx="1"の場合)。

■ ブロック転送モード

コントロール情報のDxMODが"10"に設定されているチャンネルは、ブロック転送モードで動作します。ブロック転送モードは、1回のトリガに対してBLKLENxで設定したサイズのブロックを1回転送して終了します。転送カウンタに設定した回数のブロック転送を行うためには、その回数分のトリガが必要です。

ブロック転送モードの動作を図2.5のフローチャートに示します。




図2.5 ブロック転送モードの動作フロー

- (1) トリガを受け付けると、トリガフラグHSx_TFがクリアされ、コントロール情報に設定されたサイズのデータを転送元アドレスから読み出します。
- (2) 読み出したデータを転送先アドレスに書き込みます。
- (3) アドレスのインクリメント/デクリメント、BLKLENxのデクリメントを行います。
- (4) (1)～(3)をBLKLENxが"0"になるまで繰り返します。
- (5) SxIN/DxINが"10"の場合は、アドレスを初期値に戻します。
- (6) 転送カウンタがデクリメントされます。
- (7) 転送カウンタが"0"になった場合は、HSDMAイネーブルビットHSx_ENがクリアされ、割り込みコントローラのHSDMA割り込み要因フラグが"1"にセットされます(DINTENx="1"の場合)。

シングルアドレスモードの動作

各転送モードの動作はデュアルアドレスモードとほとんど同じです(前節参照)。ただし、シングルアドレスモードでは転送元データの読み出しと転送先への書き込みが同時に行われず。以下、デュアルアドレスモードと異なる点を説明します。

■ #DMAACKx信号の出力とバスオペレーション

HSDMA回路はDMA要求を受け付けると、#DMAACKx端子からLowレベルのパルスを出力するとともに、メモリに対するバスオペレーションを実行します。
このバスオペレーションの内容は次のとおりです。

・ I/Oデバイスからメモリへのデータ転送

アドレスバスにメモリアドレスレジスタに設定されたアドレスが出力されます。
転送先のメモリが属するエリアに設定されたインタフェース条件で、ライト動作を行います。データバスはハイインピーダンスにしたままです。

外部I/Oデバイスは#DMAACKx信号をリード信号として、転送データをデータバスに出力します。メモリは、このデータをライト信号により取り込みます。

・ メモリからI/Oデバイスへのデータ転送

アドレスバスにメモリアドレスレジスタに設定されたアドレスが出力されます。
転送元のメモリが属するエリアに設定されたインタフェース条件で、リード動作を行います。

メモリは、リード信号によって転送データをデータバスに出力します。
外部I/Oデバイスは#DMAACKx信号をライト信号として、そのデータをデータバスから取り込みます。

転送データサイズが16ビットでI/Oデバイスが8ビットの場合は、2回のバスオペレーションを実行します。それ以外は1回のバスオペレーションで転送は終了します。

■ #DMAENDx信号の出力

転送カウンタが"0"になると、#DMAENDx端子から指定回数の転送が終了したことを示す転送終了信号が出力されます。同時に、HSDMA転送終了割り込み要因が発生します。

タイミングチャート

■ デュアルアドレスモード

(1) SRAMタイプ

例: 2サイクル(RD)/1サイクル(WR)のウェイトを挿入した場合




図2.6 #DMAEND信号出力タイミング(SRAMタイプ)

(2) DRAMタイプ

例: ページモード、RAS: 1サイクル、CAS: 2サイクル、プリチャージ: 1サイクル




図2.7 #DMAEND信号出力タイミング(DRAMタイプ)

■ シングルアドレスモード

(1) SRAMタイプ

例: 2サイクル(RD)/1サイクル(WR)のウェイトを挿入した場合




図2.8 #DMAACK/#DMAEND信号出力タイミング(SRAMタイプ)

(2) バーストROMタイプ

例: 4連続バースト、最初のアクセスを2ウェイトに設定した場合




図2.9 #DMAACK/#DMAEND信号出力タイミング(バーストROMタイプ)

(3) DRAMタイプ

例: ページモード、RAS: 1サイクル、CAS: 2サイクル、プリチャージ: 1サイクル




図2.10 #DMAACK/#DMAEND信号出力タイミング(DRAMタイプ)

HSDMAの割り込み機能

HSDMAコントローラは、HSDMA各チャネルの転送カウンタが"0"になった時点で割り込みを発生、またはIDMAを起動することができます。

■ 割り込みコントローラの制御レジスタ

各チャネルに用意されている割り込みコントローラの制御レジスタを、表2.3に示します。

表2.3 割り込みコントローラの制御レジスタ

HSDMA Ch.	割り込み要因フラグ	割り込みイネーブルレジスタ	割り込みプライオリティレジスタ
Ch. 0	FHDM0(D0/0x40281)	EHDM0(D0/0x40271)	PHSD0L[2:0][D[2:0]/0x40263]
Ch. 1	FHDM1(D1/0x40281)	EHDM1(D1/0x40271)	PHSD1L[2:0][D[6:4]/0x40263]
Ch. 2	FHDM2(D2/0x40281)	EHDM2(D2/0x40271)	PHSD2L[2:0][D[2:0]/0x40264]
Ch. 3	FHDM3(D3/0x40281)	EHDM3(D3/0x40271)	PHSD3L[2:0][D[6:4]/0x40264]

HSDMAコントローラは一連のHSDMA転送が終了し、転送カウンタが"0"になったところでHSDMA割り込み要因フラグを"1"にセットします。このときに、対応する割り込みイネーブルレジスタのビットが"1"に設定されていると割り込み要求が発生します。

割り込みイネーブルレジスタのビットを"0"に設定しておくことにより、割り込みを禁止することもできます。HSDMA割り込み要因フラグは、割り込みイネーブルレジスタの設定にかかわらず("0"に設定されていても)、各チャネルのデータ転送終了時に"1"にセットされます。

割り込みプライオリティレジスタは、割り込みの優先レベル(0~7)を設定します。CPUに対する割り込み要求は、他に優先レベルの高い割り込み要求が発生していないことが条件となります。

また、HSDMA割り込み要求を実際にCPUが受け付けるのは、PSRのIEビットが"1"(割り込み許可)に、ILが割り込みプライオリティレジスタで設定したHSDMA割り込みのレベルよりも小さな値に設定されている場合に限られます。

これらの割り込み制御レジスタの詳細と割り込み発生時の動作については"ITC(割り込みコントローラ)"を参照してください。

■ インテリジェントDMA

HSDMA Ch.0とCh.1の転送終了割り込み要因によってインテリジェントDMA(IDMA)を起動することができます。HSDMAに設定されたIDMAチャネル番号は次のとおりです。

IDMA Ch.

Ch.0転送終了割り込み: 0x05

Ch.1転送終了割り込み: 0x06

IDMAを起動させるには、割り込み要因に対応するIDMAリクエストビットとIDMAイネーブルビットに"1"を書き込んでおきます。また、IDMA側の転送条件等の設定も必要です。

表2.4 IDMA転送の制御ビット

HSDMA Ch.	IDMAリクエストビット	IDMAイネーブルビット
Ch. 0	RHDM0(D4/0x40290)	DEHDM0(D4/0x40294)
Ch. 1	RHDM1(D5/0x40290)	DEHDM1(D5/0x40294)

IDMAリクエストビットとIDMAイネーブルビットが"1"に設定されていると、割り込み要因の発生でIDMAが起動します。その時点で割り込み要求は発生しません。割り込み要求はIDMAによる転送終了後に発生します。また、IDMAの転送のみを行い、割り込みは発生しないように設定することもできます。

IDMAによるデータ転送とIDMA転送終了後の割り込み制御については、"IDMA(インテリジェントDMA)"を参照してください。

■ トラップベクタ

各チャンネルの割り込み要因のトラップベクタアドレスは、デフォルトでそれぞれ以下のとおり設定されています。

Ch.0転送終了割り込み: 0x0C00058

Ch.1転送終了割り込み: 00x0C0005C

Ch.2転送終了割り込み: 0x0C00060

Ch.3転送終了割り込み: 0x0C00064

なお、トラップテーブルのベースアドレスはTTBRレジスタ(0x48134～0x48137)で変更することも可能です。

HSDMAのI/Oメモリ

表2.5にHSDMAの制御ビットを示します。

表2.5 HSDMAの制御ビット

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
高速DMA Ch.0/1割り込み プライオリティ レジスタ	0040263 (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	PHSD1L2	高速DMA Ch.1	0~7	X	R/W	
		D5	PHSD1L1	割り込みレベル		X		
		D4	PHSD1L0			X		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	PHSD0L2	高速DMA Ch.0	0~7	X	R/W	
		D1	PHSD0L1	割り込みレベル		X		
		D0	PHSD0L0			X		
高速DMA Ch.2/3割り込み プライオリティ レジスタ	0040264 (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	PHSD3L2	高速DMA Ch.3	0~7	X	R/W	
		D5	PHSD3L1	割り込みレベル		X		
		D4	PHSD3L0			X		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	PHSD2L2	高速DMA Ch.2	0~7	X	R/W	
		D1	PHSD2L1	割り込みレベル		X		
		D0	PHSD2L0			X		
DMA割り込み イネーブル レジスタ	0040271 (B)	D7~5	—	reserved	—	—	—	読み出し時: 0
		D4	EIDMA	IDMA	1 許可	0 禁止	0	R/W
		D3	EHDM3	高速DMA Ch.3			0	R/W
		D2	EHDM2	高速DMA Ch.2			0	R/W
		D1	EHDM1	高速DMA Ch.1			0	R/W
		D0	EHDM0	高速DMA Ch.0			0	R/W
DMA割り込み 要因フラグ レジスタ	0040281 (B)	D7~5	—	reserved	—	—	—	読み出し時: 0
		D4	FIDMA	IDMA	1 要因発生	0 要因なし	X	R/W
		D3	FHDM3	高速DMA Ch.3			X	R/W
		D2	FHDM2	高速DMA Ch.2			X	R/W
		D1	FHDM1	高速DMA Ch.1			X	R/W
		D0	FHDM0	高速DMA Ch.0			X	R/W
ポート入力0~3, 高速DMA Ch.0/1, 16bitタイマ0 IDMAリクエスト レジスタ	0040290 (B)	D7	R16TC0	16bitタイマ0コンペアA	1 IDMA要求	0 割り込み 要求	0	R/W
		D6	R16TU0	16bitタイマ0コンペアB			0	R/W
		D5	RHDM1	高速DMA Ch.1			0	R/W
		D4	RHDM0	高速DMA Ch.0			0	R/W
		D3	RP3	ポート入力3			0	R/W
		D2	RP2	ポート入力2			0	R/W
		D1	RP1	ポート入力1			0	R/W
		D0	RP0	ポート入力0			0	R/W
ポート入力0~3, 高速DMA Ch.0/1, 16bitタイマ0 IDMAイネーブル レジスタ	0040294 (B)	D7	DE16TC0	16bitタイマ0コンペアA	1 IDMA許可	0 IDMA禁止	0	R/W
		D6	DE16TU0	16bitタイマ0コンペアB			0	R/W
		D5	DEHDM1	高速DMA Ch.1			0	R/W
		D4	DEHDM0	高速DMA Ch.0			0	R/W
		D3	DEP3	ポート入力3			0	R/W
		D2	DEP2	ポート入力2			0	R/W
		D1	DEP1	ポート入力1			0	R/W
		D0	DEP0	ポート入力0			0	R/W

V DMAブロック: HSDMA(高速DMA)

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
高速DMA Ch.0/1 トリガ設定 レジスタ	0040298 (B)	D7 D6 D5 D4	HSD1S3 HSD1S2 HSD1S1 HSD1S0	高速DMA Ch.1トリガ設定	0 ソフトウェアトリガ 1 K51入力(立ち下がりエッジ) 2 K51入力(立ち上がりエッジ) 3 ポート1入力 4 ポート5入力 5 8bitタイマCh.1アンダーフロー 6 16bitタイマCh.1コンペアB 7 16bitタイマCh.1コンペアA 8 16bitタイマCh.5コンペアB 9 16bitタイマCh.5コンペアA A SI/F Ch.1 Rx bufフル B SI/F Ch.1 Tx bufエンプティ C A/D変換終了	0 0 0 0	R/W	
		D3 D2 D1 D0	HSD0S3 HSD0S2 HSD0S1 HSD0S0	高速DMA Ch.0トリガ設定	0 ソフトウェアトリガ 1 K50入力(立ち下がりエッジ) 2 K50入力(立ち上がりエッジ) 3 ポート0入力 4 ポート4入力 5 8bitタイマCh.0アンダーフロー 6 16bitタイマCh.0コンペアB 7 16bitタイマCh.0コンペアA 8 16bitタイマCh.4コンペアB 9 16bitタイマCh.4コンペアA A SI/F Ch.0 Rx bufフル B SI/F Ch.0 Tx bufエンプティ C A/D変換終了	0 0 0 0	R/W	
高速DMA Ch.2/3 トリガ設定 レジスタ	0040299 (B)	D7 D6 D5 D4	HSD3S3 HSD3S2 HSD3S1 HSD3S0	高速DMA Ch.3トリガ設定	0 ソフトウェアトリガ 1 K54入力(立ち下がりエッジ) 2 K54入力(立ち上がりエッジ) 3 ポート3入力 4 ポート7入力 5 8bitタイマCh.3アンダーフロー 6 16bitタイマCh.3コンペアB 7 16bitタイマCh.3コンペアA 8 16bitタイマCh.5コンペアB 9 16bitタイマCh.5コンペアA A SI/F Ch.1 Rx bufフル B SI/F Ch.1 Tx bufエンプティ C A/D変換終了	0 0 0 0	R/W	
		D3 D2 D1 D0	HSD2S3 HSD2S2 HSD2S1 HSD2S0	高速DMA Ch.2トリガ設定	0 ソフトウェアトリガ 1 K53入力(立ち下がりエッジ) 2 K53入力(立ち上がりエッジ) 3 ポート2入力 4 ポート6入力 5 8bitタイマCh.2アンダーフロー 6 16bitタイマCh.2コンペアB 7 16bitタイマCh.2コンペアA 8 16bitタイマCh.4コンペアB 9 16bitタイマCh.4コンペアA A SI/F Ch.0 Rx bufフル B SI/F Ch.0 Tx bufエンプティ C A/D変換終了	0 0 0 0	R/W	
高速DMA ソフトウェア トリガレジスタ	004029A (B)	D7-4	—	reserved	—	—	—	読み出し時: 0
		D3	HST3	HSDMA Ch.3ソフトウェアトリガ	1 トリガ	0 無効	0 W	
		D2	HST2	HSDMA Ch.2ソフトウェアトリガ			0 W	
		D1	HST1	HSDMA Ch.1ソフトウェアトリガ			0 W	
		D0	HST0	HSDMA Ch.0ソフトウェアトリガ			0 W	
K5機能選択 レジスタ	00402C0 (B)	D7-5	—	reserved	—	—	—	読み出し時: 0
		D4	CFK54	K54機能選択	1 #DMAREQ3	0 K54	0 R/W	
		D3	CFK53	K53機能選択	1 #DMAREQ2	0 K53	0 R/W	
		D2	CFK52	K52機能選択	1 #ADTRG	0 K52	0 R/W	
		D1	CFK51	K51機能選択	1 #DMAREQ1	0 K51	0 R/W	
		D0	CFK50	K50機能選択	1 #DMAREQ0	0 K50	0 R/W	

レジスタ名	アドレス	ビット	名 称	機 能	設 定			Init.	R/W	注 釈
P1機能選択 レジスタ	00402D4 (B)	D7	–	reserved	–			–	–	読み出し時: 0
		D6	CFP16	P16機能選択	1	EXCL5 #DMAEND1	0	P16	0	R/W
		D5	CFP15	P15機能選択	1	EXCL4 #DMAEND0	0	P15	0	R/W
		D4	CFP14	P14機能選択	1	FOSC1	0	P14	0	R/W
		D3	CFP13	P13機能選択	1	EXCL3 T8UF3	0	P13	0	R/W
		D2	CFP12	P12機能選択	1	EXCL2 T8UF2	0	P12	0	R/W
		D1	CFP11	P11機能選択	1	EXCL1 T8UF1	0	P11	0	R/W
		D0	CFP10	P10機能選択	1	EXCL0 T8UF0	0	P10	0	R/W
P1 I/O制御 レジスタ	00402D6 (B)	D7	–	reserved	–			–	–	読み出し時: 0
		D6	IOC16	P16 I/O制御	1	出力	0	入力	0	R/W
		D5	IOC15	P15 I/O制御					0	R/W
		D4	IOC14	P14 I/O制御					0	R/W
		D3	IOC13	P13 I/O制御					0	R/W
		D2	IOC12	P12 I/O制御					0	R/W
		D1	IOC11	P11 I/O制御					0	R/W
		D0	IOC10	P10 I/O制御					0	R/W
P3機能選択 レジスタ	00402DC (B)	D7–6	–	reserved					–	
		D5	CFP35	P35機能選択	1	#BUSACK	0	P35	0	R/W
		D4	CFP34	P34機能選択	1	#BUSREQ #CE6	0	P34	0	R/W
		D3	CFP33	P33機能選択	1	#DMAACK1	0	P33	0	R/W
		D2	CFP32	P32機能選択	1	#DMAACK0	0	P32	0	R/W
		D1	CFP31	P31機能選択	1	#BUSGET	0	P31	0	R/W
		D0	CFP30	P30機能選択	1	#WAIT #CE4/#CE5	0	P30	0	R/W
ポート機能拡張 レジスタ	00402DF (B)	D7	CFEX7	P07ポート機能拡張	1	#DMAEND3	0	P07, etc.	0	R/W
		D6	CFEX6	P06ポート機能拡張	1	#DMAACK3	0	P06, etc.	0	R/W
		D5	CFEX5	P05ポート機能拡張	1	#DMAEND2	0	P05, etc.	0	R/W
		D4	CFEX4	P04ポート機能拡張	1	#DMAACK2	0	P04, etc.	0	R/W
		D3	CFEX3	P31ポート機能拡張	1	#GARD	0	P31, etc.	0	R/W
		D2	CFEX2	P21ポート機能拡張	1	#GAAS	0	P21, etc.	0	R/W
		D1	CFEX1	P10, P11, P13ポート機能拡張	1	DST0 DST1 DPC0	0	P10, etc. P11, etc. P13, etc.	1	R/W
		D0	CFEX0	P12, P14ポート機能拡張	1	DST2 DCLK	0	P12, etc. P14, etc.	1	R/W
高速DMA Ch.0 転送カウンタ レジスタ	0048220 (HW)	DF	TC0_L7	Ch.0転送カウンタ[7:0] (ブロック転送モード) Ch.0転送カウンタ[15:8] (シングル/連続転送モード)				X	R/W	
		DE	TC0_L6							
		DD	TC0_L5							
		DC	TC0_L4							
		DB	TC0_L3							
		DA	TC0_L2							
		D9	TC0_L1							
		D8	TC0_L0							
		D7	BLKLEN07	Ch.0ブロック長 (ブロック転送モード) Ch.0転送カウンタ[7:0] (シングル/連続転送モード)				X	R/W	
		D6	BLKLEN06							
		D5	BLKLEN05							
		D4	BLKLEN04							
		D3	BLKLEN03							
		D2	BLKLEN02							
		D1	BLKLEN01							
		D0	BLKLEN00							

V DMAブロック: HSDMA(高速DMA)

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
高速DMA Ch.0 制御レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048222 (HW)	DF	DUALM0	Ch.0アドレスモード選択	1 デュアル 0 シングル	0	R/W	
		DE	DODIR	D) 無効	—	—	—	
				S) Ch.0転送方向制御	1 メモリWR 0 メモリRD	0	R/W	
		DD-8	—	reserved	—	—	—	読み出し時: 不定
		D7	TC0_H7	Ch.0転送カウンタ[15:8] (ブロック転送モード)		X	R/W	
		D6	TC0_H6			X		
		D5	TC0_H5			X		
		D4	TC0_H4	Ch.0転送カウンタ[23:16] (シングル/連続転送モード)		X		
		D3	TC0_H3			X		
		D2	TC0_H2			X		
高速DMA Ch.0 転送元下位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048224 (HW)	DF	S0ADRL15	D) Ch.0転送元アドレス[15:0]		X	R/W	
		DE	S0ADRL14	S) Ch.0メモリアドレス[15:0]		X		
		DD	S0ADRL13			X		
		DC	S0ADRL12			X		
		DB	S0ADRL11			X		
		DA	S0ADRL10			X		
		D9	S0ADRL9			X		
		A8	S0ADRL8			X		
		D7	S0ADRL7			X		
		D6	S0ADRL6			X		
		D5	S0ADRL5			X		
		D4	S0ADRL4			X		
		D3	S0ADRL3			X		
		D2	S0ADRL2			X		
		D1	S0ADRL1			X		
		D0	S0ADRL0			X		
高速DMA Ch.0 転送元上位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048226 (HW)	DF	—	reserved	—	—	—	
		DE	DATSIZE0	Ch.0転送データサイズ	1 ハーフワード 0 バイト	0	R/W	
		DD	S0IN1	D) Ch.0転送元アドレス制御	S0IN[1:0]	0	R/W	
		DC	S0IN0	S) Ch.0メモリアドレス制御	Inc/dec	0		
					1 1 Inc.(initなし)			
					1 0 Inc.(init)			
					0 1 Dec.(initなし)			
					0 0 固定			
		DB	S0ADRH11	D) Ch.0転送元アドレス[27:16]		X	R/W	
		DA	S0ADRH10	S) Ch.0メモリアドレス[27:16]		X		
		D9	S0ADRH9			X		
		A8	S0ADRH8			X		
		D7	S0ADRH7			X		
高速DMA Ch.0 転送先下位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048228 (HW)	D6	S0ADRH6			X		
		D5	S0ADRH5			X		
		D4	S0ADRH4			X		
		D3	S0ADRH3			X		
		D2	S0ADRH2			X		
		D1	S0ADRH1			X		
		D0	S0ADRH0			X		
		DF	D0ADRL15	D) Ch.0転送先アドレス[15:0]		X	R/W	
		DE	D0ADRL14	S) 無効		X		
		DD	D0ADRL13			X		
		DC	D0ADRL12			X		
		DB	D0ADRL11			X		
		DA	D0ADRL10			X		
		D9	D0ADRL9			X		
		A8	D0ADRL8			X		
		D7	D0ADRL7			X		
		D6	D0ADRL6			X		
		D5	D0ADRL5			X		
		D4	D0ADRL4			X		
		D3	D0ADRL3			X		
		D2	D0ADRL2			X		
		D1	D0ADRL1			X		
		D0	D0ADRL0			X		

レジスタ名	アドレス	ビット	名 称	機 能	設 定			Init.	R/W	注 釈	
高速DMA Ch.0 転送先上位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	004822A (HW)	DF DE	D0MOD1 D0MOD0	Ch.0転送モード	D0MOD[1:0]		モード	0	R/W		
					1	1	無効				
					1	0	ブロック転送				
					0	1	連続転送				
					0	0	シングル転送				
		DD DC	D0IN1 D0IN0	D) Ch.0転送先アドレス制御 S) 無効	D0IN[1:0]		Inc/dec	0	R/W		
					1	1	Inc.(initなし)				
					1	0	Inc.(init)				
					0	1	Dec.(initなし)				
					0	0	固定				
		DB DA D9 A8 D7 D6 D5 D4 D3 D2 D1 D0	D0ADRH11 D0ADRH10 D0ADRH9 D0ADRH8 D0ADRH7 D0ADRH6 D0ADRH5 D0ADRH4 D0ADRH3 D0ADRH2 D0ADRH1 D0ADRH0	D) Ch.0転送先アドレス[27:16] S) 無効				X	R/W		
								X			
								X			
								X			
								X			
								X			
X											
X											
X											
X											
高速DMA Ch.0 イネーブル レジスタ	004822C (HW)	DF-1	-	reserved	-			-	-	読み出し時: 不定	
		D0	HS0_EN	Ch.0イネーブル	1	許可	0	禁止	0	R/W	
高速DMA Ch.0 トリガフラグ レジスタ	004822E (HW)	DF-1	-	reserved	-			-	-	読み出し時: 不定	
		D0	HS0_TF	Ch.0トリガフラグクリア(WR) Ch.0トリガフラグステータス(RD)	1	クリア	0	無効	0	R/W	
1	セット				0	クリア					
高速DMA Ch.1 転送カウンタ レジスタ	0048230 (HW)	DF DE DD DC DB DA D9 D8	TC1_L7 TC1_L6 TC1_L5 TC1_L4 TC1_L3 TC1_L2 TC1_L1 TC1_L0	Ch.1転送カウンタ[7:0] (ブロック転送モード) Ch.1転送カウンタ[15:8] (シングル/連続転送モード)				X	R/W		
								X			
								X			
								X			
								X			
								X			
								X			
								X			
		D7 D6 D5 D4 D3 D2 D1 D0	BLKLEN17 BLKLEN16 BLKLEN15 BLKLEN14 BLKLEN13 BLKLEN12 BLKLEN11 BLKLEN10	Ch.1ブロック長 (ブロック転送モード) Ch.1転送カウンタ[7:0] (シングル/連続転送モード)				X	R/W		
								X			
								X			
								X			
								X			
								X			
								X			
								X			
高速DMA Ch.1 制御レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048232 (HW)	DF	DUALM1	Ch.1アドレスモード選択	1	デュアル	0	シングル	0	R/W	
		DE	D1DIR	D)無効 S) Ch.1転送方向制御	1	メモリWR	0	メモリRD	0	R/W	
		DD-8	-	reserved	-			-	-	読み出し時: 不定	
		D7 D6 D5 D4 D3 D2 D1 D0	TC1_H7 TC1_H6 TC1_H5 TC1_H4 TC1_H3 TC1_H2 TC1_H1 TC1_H0	Ch.1転送カウンタ[15:8] (ブロック転送モード) Ch.1転送カウンタ[23:16] (シングル/連続転送モード)				X	R/W		
								X			
								X			
								X			
								X			
								X			
								X			
								X			

V DMAブロック: HSDMA(高速DMA)

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
高速DMA Ch.1 転送元下位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048234 (HW)	DF	S1ADRL15	D) Ch.1転送元アドレス[15:0]		X	R/W	
		DE	S1ADRL14	S) Ch.1メモリアドレス[15:0]		X		
		DD	S1ADRL13			X		
		DC	S1ADRL12			X		
		DB	S1ADRL11			X		
		DA	S1ADRL10			X		
		D9	S1ADRL9			X		
		A8	S1ADRL8			X		
		D7	S1ADRL7			X		
		D6	S1ADRL6			X		
		D5	S1ADRL5			X		
		D4	S1ADRL4			X		
		D3	S1ADRL3			X		
		D2	S1ADRL2			X		
		D1	S1ADRL1			X		
		D0	S1ADRL0			X		
高速DMA Ch.1 転送元上位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048236 (HW)	DF	—	reserved	—		—	—
		DE	DATSIZE1	Ch.1転送データサイズ	1 ハーフワード 0 バイト	0	R/W	
		DD	S1IN1	D) Ch.1転送元アドレス制御	S1IN[1:0]	Inc/dec	0	R/W
		DC	S1IN0	S) Ch.1メモリアドレス制御	1 1 1 0 0 1 0 0	Inc.(initなし) Inc.(init) Dec.(initなし) 固定	0	
		DB	S1ADRH11	D) Ch.1転送元アドレス[27:16]		X	R/W	
		DA	S1ADRH10	S) Ch.1メモリアドレス[27:16]		X		
		D9	S1ADRH9			X		
		A8	S1ADRH8			X		
		D7	S1ADRH7			X		
		D6	S1ADRH6			X		
		D5	S1ADRH5			X		
		D4	S1ADRH4			X		
		D3	S1ADRH3			X		
		D2	S1ADRH2			X		
		D1	S1ADRH1			X		
		D0	S1ADRH0			X		
高速DMA Ch.1 転送先下位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048238 (HW)	DF	D1ADRL15	D) Ch.1転送先アドレス[15:0]		X	R/W	
		DE	D1ADRL14	S) 無効		X		
		DD	D1ADRL13			X		
		DC	D1ADRL12			X		
		DB	D1ADRL11			X		
		DA	D1ADRL10			X		
		D9	D1ADRL9			X		
		A8	D1ADRL8			X		
		D7	D1ADRL7			X		
		D6	D1ADRL6			X		
		D5	D1ADRL5			X		
		D4	D1ADRL4			X		
		D3	D1ADRL3			X		
		D2	D1ADRL2			X		
		D1	D1ADRL1			X		
		D0	D1ADRL0			X		
高速DMA Ch.1 転送先上位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	004823A (HW)	DF	D1MOD1	Ch.1転送モード	D1MOD[1:0]	モード	0	R/W
		DE	D1MOD0		1 1 1 0 0 1 0 0	無効 ブロック転送 連続転送 シングル転送	0	
		DD	D1IN1	D) Ch.1転送先アドレス制御	D1IN[1:0]	Inc/dec	0	R/W
		DC	D1IN0	S) 無効	1 1 1 0 0 1 0 0	Inc.(initなし) Inc.(init) Dec.(initなし) 固定	0	
		DB	D1ADRH11	D) Ch.1転送先アドレス[27:16]		X	R/W	
		DA	D1ADRH10	S) 無効		X		
		D9	D1ADRH9			X		
		A8	D1ADRH8			X		
		D7	D1ADRH7			X		
		D6	D1ADRH6			X		
		D5	D1ADRH5			X		
		D4	D1ADRH4			X		
		D3	D1ADRH3			X		
		D2	D1ADRH2			X		
		D1	D1ADRH1			X		
		D0	D1ADRH0			X		

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
高速DMA Ch.1 イネーブル レジスタ	004823C (HW)	DF-1	–	reserved	–	–	–	読み出し時: 不定
		D0	HS1_EN	Ch.1イネーブル	1 許可 0 禁止	0	R/W	
高速DMA Ch.1 トリガフラグ レジスタ	004823E (HW)	DF-1	–	reserved	–	–	–	読み出し時: 不定
		D0	HS1_TF	Ch.1トリガフラグクリア(WR) Ch.1トリガフラグステータス(RD)	1 クリア 0 無効 1 セット 0 クリア	0	R/W	
高速DMA Ch.2 転送カウンタ レジスタ	0048240 (HW)	DF	TC2_L7	Ch.2転送カウンタ[7:0] (ブロック転送モード)		X	R/W	
		DE	TC2_L6			X		
		DD	TC2_L5			X		
		DC	TC2_L4	Ch.2転送カウンタ[15:8] (シングル/連続転送モード)		X		
		DB	TC2_L3			X		
		DA	TC2_L2			X		
		D9	TC2_L1			X		
		D8	TC2_L0			X		
		D7	BLKLEN27	Ch.2ブロック長 (ブロック転送モード)		X	R/W	
		D6	BLKLEN26			X		
		D5	BLKLEN25			X		
		D4	BLKLEN24	Ch.2転送カウンタ[7:0] (シングル/連続転送モード)		X		
		D3	BLKLEN23			X		
		D2	BLKLEN22			X		
		D1	BLKLEN21			X		
		D0	BLKLEN20			X		
高速DMA Ch.2 制御レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048242 (HW)	DF	DUALM2	Ch.2アドレスモード選択	1 デュアル 0 シングル	0	R/W	
		DE	D2DIR	D) 無効 S) Ch.2転送方向制御	– 1 メモリWR 0 メモリRD	– 0	– R/W	
		DD-8	–	reserved	–	–	–	読み出し時: 不定
		D7	TC2_H7	Ch.2転送カウンタ[15:8] (ブロック転送モード)		X	R/W	
		D6	TC2_H6			X		
		D5	TC2_H5			X		
		D4	TC2_H4	Ch.2転送カウンタ[23:16] (シングル/連続転送モード)		X		
		D3	TC2_H3			X		
		D2	TC2_H2			X		
		D1	TC2_H1			X		
高速DMA Ch.2 転送元下位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048244 (HW)	DF	S2ADRL15	D) Ch.2転送元アドレス[15:0] S) Ch.2メモリアドレス[15:0]		X	R/W	
		DE	S2ADRL14			X		
		DD	S2ADRL13			X		
		DC	S2ADRL12			X		
		DB	S2ADRL11			X		
		DA	S2ADRL10			X		
		D9	S2ADRL9			X		
		A8	S2ADRL8			X		
		D7	S2ADRL7			X		
		D6	S2ADRL6			X		
		D5	S2ADRL5			X		
		D4	S2ADRL4			X		
		D3	S2ADRL3			X		
		D2	S2ADRL2			X		
		D1	S2ADRL1			X		
		D0	S2ADRL0			X		
高速DMA Ch.2 転送元上位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048246 (HW)	DF	–	reserved	–	–	–	
		DE	DATSIZE2	Ch.2転送データサイズ	1 ハーフワード 0 バイト	0	R/W	
		DD	S2IN1	D) Ch.2転送元アドレス制御	S2IN[1:0]	Inc/dec	0	R/W
		DC	S2IN0	S) Ch.2メモリアドレス制御	1 1 Inc.(initなし) 1 0 Inc.(init) 0 1 Dec.(initなし) 0 0 固定	0		
		DB	S2ADRH11	D) Ch.2転送元アドレス[27:16] S) Ch.2メモリアドレス[27:16]		X	R/W	
		DA	S2ADRH10			X		
		D9	S2ADRH9			X		
		A8	S2ADRH8			X		
		D7	S2ADRH7			X		
		D6	S2ADRH6			X		
		D5	S2ADRH5			X		
		D4	S2ADRH4			X		
		D3	S2ADRH3			X		
		D2	S2ADRH2			X		
		D1	S2ADRH1			X		
		D0	S2ADRH0			X		

V DMAブロック: HSDMA(高速DMA)

レジスタ名	アドレス	ビット	名 称	機 能	設 定			Init.	R/W	注 釈
高速DMA Ch.2 転送先下位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048248 (HW)	DF	D2ADRL15	D) Ch.2転送先アドレス[15:0] S) 無効				X	R/W	
		DE	D2ADRL14					X		
		DD	D2ADRL13					X		
		DC	D2ADRL12					X		
		DB	D2ADRL11					X		
		DA	D2ADRL10					X		
		D9	D2ADRL9					X		
		A8	D2ADRL8					X		
		D7	D2ADRL7					X		
		D6	D2ADRL6					X		
		D5	D2ADRL5					X		
		D4	D2ADRL4					X		
		D3	D2ADRL3					X		
		D2	D2ADRL2					X		
		D1	D2ADRL1					X		
		D0	D2ADRL0					X		
		高速DMA Ch.2 転送先上位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	004824A (HW)					DF		
DE	D2MOD0			1	1	0				
				1	0					
				0	1					
				0	0					
DD	D2IN1			D) Ch.2転送先アドレス制御 S) 無効	D2IN[1:0]		Inc/dec Inc.(initなし) Inc.(init) Dec.(initなし) 固定	0	R/W	
DC	D2IN0				1	1		0		
					1	0				
					0	1				
					0	0				
DB	D2ADRH11			D) Ch.2転送先アドレス[27:16] S) 無効				X	R/W	
DA	D2ADRH10							X		
D9	D2ADRH9							X		
A8	D2ADRH8							X		
D7	D2ADRH7							X		
D6	D2ADRH6							X		
D5	D2ADRH5							X		
D4	D2ADRH4	X								
D3	D2ADRH3	X								
D2	D2ADRH2	X								
D1	D2ADRH1	X								
D0	D2ADRH0	X								
高速DMA Ch.2 イネーブル レジスタ	004824C (HW)	DF-1	-	reserved	-			-	-	読み出し時: 不定
		D0	HS2_EN	Ch.2イネーブル	1	許可	0	禁止	0	R/W
高速DMA Ch.2 トリガフラグ レジスタ	004824E (HW)	DF-1	-	reserved	-			-	-	読み出し時: 不定
		D0	HS2_TF	Ch.2トリガフラグクリア(WR) Ch.2トリガフラグステータス(RD)	1	クリア	0	無効	0	R/W
1	セット				0	クリア				
高速DMA Ch.3 転送カウンタ レジスタ	0048250 (HW)	DF	TC3_L7	Ch.3転送カウンタ[7:0] (ブロック転送モード)				X	R/W	
		DE	TC3_L6					X		
		DD	TC3_L5					X		
		DC	TC3_L4					X		
		DB	TC3_L3					X		
		DA	TC3_L2					X		
		D9	TC3_L1					X		
		D8	TC3_L0					X		
		D7	BLKLEN37	Ch.3ブロック長 (ブロック転送モード)				X	R/W	
		D6	BLKLEN36					X		
		D5	BLKLEN35					X		
		D4	BLKLEN34					X		
		D3	BLKLEN33	Ch.3転送カウンタ[7:0] (シングル/連続転送モード)				X		
		D2	BLKLEN32					X		
		D1	BLKLEN31					X		
		D0	BLKLEN30					X		
								X		
		X								

レジスタ名	アドレス	ビット	名 称	機 能	設 定				Init.	R/W	注 釈
高速DMA Ch.3 制御レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048252 (HW)	DF	DUALM3	Ch.3アドレスモード選択	1	デュアル	0	シングル	0	R/W	
		DE	D3DIR	D)無効 S) Ch.3転送方向制御		—			—	—	
		DD-8	—	reserved	1	メモリWR	0	メモリRD	0	R/W	
						—			—	—	読み出し時: 不定
		D7	TC3_H7	Ch.3転送カウンタ[15:8] (ブロック転送モード)					X	R/W	
		D6	TC3_H6						X		
		D5	TC3_H5						X		
		D4	TC3_H4	Ch.3転送カウンタ[23:16] (シングル/連続転送モード)					X		
		D3	TC3_H3						X		
		D2	TC3_H2						X		
D1	TC3_H1						X				
D0	TC3_H0						X				
高速DMA Ch.3 転送元下位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048254 (HW)	DF	S3ADRL15	D) Ch.3転送元アドレス[15:0] S) Ch.3メモリアドレス[15:0]					X	R/W	
		DE	S3ADRL14						X		
		DD	S3ADRL13						X		
		DC	S3ADRL12						X		
		DB	S3ADRL11						X		
		DA	S3ADRL10						X		
		D9	S3ADRL9						X		
		A8	S3ADRL8						X		
		D7	S3ADRL7						X		
		D6	S3ADRL6						X		
		D5	S3ADRL5						X		
		D4	S3ADRL4						X		
		D3	S3ADRL3						X		
		D2	S3ADRL2						X		
		D1	S3ADRL1						X		
		D0	S3ADRL0						X		
高速DMA Ch.3 転送元上位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048256 (HW)	DF	—	reserved		—			—	—	
		DE	DATSIZE3	Ch.3転送データサイズ	1	ハーフワード	0	バイト	0	R/W	
		DD	S3IN1	D) Ch.3転送元アドレス制御	S3IN[1:0]		Inc/dec		0	R/W	
		DC	S3IN0	S) Ch.3メモリアドレス制御	1	1	Inc.(initなし)		0		
					1	0	Inc.(init)				
					0	1	Dec.(initなし)				
					0	0	固定				
		DB	S3ADRH11	D) Ch.3転送元アドレス[27:16] S) Ch.3メモリアドレス[27:16]					X	R/W	
		DA	S3ADRH10						X		
		D9	S3ADRH9						X		
		A8	S3ADRH8						X		
		D7	S3ADRH7						X		
		D6	S3ADRH6						X		
D5	S3ADRH5						X				
D4	S3ADRH4						X				
D3	S3ADRH3						X				
D2	S3ADRH2						X				
D1	S3ADRH1						X				
D0	S3ADRH0						X				
高速DMA Ch.3 転送先下位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048258 (HW)	DF	D3ADRL15	D) Ch.3転送先アドレス[15:0] S) 無効					X	R/W	
		DE	D3ADRL14						X		
		DD	D3ADRL13						X		
		DC	D3ADRL12						X		
		DB	D3ADRL11						X		
		DA	D3ADRL10						X		
		D9	D3ADRL9						X		
		A8	D3ADRL8						X		
		D7	D3ADRL7						X		
		D6	D3ADRL6						X		
		D5	D3ADRL5						X		
		D4	D3ADRL4						X		
		D3	D3ADRL3						X		
		D2	D3ADRL2						X		
		D1	D3ADRL1						X		
		D0	D3ADRL0						X		

レジスタ名	アドレス	ビット	名 称	機 能	設 定			Init.	R/W	注 釈
高速DMA Ch.3 転送先上位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	004825A (HW)	DF DE	D3MOD1 D3MOD0	Ch.3転送モード	D3MOD[1:0]		モード	0	R/W	
					1	1	無効			
					1	0	ブロック転送			
					0	1	連続転送			
		0	0	シングル転送						
		DD DC	D3IN1 D3IN0	D) Ch.3転送先アドレス制御 S) 無効	D3IN[1:0]		Inc/dec	0	R/W	
					1	1	Inc.(initなし)			
					1	0	Inc.(init)			
					0	1	Dec.(initなし)			
		0	0	固定						
		DB DA D9 A8 D7 D6 D5 D4 D3 D2 D1 D0	D3ADRH11 D3ADRH10 D3ADRH9 D3ADRH8 D3ADRH7 D3ADRH6 D3ADRH5 D3ADRH4 D3ADRH3 D3ADRH2 D3ADRH1 D3ADRH0	D) Ch.3転送先アドレス[27:16] S) 無効				X	R/W	
								X		
								X		
								X		
X										
X										
X										
X										
X										
X										
高速DMA Ch.3 イネーブル レジスタ										
004825C (HW)	DF-1	—	reserved	—			—	—	読み出し時: 不定	
	D0	HS3_EN	Ch.3イネーブル	1 許可	0 禁止	0	R/W			
高速DMA Ch.3 トリガフラグ レジスタ										
004825E (HW)	DF-1	—	reserved	—			—	—	読み出し時: 不定	
	D0	HS3_TF	Ch.3トリガフラグクリア(WR) Ch.3トリガフラグステータス(RD)	1 クリア	0 無効	0	R/W			
1 セット				0 クリア						

CFK51–CFK50: K5[1:0]端子機能選択(D[1:0]/0x402C0<K5機能選択レジスタ>)

CFK54–CFK53: K5[4:3]端子機能選択(D[4:3]/0x402C0<K5機能選択レジスタ>)

HSDMAの#DMAREQx端子を設定します。

"1"書き込み: #DMAREQx入力

"0"書き込み: 入力ポート

読み出し: 可能

CFK50、CFK51、CFK53、CFK54はそれぞれK50(#DMAREQ0)、K51(#DMAREQ1)、K53(#DMAREQ2)、K54(#DMAREQ3)の機能選択ビットです。

#DMAREQx信号を使用する場合はCFK5xに"1"を書き込んで、K5x端子を#DMAREQx端子に設定してください。

"0"を書き込んだ場合、その端子は入力ポート端子となります。

コールドスタート時、CFK5xは"0"(入力ポート)に設定されます。ホットスタート時はインシャルリセット前の状態を保持します。

CFP16–CFP15: P1[6:5]端子機能選択(D[6:5]/0x402D4<P1機能選択レジスタ>)

HSDMAの#DMAENDx端子を設定します。

"1"書き込み: #DMAENDx出力

"0"書き込み: 入出力兼用ポート

読み出し: 可能

#DMAEND0信号を使用する場合はCFP15に"1"を書き込んで、P15端子を#DMAEND0端子に設定してください。同様に、#DMAEND1信号を使用する場合はCFP16に"1"を書き込んでP16端子を#DMAEND1端子に設定してください。さらに、これらの端子に対応するI/O制御ビットに"1"を書き込んで、出力モードに設定してください。

"0"を書き込んだ場合、その端子は入出力兼用ポート端子となります。

コールドスタート時、CFP1xは"0"(入出力兼用ポート)に設定されます。ホットスタート時はインシャルリセット前の状態を保持します。

IOC16–IOC15: P1[6:5]ポートI/O制御(D[6:5]/0x402D6<P1 I/O制御レジスタ>)

入出力兼用ポートの入力/出力モードを設定します。

- "1"書き込み: 出力モード
- "0"書き込み: 入力モード
- 読み出し: 可能

#DMAEND0端子(Ch.0)を使用する場合はIOC15に、#DMAEND1端子(Ch.1)を使用する場合はIOC16に"1"を書き込んで、出力モードに設定してください。CFP15、CFP16が"1"に設定されている場合でも、入力モードに設定されていると、P15、P16端子は#DMAENDx出力端子として機能しません。コールドスタート時、IOC1xレジスタはすべて"0"(入力モード)に設定されます。ホットスタート時は、イニシャルリセット前の状態を保持します。

CFP33–CFP32: P3[3:2]端子機能選択(D[3:2]/0x402DC<P3機能選択レジスタ>)

HSDMAの#DMAACKx端子を設定します。

- "1"書き込み: #DMAACKx出力
- "0"書き込み: 入出力兼用ポート
- 読み出し: 可能

#DMAACK0信号を使用する場合は、CFP32に"1"を書き込んでP32端子を#DMAACK0端子に設定してください。同様に、#DMAACK1信号を使用する場合はCFP33に"1"を書き込んでP33端子を#DMAACK1端子に設定してください。

"0"を書き込んだ場合、その端子は入出力兼用ポート端子となります。

コールドスタート時、CFP3xは"0"(入出力兼用ポート)に設定されます。ホットスタート時はイニシャルリセット前の状態を保持します。

CFEX7–CFEX4: P0[7:4]端子機能拡張(D[7:4]/0x402DF<ポート機能拡張レジスタ>)

HSDMAの#DMAACKx端子と#DMAENDx端子を設定します。

- "1"書き込み: HSDMA出力
- "0"書き込み: 入出力兼用ポート/シリアルI/F入出力
- 読み出し: 可能

CFEX4～CFEX7はそれぞれP04(#DMAACK2)、P05(#DMAEND2)、P06(#DMAACK3)、P07(#DMAEND3)の機能拡張ビットです。

HSDMA用信号を使用する場合はCFEXxに"1"を書き込んで、P0x端子をHSDMA信号出力端子に設定してください。

"0"を書き込んだ場合、対応するCFPxビットの設定が有効となります。

コールドスタート時、これらのビットは"0"(入出力兼用ポート/シリアルI/F入出力)に設定されます。ホットスタート時はイニシャルリセット前の状態を保持します。

HSD0S3–HSD0S0: Ch.0トリガ設定(D[3:0]/0x40298<HSDMA Ch.0/1トリガ設定レジスタ>)
HSD1S3–HSD1S0: Ch.1トリガ設定(D[7:4]/0x40298<HSDMA Ch.0/1トリガ設定レジスタ>)
HSD2S3–HSD2S0: Ch.2トリガ設定(D[3:0]/0x40299<HSDMA Ch.2/3トリガ設定レジスタ>)
HSD3S3–HSD3S0: Ch.3トリガ設定(D[7:4]/0x40299<HSDMA Ch.2/3トリガ設定レジスタ>)

各HSDMAチャネルのトリガ要因を選択します。

表2.6 HSDMAトリガ要因

設定値	Ch.0トリガ要因	Ch.1トリガ要因	Ch.2トリガ要因	Ch.3トリガ要因
0000	ソフトウェアトリガ	ソフトウェアトリガ	ソフトウェアトリガ	ソフトウェアトリガ
0001	K50入力(立ち下がりエッジ)	K51入力(立ち下がりエッジ)	K53入力(立ち下がりエッジ)	K54入力(立ち下がりエッジ)
0010	K50入力(立ち上がりエッジ)	K51入力(立ち上がりエッジ)	K53入力(立ち上がりエッジ)	K54入力(立ち上がりエッジ)
0011	ポート0入力	ポート1入力	ポート2入力	ポート3入力
0100	ポート4入力	ポート5入力	ポート6入力	ポート7入力
0101	8bitタイマ0アンダーフロー	8bitタイマ1アンダーフロー	8bitタイマ2アンダーフロー	8bitタイマ3アンダーフロー
0110	16bitタイマ0コンペアB	16bitタイマ1コンペアB	16bitタイマ2コンペアB	16bitタイマ3コンペアB
0111	16bitタイマ0コンペアA	16bitタイマ1コンペアA	16bitタイマ2コンペアA	16bitタイマ3コンペアA
1000	16bitタイマ4コンペアB	16bitタイマ5コンペアB	16bitタイマ4コンペアB	16bitタイマ5コンペアB
1001	16bitタイマ4コンペアA	16bitタイマ5コンペアA	16bitタイマ4コンペアA	16bitタイマ5コンペアA
1010	シリアル I/F Ch.0 受信バッファフル	シリアル I/F Ch.1 受信バッファフル	シリアル I/F Ch.0 受信バッファフル	シリアル I/F Ch.1 受信バッファフル
1011	シリアル I/F Ch.0 送信バッファエンプティ	シリアル I/F Ch.1 送信バッファエンプティ	シリアル I/F Ch.0 送信バッファエンプティ	シリアル I/F Ch.1 送信バッファエンプティ
1100	A/D変換終了	A/D変換終了	A/D変換終了	A/D変換終了

イニシャルリセット時、HSDxSは"0000"(ソフトウェアトリガ)に設定されます。

HST0: Ch.0ソフトウェアトリガ(D0/0x4029A<HSDMAソフトウェアトリガレジスタ>)
HST1: Ch.1ソフトウェアトリガ(D1/0x4029A<HSDMAソフトウェアトリガレジスタ>)
HST2: Ch.2ソフトウェアトリガ(D2/0x4029A<HSDMAソフトウェアトリガレジスタ>)
HST3: Ch.3ソフトウェアトリガ(D3/0x4029A<HSDMAソフトウェアトリガレジスタ>)

DMA転送を開始します。

"1"書き込み: トリガ

"0"書き込み: 無効

読み出し: 無効

HSTxに"1"を書き込むことで、DMA転送を開始するトリガパルスが生成されます。

この制御は、HSDMAの該当チャネルのトリガ要因をHSDxSでソフトウェアトリガに設定した場合にのみ有効です。

イニシャルリセット時、HSTxは"0"に設定されます。

HS0_TF: Ch.0トリガフラグクリア/ステータス(D0/0x4022E HSDMA Ch.0<トリガフラグレジスタ>)
HS1_TF: Ch.1トリガフラグクリア/ステータス(D0/0x4023E HSDMA Ch.1<トリガフラグレジスタ>)
HS2_TF: Ch.2トリガフラグクリア/ステータス(D0/0x4024E HSDMA Ch.2<トリガフラグレジスタ>)
HS3_TF: Ch.3トリガフラグクリア/ステータス(D0/0x4025E HSDMA Ch.3<トリガフラグレジスタ>)

トリガフラグの状態の確認とクリアに使用します。

"1"書き込み: トリガフラグクリア

"0"書き込み: 無効

"1"読み出し: セット状態

"0"読み出し: クリア状態

トリガフラグは各HSDMAチャネルのトリガ要因が発生すると"1"にセットされ、そのHSDMAチャネルがデータ転送を開始すると"0"にクリアされます。HSx_TFを読み出すことにより、その設定状態が確認できます。また、DMA転送開始前であれば、HSx_TFに"1"を書き込むことでセットされているトリガフラグをクリア(DMA転送を中止)することができます。

イニシャルリセット時、HSx_TFは"0"に設定されます。

HS0_EN: Ch.0イネーブル(D0/0x4822C HSDMA Ch.0<イネーブルレジスタ>)

HS1_EN: Ch.1イネーブル(D1/0x4823C HSDMA Ch.1<イネーブルレジスタ>)

HS2_EN: Ch.2イネーブル(D2/0x4824C HSDMA Ch.2<イネーブルレジスタ>)

HS3_EN: Ch.3イネーブル(D3/0x4825C HSDMA Ch.3<イネーブルレジスタ>)

各HSDMAチャネルのDMA転送を許可します。

"1"書き込み: 許可

"0"書き込み: 禁止

読み出し: 可能

このビットに"1"を書き込むと、DMA転送が許可されます。これにより、そのHSDMAチャネルは#DMAREQx信号または選択されているトリガ要因によるDMA要求を受け付け可能な状態となります。

"0"を書き込むと、DMA転送は禁止されます。

DMA転送が終了(転送カウンタ="0")すると、HSx_ENはハードウェアによりクリアされます。

転送条件等の設定は、DMA転送を禁止(HSx_EN = "0")してから行ってください。

イニシャルリセット時、HSx_ENは"0"(禁止)に設定されます。

DUALM0: Ch.0アドレスモード選択(DF/0x48222<HSDMA Ch.0制御レジスタ>)

DUALM1: Ch.1アドレスモード選択(DF/0x48232<HSDMA Ch.1制御レジスタ>)

DUALM2: Ch.2アドレスモード選択(DF/0x48242<HSDMA Ch.2制御レジスタ>)

DUALM3: Ch.3アドレスモード選択(DF/0x48252<HSDMA Ch.3制御レジスタ>)

アドレスモードを選択します。

"1"書き込み: デュアルアドレスモード

"0"書き込み: シングルアドレスモード

読み出し: 可能

DUALMxに"1"を書き込むと、そのHSDMAチャネルはデュアルアドレスモードに設定され、転送元と転送先アドレスを指定したデータ転送が行えます。"0"を書き込むと、外部メモリ～外部I/O間の高速なデータ転送を行うシングルアドレスモードに設定されます。

イニシャルリセット時、DUALMxは"0"(シングルアドレスモード)に設定されます。

D0DIR: Ch.0転送方向制御(DE/0x48222<HSDMA Ch.0制御レジスタ>)

D1DIR: Ch.1転送方向制御(DE/0x48232<HSDMA Ch.1制御レジスタ>)

D2DIR: Ch.2転送方向制御(DE/0x48242<HSDMA Ch.2制御レジスタ>)

D3DIR: Ch.3転送方向制御(DE/0x48252<HSDMA Ch.3制御レジスタ>)

シングルアドレスモードのデータ転送方向を制御します。

"1"書き込み: メモリライト(I/O→メモリ)

"0"書き込み: メモリリード(メモリ→I/O)

読み出し: 可能

DxDIRに"1"を書き込むと、外部I/Oデバイスから外部メモリへのデータ転送に設定されます。"0"を書き込むと、外部メモリから外部I/Oデバイスへのデータ転送となります。

イニシャルリセット時、DxDIRは"0"(メモリ→I/O)に設定されます。

このビットはシングルアドレスモード時のみ有効です。

D0MOD1-D0MOD0: Ch.0転送モード(D[F:E]/0x4822A<Ch.0転送先上位アドレス設定レジスタ>)
D1MOD1-D1MOD0: Ch.1転送モード(D[F:E]/0x4823A<Ch.1転送先上位アドレス設定レジスタ>)
D2MOD1-D2MOD0: Ch.2転送モード(D[F:E]/0x4824A<Ch.2転送先上位アドレス設定レジスタ>)
D3MOD1-D3MOD0: Ch.3転送モード(D[F:E]/0x4825A<Ch.3転送先上位アドレス設定レジスタ>)

転送モードを選択します。

表2.7 転送モード

DxMOD1	DxMOD0	モード
1	1	無効
1	0	ブロック転送モード
0	1	連続転送モード
0	0	シングル転送モード

シングル転送モードは、1回のトリガに対してDATSIZExに設定したサイズのデータを1回転送して終了します。

連続転送モードは、転送回数カウンタに設定した回数のデータ転送を1回のトリガで実行します。

ブロック転送モードは、1回のトリガに対してBLKLENxで設定したサイズのブロックを1回転送して終了します。

イニシャルリセット時、DxMODは"00"(シングル転送モード)に設定されます。

DATSIZE0: Ch.0転送データサイズ(DE/0x48226<Ch.0転送元上位アドレス設定レジスタ>)

DATSIZE1: Ch.1転送データサイズ(DE/0x48236<Ch.1転送元上位アドレス設定レジスタ>)

DATSIZE2: Ch.2転送データサイズ(DE/0x48246<Ch.2転送元上位アドレス設定レジスタ>)

DATSIZE3: Ch.3転送データサイズ(DE/0x48256<Ch.3転送元上位アドレス設定レジスタ>)

転送するデータのサイズを選択します。

"1"書き込み: ハーフワード(16ビット)

"0"書き込み: バイト(8ビット)

読み出し: 可能

DATSIZExに"1"を書き込むと転送データサイズが16ビット、"0"を書き込むと8ビットに設定されます。

イニシャルリセット時、DATSIZExは"0"(8ビット)に設定されます。

S0IN1-S0IN0: Ch.0転送元アドレス制御(D[D:C]/0x48226<Ch.0転送元上位アドレス設定レジスタ>)

S1IN1-S1IN0: Ch.1転送元アドレス制御(D[D:C]/0x48236<Ch.1転送元上位アドレス設定レジスタ>)

S2IN1-S2IN0: Ch.2転送元アドレス制御(D[D:C]/0x48246<Ch.2転送元上位アドレス設定レジスタ>)

S3IN1-S3IN0: Ch.3転送元アドレス制御(D[D:C]/0x48256<Ch.3転送元上位アドレス設定レジスタ>)

データ転送後のアドレスインクリメント/デクリメント機能を制御します。

表2.8 アドレス制御

SxIN1	SxIN0	アドレス制御
1	1	インクリメント(初期化なし)
1	0	インクリメント(初期化付き)
0	1	デクリメント(初期化なし)
0	0	アドレス固定

デュアルアドレスモードでは、この設定が転送元アドレスに適用されます。シングルアドレスモードでは外部メモリアドレスに適用されます。

アドレス固定(00)に設定しておく、データ転送によって転送元アドレスは変更されません。複数のデータを転送する場合でも、転送データは常に同じアドレスから読み出されます。

シングル転送モード/連続転送モードでアドレスインクリメント(11または10)を設定しておく、1つのデータの転送終了時に転送元アドレスがDATSIZExに設定したサイズ分インクリメントされます。

アドレスデクリメント(01)を設定した場合は、転送元アドレスが同様にデクリメントされます。

ブロック転送モードも同様に、ブロック中の1つのデータを転送すると、転送元アドレスがインクリメント/デクリメントされます。ただし、"10"を設定した場合は、ブロック転送中にインクリメントされた転送元アドレスがブロックの転送終了後、初期値に戻ります。

イニシャルリセット時、SxINは"00"(アドレス固定)に設定されます。

D0IN1–D0IN0: Ch.0転送先アドレス制御(D[D:C]/0x4822A Ch.0<転送先上位アドレス設定レジスタ>)
D1IN1–D1IN0: Ch.1転送先アドレス制御(D[D:C]/0x4823A Ch.1<転送先上位アドレス設定レジスタ>)
D2IN1–D2IN0: Ch.2転送先アドレス制御(D[D:C]/0x4824A Ch.2<転送先上位アドレス設定レジスタ>)
D3IN1–D3IN0: Ch.3転送先アドレス制御(D[D:C]/0x4825A Ch.3<転送先上位アドレス設定レジスタ>)

データ転送後のアドレスインクリメント/デクリメント機能を制御します。

表2.9 アドレス制御

DxIN1	DxIN0	アドレス制御
1	1	インクリメント(初期化なし)
1	0	インクリメント(初期化付き)
0	1	デクリメント(初期化なし)
0	0	アドレス固定

デュアルアドレスモードでは、この設定が転送先アドレスに適用されます。シングルアドレスモードでは、このビットを使用しません。

アドレス固定(00)に設定しておく、データ転送によって転送先アドレスは変更されません。複数のデータを転送する場合でも、転送データは常に同じアドレスから読み出されます。

シングル転送モード/連続転送モードでアドレスインクリメント(11または10)を設定しておく、1つのデータの転送終了時に転送先アドレスがDATSIZE_xに設定したサイズ分インクリメントされます。

アドレスデクリメント(01)を設定した場合は、転送先アドレスが同様にデクリメントされます。

ブロック転送モードも同様に、ブロック中の1つのデータを転送すると、転送先アドレスがインクリメント/デクリメントされます。ただし、"10"を設定した場合は、ブロック転送中にインクリメントされた転送先アドレスがブロックの転送終了後、初期値に戻ります。

イニシャルリセット時、DxINは"00"(アドレス固定)に設定されます。

BLKLEN07–BLKLEN00: Ch.0ブロック長/転送カウンタ[7:0] (D[7:0]/0x48220<Ch.0転送カウンタレジスタ>)

BLKLEN17–BLKLEN10: Ch.1ブロック長/転送カウンタ[7:0] (D[7:0]/0x48230<Ch.1転送カウンタレジスタ>)

BLKLEN27–BLKLEN20: Ch.2ブロック長/転送カウンタ[7:0] (D[7:0]/0x48240<Ch.2転送カウンタレジスタ>)

BLKLEN37–BLKLEN30: Ch.3ブロック長/転送カウンタ[7:0] (D[7:0]/0x48250<Ch.3転送カウンタレジスタ>)

ブロック転送モードでは、転送ブロックサイズの指定に使用します。ブロック転送モードは、1回のトリガに対してBLKLEN_xで設定したサイズのブロックを1回転送して終了します。

シングル転送モード/連続転送モードでは、これらのビットを転送カウンタの下位8ビットの指定に使用します。

イニシャルリセット時、これらのビットは初期化されません。

TC0_L7–TC0_L0: Ch.0転送カウンタ[7:0]/[15:8] (D[F:8]/0x48220<Ch.0転送カウンタレジスタ>)

TC0_H7–TC0_H0: Ch.0転送カウンタ[15:8]/[23:16] (D[F:8]/0x48222<Ch.0制御レジスタ>)

TC1_L7–TC1_L0: Ch.1転送カウンタ[7:0]/[15:8] (D[F:8]/0x48230<Ch.1転送カウンタレジスタ>)

TC1_H7–TC1_H0: Ch.1転送カウンタ[15:8]/[23:16] (D[F:8]/0x48232<Ch.1制御レジスタ>)

TC2_L7–TC2_L0: Ch.2転送カウンタ[7:0]/[15:8] (D[F:8]/0x48240<Ch.2転送カウンタレジスタ>)

TC2_H7–TC2_H0: Ch.2転送カウンタ[15:8]/[23:16] (D[F:8]/0x48242<Ch.2制御レジスタ>)

TC3_L7–TC3_L0: Ch.3転送カウンタ[7:0]/[15:8] (D[F:8]/0x48250<Ch.3転送カウンタレジスタ>)

TC3_H7–TC3_H0: Ch.3転送カウンタ[15:8]/[23:16] (D[F:8]/0x48252<Ch.3制御レジスタ>)

転送回数を設定します。

ブロック転送モードでは、TC_x_L[7:0]を転送カウンタのビット[7:0]、TC_x_H[7:0]をビット[15:8]として使用します。

シングル転送モード/連続転送モードではTC_x_L[7:0]を転送カウンタのビット[15:8]、TC_x_H[7:0]をビット[23:16]として使用します。下位8ビットはBLKLEN_x[7:0]で指定します。

このカウンタは対応するチャンネルのDMA転送1回ごとにデクリメントされます。カウンタが"0"になると転送終了割り込み要因を発生します。シングルアドレスモードでは、同時に#DMAEND_x端子から転送終了信号を出力します。

カウンタが"0"の場合でもDMA要求は受け付けられ、デクリメントによって"0xFFFF"(または"0xFFFFFFFF")となります。

カウンタの書き込みおよび読み出しは、DMA転送を禁止(HS_x_EN="0")して行ってください。

イニシャルリセット時、これらのカウンタは初期化されません。

S0ADRL15–S0ADRL0: Ch.0転送元アドレス[15:0](D[F:0]/0x48224<Ch.0転送元下位アドレス設定レジスタ>)
S0ADRH11–S0ADRH0: Ch.0転送元アドレス[27:16](D[B:0]/0x48226<Ch.0転送元上位アドレス設定レジスタ>)
S1ADRL15–S1ADRL0: Ch.1転送元アドレス[15:0](D[F:0]/0x48234<Ch.1転送元下位アドレス設定レジスタ>)
S1ADRH11–S1ADRH0: Ch.1転送元アドレス[27:16](D[B:0]/0x48236<Ch.1転送元上位アドレス設定レジスタ>)
S2ADRL15–S2ADRL0: Ch.2転送元アドレス[15:0](D[F:0]/0x48244<Ch.2転送元下位アドレス設定レジスタ>)
S2ADRH11–S2ADRH0: Ch.2転送元アドレス[27:16](D[B:0]/0x48246<Ch.2転送元上位アドレス設定レジスタ>)
S3ADRL15–S3ADRL0: Ch.3転送元アドレス[15:0](D[F:0]/0x48254<Ch.3転送元下位アドレス設定レジスタ>)
S3ADRH11–S3ADRH0: Ch.3転送元アドレス[27:16](D[B:0]/0x48256<Ch.3転送元上位アドレス設定レジスタ>)

デュアルアドレスモードでは、これらのビットを転送元アドレスの指定に使用します。シングルアドレスモードでは外部メモリアドレスの指定に使用します。

SxADRLでアドレスの下位16ビットを、SxADRHで上位12ビットを設定します。

レジスタの書き込みおよび読み出しは、DMA転送を禁止(HSx_EN="0")して行ってください。

アドレスは、対応するチャンネルのDMA転送1回ごとに、転送データサイズに従ってインクリメントまたはデクリメント(SxINで設定)されます。

イニシャルリセット時、これらのビットは初期化されません。

D0ADRL15–D0ADRL0: Ch.0転送先アドレス[15:0](D[F:0]/0x48228<Ch.0転送先下位アドレス設定レジスタ>)
D0ADRH11–D0ADRH0: Ch.0転送先アドレス[27:16](D[B:0]/0x4822A<Ch.0転送先上位アドレス設定レジスタ>)
D1ADRL15–D1ADRL0: Ch.1転送先アドレス[15:0](D[F:0]/0x48238<Ch.1転送先下位アドレス設定レジスタ>)
D1ADRH11–D1ADRH0: Ch.1転送先アドレス[27:16](D[B:0]/0x4823A<Ch.1転送先上位アドレス設定レジスタ>)
D2ADRL15–D2ADRL0: Ch.2転送先アドレス[15:0](D[F:0]/0x48248<Ch.2転送先下位アドレス設定レジスタ>)
D2ADRH11–D2ADRH0: Ch.2転送先アドレス[27:16](D[B:0]/0x4824A<Ch.2転送先上位アドレス設定レジスタ>)
D3ADRL15–D3ADRL0: Ch.3転送先アドレス[15:0](D[F:0]/0x48258<Ch.3転送先下位アドレス設定レジスタ>)
D3ADRH11–D3ADRH0: Ch.3転送先アドレス[27:16](D[B:0]/0x4825A<Ch.3転送先上位アドレス設定レジスタ>)

デュアルアドレスモードでは、これらのビットを転送先アドレスの指定に使用します。シングルアドレスモードではこれらのビットを使用しません。

レジスタの書き込みおよび読み出しは、DMA転送を禁止(HSx_EN="0")して行ってください。

アドレスは、対応するチャンネルのDMA転送1回ごとに、転送データサイズに従ってインクリメントまたはデクリメント(DxINで設定)されます。

イニシャルリセット時、これらのビットは初期化されません。

PHSD0L2–PHSD0L0: Ch.0割り込みレベル(D[2:0]/0x40263<HSDMA Ch.0/1割り込みプライオリティレジスタ>)
PHSD1L2–PHSD1L0: Ch.1割り込みレベル(D[6:4]/0x40263<HSDMA Ch.0/1割り込みプライオリティレジスタ>)
PHSD2L2–PHSD2L0: Ch.2割り込みレベル(D[2:0]/0x40264<HSDMA Ch.2/3割り込みプライオリティレジスタ>)
PHSD3L2–PHSD3L0: Ch.3割り込みレベル(D[6:4]/0x40264<HSDMA Ch.2/3割り込みプライオリティレジスタ>)

HSDMA終了割り込みの優先レベルを0～7の範囲で設定します。

イニシャルリセット時、これらのレジスタは不定となります。

EHDM0: Ch.0割り込みイネーブル(D0/0x40271<DMA割り込みイネーブルレジスタ>)
EHDM1: Ch.1割り込みイネーブル(D1/0x40271<DMA割り込みイネーブルレジスタ>)
EHDM2: Ch.2割り込みイネーブル(D2/0x40271<DMA割り込みイネーブルレジスタ>)
EHDM3: Ch.3割り込みイネーブル(D3/0x40271<DMA割り込みイネーブルレジスタ>)

CPUに対する割り込みの発生を許可または禁止します。

"1"書き込み: 割り込み許可

"0"書き込み: 割り込み禁止

読み出し: 可能

EHDMxはHSDMAのCh.xに対応する割り込みイネーブルビットで、"1"に設定すると割り込みが許可され、"0"に設定すると割り込みが禁止されます。

イニシャルリセット時、EHDMxは"0"(割り込み禁止)に設定されます。

FHDM0: Ch.0割り込み要因フラグ (D0/0x40281<DMA割り込み要因フラグレジスタ>)
FHDM1: Ch.1割り込み要因フラグ (D1/0x40281<DMA割り込み要因フラグレジスタ>)
FHDM2: Ch.2割り込み要因フラグ (D2/0x40281<DMA割り込み要因フラグレジスタ>)
FHDM3: Ch.3割り込み要因フラグ (D3/0x40281<DMA割り込み要因フラグレジスタ>)

HSDMAの割り込み要因の発生状態を示します。

- 読み出し時
 - "1"読み出し: 割り込み要因あり
 - "0"読み出し: 割り込み要因なし
- リセットオンリー方式書き込み時 (デフォルト)
 - "1"書き込み: 要因フラグをリセット
 - "0"書き込み: 無効
- リード/ライト方式書き込み時
 - "1"書き込み: 要因フラグをセット
 - "0"書き込み: 要因フラグをリセット

FHDMxはHSDMAのCh.xに対応する割り込み要因フラグで、転送カウンタが"0"になると"1"にセットされます。

このとき、以下の条件が成立していれば、CPUに対し割り込みが発生します。

1. 対応する割り込みイネーブルレジスタのビットが"1"に設定されている。
2. 他の割り込み優先レベルの高い割り込み要求が発生していない。
3. PSRのIEビットが"1"(割り込み許可)に設定されている。
4. 対応する割り込みプライオリティレジスタがCPUの割り込みレベル(IL)より高いレベルに設定されている。

なお、この割り込み要因をIDMA要求として使用する場合、上記の条件が成立している場合でも、割り込み要因発生時点でCPUに対する割り込み要求は出力されません。IDMAの設定で割り込みを許可してあれば、IDMAによるデータ転送終了後に上記の条件で割り込みが発生します。

割り込み要因フラグは割り込みイネーブルレジスタや割り込みプライオリティレジスタの設定にかかわらず、割り込み要因の発生により"1"にセットされます。

割り込み発生後、次の割り込みを受け付けるには、割り込み要因フラグのリセットとPSRの再設定(割り込みプライオリティレジスタが示すレベルより低いレベルをILに設定しIEビットを"1"にセットするか、**reti**命令を実行する)が必要です。

割り込み要因フラグはソフトウェアによる書き込みによってのみリセットされます。割り込み要因フラグをリセットせずにPSRを割り込み受け付け可能な状態に再設定(**reti**命令の実行も含む)すると、再度同じ割り込みが発生しますので注意してください。また、リセットのための書き込み値はリセットオンリー方式(RSTONLY = "1")の場合が"1"、リード/ライト方式(RSTONLY = "0")の場合が"0"となりますので注意してください。

イニシャルリセット時、FHDMxフラグは不定となりますので、必ずソフトウェアでリセットしてください。

RHDM0: Ch.0 IDMAリクエスト(D4/0x40290<ポート入力0-3, HSDMA, 16bitタイマ0 IDMAリクエストレジスタ>)

RHDM1: Ch.1 IDMAリクエスト(D5/0x40290<ポート入力0-3, HSDMA, 16bitタイマ0 IDMAリクエストレジスタ>)

割り込み要因発生時にIDMAを起動するかどうか設定します。

- セットオンリー方式(デフォルト)

- "1"書き込み: IDMA要求

- "0"書き込み: 無効

- 読み出し: 可能

- リード/ライト方式

- "1"書き込み: IDMA要求

- "0"書き込み: 割り込み要求

- 読み出し: 可能

RHDM0はHSDMAのCh.0、RHDM1はCh.1に対応するIDMAリクエストビットで、"1"に設定すると割り込み要因発生時にIDMAが起動し、プログラムされたデータ転送を行います。"0"に設定すると通常の割り込み処理が行われ、IDMAは起動しません。

IDMAについては"IDMA(インテリジェントDMA)"を参照してください。

イニシャルリセット時、RHDMxは"0"(割り込み要求)に設定されます。

DEHDM0: Ch.0 IDMAイネーブル(D4/0x40294<ポート入力0-3, HSDMA, 16bitタイマ0 IDMAイネーブルレジスタ>)

DEHDM1: Ch.1 IDMAイネーブル(D5/0x40294<ポート入力0-3, HSDMA, 16bitタイマ0 IDMAイネーブルレジスタ>)

割り込み要因によるIDMA転送を許可または禁止します。

- セットオンリー方式(デフォルト)

- "1"書き込み: IDMA許可

- "0"書き込み: 無効

- 読み出し: 可能

- リード/ライト方式

- "1"書き込み: IDMA許可

- "0"書き込み: IDMA禁止

- 読み出し: 可能

DEHDM0はHSDMAのCh.0、DEHDM1はCh.1に対応するIDMAイネーブルビットで、"1"に設定すると割り込み要因発生時にIDMAが起動し、プログラムされたデータ転送を行います。"0"に設定すると通常の割り込み処理が行われ、IDMAは起動しません。

イニシャルリセット時、DEHDMxは"0"(IDMA禁止)に設定されます。

プログラミング上の注意事項

- (1) 転送条件の設定は、必ずDMAコントローラが動作停止中に(HSx_ENを"0"に設定して)行ってください。
- (2) イニシャルリセット後、割り込み要因フラグ(FHDMx)は不定となります。不要な割り込みやIDMA要求の発生を防止するため、必ずプログラムでリセットしてください。
- (3) 割り込み発生後は、同じ要因による割り込みの再発生を防止するため、PSRを再設定またはreti命令を実行する前に必ず割り込み要因フラグ(FHDMx)をリセットしてください。
- (4) HSDMAはIDMA(インテリジェントDMA)およびCPUよりも優先順位が高く設定されています。ただし、IDMAと共通の回路を使用しているため、IDMAの転送中はHSDMAがバス権を獲得することはできません。IDMA転送中に発生したHSDMAの起動要求はIDMA転送が終了するまで保留されます。
HSDMA転送中に発生した割り込み要因によるIDMAの起動要求または割り込み要求は、HSDMA転送終了後に受け付けられます。
- (5) Haltモードでは、DMAとBCUのクロックが動作しているため、クロックオプションレジスタHLT20(0x0040190のbit3)が0の設定で、Halt2モードでなく、Haltモードのとき次の動作を行うと、その動作は予測できない誤動作になります。
Haltモードを実行後、CPUが停止している状態で、DMAのトリガが発生しDMAが動作すると誤動作になります。Haltモード時は、DMAが動作しないようにしてください。
Halt2モードでは、DMAとBCUのクロックが停止するためDMAは起動しません。

このページはblankです。

V-3 IDMA(インテリジェントDMA)

IDMAの機能概要

C33 DMAブロックは、コントロール情報をRAM上にプログラミング可能なインテリジェントDMA(IDMA)を内蔵しています。内部周辺回路の割り込み要因によって起動可能な31チャンネルを含め、最大128チャンネルのプログラミングが可能です。

RAM上のコントロール情報のロードとストアによるオーバーヘッドが生じますが、連続転送やブロック転送、他のIDMAへのリンク機能などをサポートしています。

IDMAは内部周辺回路の割り込み要因およびソフトウェアによるトリガにより起動し、RAM上のコントロール情報に従ってデータ転送を行います。転送終了時には割り込みを発生させることや、リンク設定によって他のIDMAを起動させることができます。

コントロール情報のプログラミング

インテリジェントDMAはRAM上に用意されたコントロール情報によって動作します。コントロール情報は、必要な領域が確保できれば内蔵RAM、外部RAMのどちらに置いてかまいません。

コントロール情報は各チャンネルごとに3ワード(12バイト)のサイズで、ソフトウェアで設定するベースアドレスをCh.0の先頭アドレスとして連続的に配置する必要があります。したがって、128チャンネルをすべて使用する場合は、RAM上に384ワード(1536バイト)の領域が必要となります。

以下、ベースアドレスの設定方法と、コントロール情報の内容について説明します。IDMAを使用する前に、それぞれの設定を行ってください。

■ ベースアドレスの設定

コントロール情報の先頭アドレス(Ch.0の先頭アドレス)をIDMAベースアドレスレジスタに設定します。

IDMAベースアドレス下位レジスタ: DBASEL[15:0](0X48200•D[15:0]) ... 下位16ビット

IDMAベースアドレス上位レジスタ: DBASEH[11:0](0X48202•D[11:0]) ... 上位12ビット

イニシャルリセット時、ベースアドレスは0x0C003A0に設定されます。

注: • IDMAベースアドレスレジスタに設定するアドレスは、必ずワード(32ビット)境界を指定してください。

• ベースアドレスの設定は、DMA転送を禁止(IDMAENを"0"に設定)して行ってください。DMA転送が許可されている場合(IDMAEN="1")、IDMAベースアドレスレジスタへの書き込みは無効です。また、読み出しも、データが不定となります。

■ コントロール情報

使用するIDMAチャンネルのコントロール情報をRAMに書き込みます。

各チャンネルのコントロール情報を置くアドレスは、ベースアドレスとチャンネル番号によって決まります。

チャンネルの先頭アドレス = ベースアドレス + (チャンネル番号 × 12[バイト])

注: コントロール情報の書き込みは、指定のチャンネルによるDMA転送が発生しない状態で行ってください。RAMにコントロール情報を書き込み中にそのチャンネルのDMA転送が発生すると正しい転送は行われません。コントロール情報の読み出しについては常時可能です。

各チャンネルのコントロール情報(3ワード)の内容は次のとおりです。

表3.1 IDMAコントロール情報

ワード	ビット	名称	機能
1st	D31	LNKEN	IDMAリンクイネーブル "1" = 許可、"0" = 禁止
	D30–24	LNKCHN[6:0]	IDMAリンクフィールド
	D23–8	TC[15:0]	転送回数カウンタ(ブロック転送モード) 転送回数カウンタ上位16ビット(シングル/連続転送モード)
	D7–0	BLKLEN[7:0]	ブロックサイズ(ブロック転送モード) 転送回数カウンタ下位8ビット(シングル/連続転送モード)
2nd	D31	DINTEN	終了割り込みイネーブル "1" = 許可、"0" = 禁止
	D30	DATSI	データサイズコントロール "1" = ハーフワード、"0" = バイト
	D29–28	SRINC[1:0]	ソースアドレスコントロール
		SRINC1 SRINC0	設定内容
		1 1	アドレスインクリメント (ブロック転送モード時、初期値を戻さずに更新)
		1 0	アドレスインクリメント (ブロック転送モード時、初期値を戻す)
3rd		0 1	アドレスデクリメント (ブロック転送モード時、初期値を戻す)
		0 0	アドレス固定
	D27–0	SRADR[27:0]	ソースアドレス
	D31–30	DMOD[1:0]	転送モード("11"は設定禁止)
		DMOD1 DMOD0	設定内容
		1 0	ブロック転送モード
		0 1	連続転送モード
		0 0	シングル転送モード
	D29–28	DSINC[1:0]	ディスティネーションアドレスコントロール
		DSINC1 DSINC0	設定内容
		1 1	アドレスインクリメント (ブロック転送モード時、初期値を戻さずに更新)
		1 0	アドレスインクリメント (ブロック転送モード時、初期値を戻す)
		0 1	アドレスデクリメント (ブロック転送モード時、初期値を戻す)
		0 0	アドレス固定
	D27–0	DSADR[27:0]	ディスティネーションアドレス

LNKEN: IDMAリンクイネーブル (D31/1st Word)

このビットを"1"に設定しておく、このチャンネルのDMA転送を終了後に、IDMAリンクフィールドに設定されたIDMAチャンネルを起動します。最初に実行するチャンネルのトリガのみで、複数チャンネルのDMA転送を連続して行うことができます。リンクするチャンネル数に制限はありません。IDMAチャンネルの実行順にリンクを設定してください。

このビットが"0"の場合、このチャンネルのDMA転送のみで終了します。

LNKCHN[6:0]: IDMAリンクフィールド (D[30:24]/1st Word)

IDMAのリンクを行う場合に、次に実行するチャンネル番号(0～127)を設定しておきます。

このフィールドのデータは、LNKENが"1"に設定されている場合にのみ有効です。

TC[15:0]: 転送回数カウンタ (D[23:8]/1st Word)

ブロック転送モードでは最大16ビットの転送回数が指定可能で、その値をここに設定します。

シングル転送モード/連続転送モードでは最大24ビットの転送回数が指定可能で、ここにはその上位16ビットを設定します。

BLKLEN[7:0]: ブロックサイズ/転送回数カウンタ (D[7:0]/1st Word)

ブロック転送モードでは、1回に転送されるブロックのサイズ(単位はDATSIZによる)を設定します。シングル転送モード/連続転送モードでは、転送回数の下位8ビットを設定します。

注: 設定した転送回数、ブロックサイズは転送に従ってデクリメントされます。"0"を設定した場合は最初の転送でオールFにデクリメントされるため、それぞれのビット数で決まる最大値を設定したことになります。

DINTEN: 終了割り込みイネーブル (D31/2nd Word)

このビットを"1"に設定しておく、転送回数カウンタが"0"になった時点でIDMAを起動した割り込み要因フラグに基づいてCPUへの割り込み要求が発生します。

このビットが"0"の場合、転送回数カウンタが"0"になってもCPUへの割り込み要求は発生しません。

DATSIZ: データサイズコントロール (D30/2nd Word)

転送データ1個分のサイズを設定します。

このビットが"1"の場合はハーフワードサイズ(16ビット)、"0"の場合はバイトサイズ(8ビット)となります。

SRINC[1:0]: ソースアドレスコントロール (D[29:28]/2nd Word)

ソースアドレスの更新形式を設定します。

アドレス固定(00)に設定しておく、データ転送によってソースアドレスは変更されません。複数のデータを転送する場合でも、転送データは常に同じアドレスから読み出されます。

シングル転送モード/連続転送モードでアドレスインクリメント(11または10)を設定しておく、1つのデータの転送終了時にソースアドレスがDATSIZに設定したサイズ分インクリメントされます。

アドレスデクリメント(01)を設定した場合は、ソースアドレスが同様にデクリメントされます。

ブロック転送モードも同様に、ブロック中の1つのデータを転送すると、ソースアドレスがインクリメント/デクリメントされます。ただし、"10"を設定した場合は、ブロック転送中にインクリメントされたソースアドレスがブロックの転送終了後、初期値に戻ります。

SRADR[27:0]: ソースアドレス (D[27:0]/2nd Word)

転送元の先頭アドレスを設定しておきます。この内容は、SRINCの設定に従って更新されます。

DMOD[1:0]: 転送モード (D[31:30]/3rd Word)

転送モードを設定しておきます。

転送モードの概要は次のとおりです(詳細は後述)。

- **シングル転送モード (00)**

シングル転送モードは、1回のトリガに対してDATSIZに設定したサイズのデータを1回転送して終了します。転送回数カウンタに設定した回数のデータ転送を行うためには、その回数分のトリガが必要です。

- **連続転送モード (01)**

連続転送モードは、転送回数カウンタに設定した回数のデータ転送を1回のトリガで実行します。転送回数カウンタは一度の実行で"0"になります。

- **ブロック転送モード (10)**

ブロック転送モードは、1回のトリガに対してBLKLENで設定したサイズのブロックを1回転送して終了します。転送回数カウンタに設定した回数のブロック転送を行うためには、その回数分のトリガが必要です。

DSINC[1:0]: ディスティネーションアドレスコントロール (D[29:28]/3rd Word)

ディスティネーションアドレスの更新形式を設定します。

アドレス固定(00)に設定しておく、データ転送によってディスティネーションアドレスは変更されません。複数のデータを転送する場合でも、転送データは常に同じアドレスに書き込まれます。シングル転送モード/連続転送モードでアドレスインクリメント(11または10)を設定しておく、1つのデータの転送終了時にディスティネーションアドレスがDATSIZに設定したサイズ分インクリメントされます。アドレスデクリメント(01)を設定した場合は、ディスティネーションアドレスが同様にデクリメントされます。

ブロック転送モードも同様に、ブロック中の1つのデータを転送すると、ディスティネーションアドレスがインクリメント/デクリメントされます。ただし、"10"を設定した場合は、ブロック転送中にインクリメントされたディスティネーションアドレスがブロックの転送終了後、初期値に戻ります。

DSADR[27:0]: ディスティネーションアドレス (D[27:0]/3rd Word)

転送先の先頭アドレスを設定しておきます。この内容は、DSINCの設定に従って更新されます。

コントロール情報はRAM上に置かれるため、書き換えが可能です。ただし、内容を書き換える場合は、必ずそのチャンネルのDMA転送が発生しない状況で行ってください。

IDMAの起動

IDMAを起動するトリガには次の3種類の要因があります。

1. 内蔵周辺回路の割り込み要因
2. ソフトウェアトリガ
3. リンク設定

■ DMA転送の許可/禁止

DMAイネーブルレジスタ(0x48205)のIDMAEN(D0)に"1"を書き込むことによってDMAコントローラがイネーブルとなり、上記のトリガを受け付けられる状態となります。ただし、DMA転送を許可する前に、必ずベースアドレスと起動するチャンネルのコントロール情報を正しく設定してください。IDMAENに"0"を書き込むとIDMA起動要求は受け付けられません。

■ 内蔵周辺回路の割り込み要因によるIDMAの起動

割り込み機能を持つ内蔵周辺回路の中には、その割り込み要因でIDMAを起動できるものがあります。これらに対応するIDMAチャンネル番号はあらかじめ決められています。この機能を持つ割り込み要因とIDMAチャンネルの関係を表3.2に示します。

表3.2 IDMAを起動可能な割り込み要因

周辺回路	割り込み要因	IDMA Ch.	IDMAリクエストビット	IDMAイネーブルビット
ポート	ポート入力0	1	RP0 (D0/0x40290)	DEP0 (D0/0x40294)
	ポート入力1	2	RP1 (D1/0x40290)	DEP1 (D1/0x40294)
	ポート入力2	3	RP2 (D2/0x40290)	DEP2 (D2/0x40294)
	ポート入力3	4	RP3 (D3/0x40290)	DEP3 (D3/0x40294)
高速DMA	Ch.0転送終了	5	RHDM0 (D4/0x40290)	DEHDM0 (D4/0x40294)
	Ch.1転送終了	6	RHDM1 (D5/0x40290)	DEHDM1 (D5/0x40294)
16ビットタイマ	タイマ0コンペアB	7	R16TU0 (D6/0x40290)	DE16TU0 (D6/0x40294)
	タイマ0コンペアA	8	R16TC0 (D7/0x40290)	DE16TC0 (D7/0x40294)
	タイマ1コンペアB	9	R16TU1 (D0/0x40291)	DE16TU1 (D0/0x40295)
	タイマ1コンペアA	10	R16TC1 (D1/0x40291)	DE16TC1 (D1/0x40295)
	タイマ2コンペアB	11	R16TU2 (D2/0x40291)	DE16TU2 (D2/0x40295)
	タイマ2コンペアA	12	R16TC2 (D3/0x40291)	DE16TC2 (D3/0x40295)
	タイマ3コンペアB	13	R16TU3 (D4/0x40291)	DE16TU3 (D4/0x40295)
	タイマ3コンペアA	14	R16TC3 (D5/0x40291)	DE16TC3 (D5/0x40295)
	タイマ4コンペアB	15	R16TU4 (D6/0x40291)	DE16TU4 (D6/0x40295)
	タイマ4コンペアA	16	R16TC4 (D7/0x40291)	DE16TC4 (D7/0x40295)
	タイマ5コンペアB	17	R16TU5 (D0/0x40292)	DE16TU5 (D0/0x40296)
	タイマ5コンペアA	18	R16TC5 (D1/0x40292)	DE16TC5 (D1/0x40296)
8ビットタイマ	タイマ0アンダーフロー	19	R8TU0 (D2/0x40292)	DE8TU0 (D2/0x40296)
	タイマ1アンダーフロー	20	R8TU1 (D3/0x40292)	DE8TU1 (D3/0x40296)
	タイマ2アンダーフロー	21	R8TU2 (D4/0x40292)	DE8TU2 (D4/0x40296)
	タイマ3アンダーフロー	22	R8TU3 (D5/0x40292)	DE8TU3 (D5/0x40296)
シリアル インタフェース	Ch.0受信バッファフル	23	RSRX0 (D6/0x40292)	DESRX0 (D6/0x40296)
	Ch.0送信バッファエンプティ	24	RSTX0 (D7/0x40292)	DESTX0 (D7/0x40296)
	Ch.1受信バッファフル	25	RSRX1 (D0/0x40293)	DESRX1 (D0/0x40297)
	Ch.1送信バッファエンプティ	26	RSTX1 (D1/0x40293)	DESTX1 (D1/0x40297)
A/D変換器	A/D変換終了	27	RADE (D2/0x40293)	DEADE (D2/0x40297)
ポート	ポート入力4	28	RP4 (D4/0x40293)	DEP4 (D4/0x40297)
	ポート入力5	29	RP5 (D5/0x40293)	DEP5 (D5/0x40297)
	ポート入力6	30	RP4 (D6/0x40293)	DEP4 (D6/0x40297)
	ポート入力7	31	RP7 (D7/0x40293)	DEP7 (D7/0x40297)

これらの割り込み要因は、割り込み要求とIDMA起動要求に共通に使用されます。

割り込み要因発生時にIDMAを起動するには、表に示したIDMAリクエストビットとIDMAイネーブルビットに"1"を書き込んでおきます。その状態で割り込み要因が発生すると、CPUに対する割り込み要求は保留され、対応するIDMAチャンネルを起動します。

"1"にセットされた割り込み要因フラグは、それによるDMA転送が終了するまで保持されます。

1回のDMA転送終了時に次の2つの条件が満たされていれば、割り込み要因フラグがリセットされずに割り込み要求を発生します。

- 転送回数カウンタが"0"になった
- コントロール情報のDINTENが"1"(割り込み許可)に設定されている

この場合、IDMAリクエストビットは"0"にクリアされます。したがって、次の割り込み要因発生時にもIDMAを起動させるには再設定が必要です。この再設定は、不要なIDMA要求が発生しないよう、割り込み要因フラグをリセット後、割り込みを許可する前に行ってください。IDMAイネーブルビットはクリアされず、"1"を保持します。

転送回数カウンタが"0"以外の場合、DMA転送終了時に割り込み要因フラグはリセットされ、割り込みは発生しません。この場合、IDMAリクエストビットおよびIDMAイネーブルビットはクリアされずに"1"を保持したままとなります。

転送回数カウンタが"0"になった場合でも、コントロール情報のDINTENが"0"に設定されているとDMA転送終了時に割り込み要因フラグはリセットされ、割り込みは発生しません。この場合、IDMAリクエストビットはクリアされませんが、IDMAイネーブルビットはクリアされます。

IDMAリクエストレジスタのビットを"0"に設定しておく、その割り込み要因はIDMA起動要求を発生せずに、割り込み要求を発生します。

割り込み要因に対応する割り込みコントローラの制御レジスタ(割り込みイネーブルレジスタ、割り込みプライオリティレジスタ)は、IDMAの起動には影響しません。割り込みイネーブルレジスタのビットが"0"の場合でもIDMAは起動します。ただし、DMA転送終了後に割り込みを発生させる場合は、これらのレジスタで割り込みを許可しておくことが必要です

■ ソフトウェアトリガによるIDMAの起動

前述の割り込み要因に対応したIDMAチャンネルを含め、コントロール情報が設定されているすべてのIDMAチャンネルはソフトウェアによって起動することができます。

この制御には次の制御ビットを使用します。

IDMAチャンネル番号設定: DCHN[6:0](IDMAスタートレジスタ0x48204・D[6:0])

IDMA開始制御: DSTART(IDMAスタートレジスタ0x48204・D7)

起動するIDMAチャンネル番号(0~127)をDCHNに書き込み、DSTARTに"1"を書き込むことによって、指定したIDMAチャンネルがDMA転送を開始します。

DSTARTはDMA転送中は"1"を保持し、1回のDMA転送を終了するとハードウェアによって"0"に戻されます。

DMA転送中は、これらのビットをソフトウェアで変更しないでください。

DINTENが"1"(割り込み許可)に設定されていると、1回のDMA転送が終了した時点でIDMA転送終了割り込み要因が発生します。

■ リンク設定によるIDMAの起動

コントロール情報のLNKENが"1"(リンク許可)に設定されていると、そのチャンネルのDMA転送を終了後にIDMAリンクフィールドLNKCHNに設定されているIDMAチャンネルを続けて起動します。

最初のチャンネルの割り込み要求は、リンクされているすべてのチャンネルの転送終了後に、割り込み条件が成立していれば発生します。

IDMA終了時に割り込みを発生させたいときは、起動するIDMAチャンネルとリンクされるすべてのIDMAチャンネルについて、IDMAコントロール情報のDINTEN(終了割り込みイネーブル)ビットを"1"に設定してください。

■ DMA転送中のIDMA起動要求

DMA転送中に発生した別のチャンネルに対するIDMA起動要求は、その時点に実行中のDMA転送を終了するまで保留されます。起動要求はクリアされませんので、実行中のDMA転送を終了すると受け付けられます。

DMA転送中のチャンネルに対する起動要求は、同じ割り込み要因を使用するため受け付けられません。したがって、同一チャンネルを起動するには、そのDMA転送時間よりも長いインターバルが必要です。

■ DMA転送禁止状態でのIDMA起動要求

IDMAENが"0"(DMA転送禁止)のときに発生したIDMA起動要求は、IDMAENを"1"に設定するまで保留されます。起動要求はクリアされませんので、DMA転送を許可した時点で受け付けられます。

■ ソフトウェアトリガとハードウェアトリガが同時に発生した場合

同一チャンネルへのソフトウェアトリガとハードウェアトリガが同時に発生した場合、ソフトウェアトリガによるIDMA転送が先に行われます。この転送が終了した時点でハードウェアトリガ(割り込み要因フラグ)がリセットされるため、ハードウェアトリガによるIDMA転送は行われません。ただし、このような使用方法は推奨しません。

IDMAの動作

IDMAには3種類の転送モードがあり、それぞれデータ転送の動作が異なります。また、トリガの種類により割り込み要因の処理も異なります。以下、各転送モード、トリガの種類による動作を説明します。

■ シングル転送モード

コントロール情報のDMODが"00"に設定されているチャンネルは、シングル転送モードで動作します。シングル転送モードは、1回のトリガに対してDATSIZに設定したサイズのデータを1回転送して終了します。転送回数カウンタに設定した回数のデータ転送を行うためには、その回数分のトリガが必要です。シングル転送モードの動作を図3.1のフローチャートに示します。




図3.1 シングル転送モードの動作フロー

- (1) トリガを受け付けると、ベースアドレスとチャンネル番号からコントロール情報のアドレスを算出します。
- (2) 算出したアドレスからコントロール情報をチップ上のテンポラリレジスタに読み込みます。
- (3) コントロール情報に設定されたサイズのデータをソースアドレスから読み出します。
- (4) 読み出したデータをディスティネーションアドレスに書き込みます。
- (5) アドレスのインクリメント/デクリメント、転送回数カウンタのデクリメントを行います。
- (6) 変更されたコントロール情報をRAMに書き込みます。
- (7) ハードウェアトリガの場合、割り込み制御ビットを以下のように処理してIDMAを終了します。

条 件	割り込み要因フラグ	IDMAリクエストビット	IDMAイネーブルビット
転送カウンタ≠"0"	リセット("0")	変更なし("1")	変更なし("1")
転送カウンタ="0", DINTEN="1"	変更なし("1")	リセット("0")	変更なし("1")
転送カウンタ="0", DINTEN="0"	リセット("0")	変更なし("1")	リセット("0")

■ 連続転送モード

コントロール情報のDMODが"01"に設定されているチャンネルは、連続転送モードで動作します。連続転送モードは、転送回数カウンタに設定した回数のデータ転送を1回のトリガで実行します。転送回数カウンタは一度の実行で"0"になります。

連続転送モードの動作を図3.2のフローチャートに示します。




図3.2 連続転送モードの動作フロー

- (1) トリガを受け付けると、ベースアドレスとチャンネル番号からコントロール情報のアドレスを算出します。
- (2) 算出したアドレスからコントロール情報をチップ上のテンポラリレジスタに読み込みます。
- (3) コントロール情報に設定されたサイズのデータをソースアドレスから読み出します。
- (4) 読み出したデータをディスティネーションアドレスに書き込みます。
- (5) アドレスのインクリメント/デクリメント、転送回数カウンタのデクリメントを行います。
- (6) (3)～(5)を転送回数カウンタが"0"になるまで繰り返します。
- (7) 変更されたコントロール情報をRAMに書き込みます。
- (8) ハードウェアトリガの場合、割り込み制御ビットを以下のように処理してIDMAを終了します。

条 件	割り込み要因フラグ	IDMAリクエストビット	IDMAイネーブルビット
転送カウンタ≠"0"	リセット("0")	変更なし("1")	変更なし("1")
転送カウンタ="0", DINTEN="1"	変更なし("1")	リセット("0")	変更なし("1")
転送カウンタ="0", DINTEN="0"	リセット("0")	変更なし("1")	リセット("0")

■ ブロック転送モード

コントロール情報のDMODが"10"に設定されているチャンネルは、ブロック転送モードで動作します。ブロック転送モードは、1回のトリガに対してBLKLENで設定したサイズのブロックを1回転送して終了します。転送回数カウンタに設定した回数のブロック転送を行うためには、その回数分のトリガが必要です。

ブロック転送モードの動作を図3.3のフローチャートに示します。




図3.3 ブロック転送モードの動作フロー

- (1) トリガを受け付けると、ベースアドレスとチャンネル番号からコントロール情報のアドレスを算出します。
- (2) 算出したアドレスからコントロール情報をチップ上のテンポラリレジスタに読み込みます。
- (3) コントロール情報に設定されたサイズのデータをソースアドレスから読み出します。
- (4) 読み出したデータをディスティネーションアドレスに書き込みます。
- (5) アドレスのインクリメント/デクリメント、BLKLENのデクリメントを行います。
- (6) (3)~(5)をBLKLENが"0"になるまで繰り返します。
- (7) SRINC、DSINCが"10"の場合は、アドレスを初期値に戻します。
- (8) 転送回数カウンタをデクリメントします。
- (9) 変更されたコントロール情報をRAMに書き込みます。
- (10) ハードウェアトリガの場合、割り込み制御ビットを以下のように処理してIDMAを終了します。

条 件	割り込み要因フラグ	IDMAリクエストビット	IDMAイネーブルビット
転送カウンタ≠"0"	リセット("0")	変更なし("1")	変更なし("1")
転送カウンタ="0", DINTEN="1"	変更なし("1")	リセット("0")	変更なし("1")
転送カウンタ="0", DINTEN="0"	リセット("0")	変更なし("1")	リセット("0")

■ トリガの種類による割り込み要因処理

・ 割り込み要因で起動した場合

IDMAを起動した割り込み要因フラグは、DMA転送中もセットされた状態を保持します。

1回のDMA転送を終了した時点で転送回数カウンタが"0"になり、かつDINTENが"1"(割り込み許可)に設定されていれば、その割り込み要因はリセットされずに割り込み要求を発生します。同時に、IDMAリクエストビットも"0"にクリアされます。IDMAイネーブルビットは"1"を保持します。

転送回数カウンタが"0"以外の場合は、転送終了時に割り込み要因フラグがリセットされます。この場合、IDMAリクエストビットおよびIDMAイネーブルビットはクリアされません。

転送回数カウンタが"0"になった場合でも、DINTENが"0"(割り込み禁止)に設定されているとDMA転送終了時に割り込み要因フラグはリセットされ、割り込みは発生しません。この場合、IDMAリクエストビットはクリアされませんが、IDMAイネーブルビットはクリアされます。




図3.4 割り込み要因によって起動した場合の動作

割り込み要因で起動した場合、IDMA自体の転送終了割り込み要因フラグFIDMA(DMA割り込み要因フラグレジスタ0x40281・D4)はセットされません。

・ ソフトウェアトリガにより起動した場合

1回のDMA転送を終了した時点で転送回数カウンタが"0"になりかつDINTENが"1"(割り込み許可)に設定されていれば、IDMA転送終了割り込み要因フラグFIDMA(DMA割り込み要因フラグレジスタ0x40281・D4)がセットされ、割り込み要求を発生します。

転送回数カウンタが"0"以外、またはDINTENが"0"(割り込み禁止)の場合、FIDMAフラグはセットされません。

ソフトトリガによる転送中に割り込み要因フラグがセットされた場合、その割り込み要因フラグによるIDMA起動要求は保留されます。ただし、実行中のDMA転送が終了したところで割り込み要因フラグがリセットされますので、それによるDMA転送は行われません。




図3.5 ソフトウェアトリガによって起動した場合の動作

リンク

コントロール情報のIDMAリンクフィールドLNKCHNに次に実行するIDMAチャンネル番号を設定し、LNKENによってリンクを許可しておく、そのIDMAチャンネルのDMA転送を続けて行うことができます。リンクの設定例を図3.6に示します。




図3.6 リンクの設定例

上記例の動作は次のとおりです。

・ハードトリガの場合

- (1) 割り込み要因によってIDMA Ch.3が起動し、設定されているDMA転送を行います。
連続転送モードで転送回数カウンタが"0"となり、かつDINTENが"1"に設定されているため、Ch.3を起動した割り込み要因フラグはセットされたまま保持されます。
- (2) 次に、リンクされたIDMA Ch.5のDMA転送を行います。Ch.5はシングル転送モードに設定されており、この転送では転送回数カウンタがデクリメント(-1)されます。
- (3) 最後に、IDMA Ch.7のDMA転送を行います。Ch.7はブロック転送モードに設定されていますが、転送回数が1回のため、転送終了時に転送回数カウンタが"0"となります。
- (4) (1)のIDMA(Ch.3)を起動した割り込み要因フラグがセット状態を保持していますので、(3)のIDMA(Ch.7)転送終了時点で割り込みが発生します。転送結果はCh.3の割り込み要因フラグには影響を与えません。
IDMA終了時に割り込みを発生させたいときは、起動するIDMAチャンネルとリンクされるすべてのIDMAチャンネルについて、IDMAコントロール情報のDINTEN(終了割り込みイネーブル)ビットを"1"に設定してください。

・ソフトトリガの場合

- (1) ソフトウェアトリガによってIDMA Ch.3が起動し、設定されているDMA転送を行います。
連続転送モードで転送回数カウンタが"0"となり、かつDINTENが"1"に設定されているため、転送終了時にIDMA転送終了割り込み要因フラグFIDMA(DMA割り込み要因フラグレジスタ0x40281・D4)がセットされます。
- (2) 次に、リンクされたIDMA Ch.5のDMA転送を行います。Ch.5はシングル転送モードに設定されており、この転送では転送回数カウンタがデクリメント(-1)されます。
- (3) 最後に、IDMA Ch.7のDMA転送を行います。Ch.7はブロック転送モードに設定されていますが、転送回数が1回のため、転送終了時に転送回数カウンタが"0"となります。この転送終了もFIDMAフラグを"1"にセットする要因となります。ただし、FIDMAフラグは(1)の転送終了時に既にセットされています。
- (4) FIDMAフラグがセットされていますので、ここで割り込み要求が発生します。ソフトトリガによってIDMAを起動した場合は、リンクされているチャンネルの中で1つでも転送回数カウンタが"0"になり、かつそのチャンネルのDINTENが"1"に設定されていれば、リンクされたすべてのチャンネルの転送終了時にIDMA転送終了割り込み要求が発生します。割り込み要求を発生させたチャンネルについては、転送回数カウンタを読み出すことで確認できます。

それぞれのチャンネルの転送動作は前節で説明したとおりです。

IDMAの割り込み機能

IDMAは、IDMAの起動要因となった割り込みおよびIDMA自身の転送終了割り込みを発生することができます。

■ 割り込み要因で起動した場合の割り込み

IDMAリクエストレジスタおよびIDMAイネーブルレジスタのビットを"1"に設定しておく、その割り込み要因が発生しても割り込み要求の出力は保留され、その要因に割り当てられたIDMAチャネルを起動します。

1回のDMA転送を終了した時点で転送回数カウンタが"0"になり、かつDINTENが"1"(割り込み許可)に設定されていれば、その割り込み要因はリセットされずに割り込み要求を発生します。同時に、IDMAリクエストビットも"0"にクリアされます。IDMAイネーブルビットは"1"を保持します。

転送回数カウンタが"0"以外の場合は、転送終了時に割り込み要因フラグがリセットされます。この場合、IDMAリクエストビットおよびIDMAイネーブルビットはクリアされません。

転送回数カウンタが"0"になった場合でも、DINTENが"0"(割り込み禁止)に設定されているとDMA転送終了時に割り込み要因フラグはリセットされ、割り込みは発生しません。この場合、IDMAリクエストビットはクリアされませんが、IDMAイネーブルビットはクリアされます。

割り込み要因で起動した場合、IDMA自体の転送終了割り込み要因フラグFIDMA(DMA割り込み要因フラグレジスタ0x40281・D4)はセットされません。

IDMAを起動可能な各割り込み要因と割り込み制御レジスタについては、それぞれの周辺回路の説明を参照してください。

なお、割り込み要因の優先順位は割り込みプライオリティレジスタで設定されます("ITC(割り込みコントローラ)"を参照)。ただし、IDMAと割り込み要求を比べた場合、IDMAの方が優先順位は高くなっています。したがって、IDMA転送中にその起動要因よりも優先順位の高い割り込み要因が発生しても、その割り込み要求あるいはIDMA起動要求は現在のIDMA転送が終了するまでは受け付けられません。

■ ソフトウェアトリガで起動した場合の割り込み

1回のDMA転送を終了した時点で転送回数カウンタが"0"になりかつDINTENが"1"(割り込み許可)に設定されていれば、IDMA転送終了割り込み要因フラグFIDMA(DMA割り込み要因フラグレジスタ0x40281・D4)がセットされ、割り込み要求を発生します。

転送回数カウンタが"0"以外、またはDINTENが"0"(割り込み禁止)の場合、FIDMAフラグはセットされません。

■ 割り込みコントローラのIDMA割り込み制御レジスタ

IDMA転送終了割り込みの制御ビット/レジスタは次のとおりです。

割り込み要因フラグ: FIDMA (DMA割り込み要因フラグレジスタ0x40281・D4)

割り込みイネーブル: EIDMA (DMA割り込みイネーブルレジスタ0x40271・D4)

割り込みレベル: PDM[2:0] (IDMA割り込みプライオリティレジスタ0x40265・D[2:0])

ソフトウェアトリガまたはその後のリンクで起動したIDMAチャネルのDMA転送を終了し、転送回数カウンタが"0"になるとIDMA転送終了割り込み要因フラグを"1"にセットします。ただし、そのチャネルのコントロール情報で割り込みを許可(DINTEN="1")に設定しておくことが必要です。このときに、対応する割り込みイネーブルレジスタのビットが"1"に設定されていると割り込み要求が発生します。割り込みイネーブルレジスタのビットを"0"に設定しておくことにより、割り込みを禁止することもできます。割り込みプライオリティレジスタは、割り込みの優先レベル(0~7)を設定します。CPUに対する割り込み要求は、他に優先レベルの高い割り込み要求が発生していないことが条件となります。また、IDMA割り込み要求を実際にCPUが受け付けるのは、PSRのIEビットが"1"(割り込み許可)に、ILが割り込みプライオリティレジスタで設定したIDMA割り込みのレベルよりも小さな値に設定されている場合に限られます。

これらの割り込み制御レジスタの詳細と割り込み発生時の動作については"ITC(割り込みコントローラ)"を参照してください。

■ トラップベクタ

IDMA転送終了割り込みのトラップベクタアドレスは、デフォルトで次のとおり設定されています。

BTA3 = Hの場合: 0x0080068 BTA3 = Lの場合: 0x0C00068

なお、トラップテーブルのベースアドレスはTTBRレジスタ(0x48134~0x48137)で変更することも可能です。

IDMAのI/Oメモリ

表3.3にIDMAの制御ビットを示します。

表3.3 IDMAの制御ビット

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
IDMA割り込み プライオリティ レジスタ	0040265 (B)	D7-3	-	reserved	-	-	-	読み出し時: 0
		D2	PDM2	IDMA	0~7	X	R/W	
		D1	PDM1	割り込みレベル		X		
		D0	PDM0			X		
DMA割り込み イネーブル レジスタ	0040271 (B)	D7-5	-	reserved	-	-	-	読み出し時: 0
		D4	EIDMA	IDMA	1 許可 0 禁止	0	R/W	
		D3	EHDM3	高速DMA Ch.3		0	R/W	
		D2	EHDM2	高速DMA Ch.2		0	R/W	
		D1	EHDM1	高速DMA Ch.1		0	R/W	
		D0	EHDM0	高速DMA Ch.0		0	R/W	
DMA割り込み 要因フラグ レジスタ	0040281 (B)	D7-5	-	reserved	-	-	-	読み出し時: 0
		D4	FIDMA	IDMA	1 要因発生 0 要因なし	X	R/W	
		D3	FHDM3	高速DMA Ch.3		X	R/W	
		D2	FHDM2	高速DMA Ch.2		X	R/W	
		D1	FHDM1	高速DMA Ch.1		X	R/W	
		D0	FHDM0	高速DMA Ch.0		X	R/W	
IDMA ベースアドレス 下位レジスタ	0048200 (HW)	DF	DBASEL15	IDMA		0	R/W	
		DE	DBASEL14	ベースアドレス 下位16ビット		0		
		DD	DBASEL13	(初期値: 0x0C003A0)		0		
		DC	DBASEL12			0		
		DB	DBASEL11			0		
		DA	DBASEL10			0		
		D9	DBASEL9			1		
		D8	DBASEL8			1		
		D7	DBASEL7			1		
		D6	DBASEL6			0		
		D5	DBASEL5			1		
		D4	DBASEL4			0		
		D3	DBASEL3			0		
		D2	DBASEL2			0		
		D1	DBASEL1			0		
		D0	DBASEL0			0		
IDMA ベースアドレス 上位レジスタ	0048202 (HW)	DF-C	-	reserved	-	-	-	読み出し時: 不定
		DB	DBASEH11	IDMA		0	R/W	
		DA	DBASEH10	ベースアドレス 上位12ビット		0		
		D9	DBASEH9	(初期値: 0x0C003A0)		0		
		D8	DBASEH8			0		
		D7	DBASEH7			1		
		D6	DBASEH6			1		
		D5	DBASEH5			0		
		D4	DBASEH4			0		
		D3	DBASEH3			0		
		D2	DBASEH2			0		
		D1	DBASEH1			0		
		D0	DBASEH0			0		
IDMAスタート レジスタ	0048204 (B)	D7	DSTART	IDMAスタート	1 IDMA開始 0 停止	0	R/W	
		D6-0	DCHN	IDMAチャネル番号	0~127	0	R/W	
IDMAイネーブル レジスタ	0048205 (B)	D7-1	-	reserved	-	-	-	
		D0	IDMAEN	IDMAイネーブル	1 転送可 0 転送不可	0	R/W	

DBASEL[15:0], DDBASEH[11:0]: IDMAベースアドレスレジスタ(D[F:0]/0x48200[HW], D[B:0]/0x48202[HW])

RAM上に置くコントロール情報の先頭アドレスを指定します。

DBASELにはアドレスの下位16ビットを、DDBASEHには上位12ビットを設定します。

このレジスタに設定するアドレスは、必ずワード(32ビット)境界を指定してください。

また、バイト単位の書き込み/読み出しができません。アドレス0x48200に対するワード書き込み/読み出し、またはアドレス0x48200と0x48202に対するハーフワード書き込み/読み出しを行ってください。ハーフワードの書き込みは、0x48200、0x48202の順に行うことが必要です。ハーフワードの読み出しについては、順序は問いません。

DMA転送中のIDMAベースアドレスレジスタへの書き込みは無効です。また、読み出しも、データが不定となります。

イニシャルリセット時、ベースアドレスは0xC003A0に設定されます。

IDMAEN: DMAイネーブル(D0/0x48205<DMAイネーブルレジスタ>)

IDMA転送を許可します。

"1"書き込み: 許可

"0"書き込み: 禁止

読み出し: 可能

IDMAENに"1"を書き込むことによって、インテリジェントDMAによるデータ転送が許可されます。

"0"を書き込むと、IDMA転送は禁止されます。

イニシャルリセット時、IDMAENは"0"(禁止)に設定されます。

DCHN[6:0]: IDMAチャンネル番号設定(D[6:0]/0x48204<IDMAスタートレジスタ>)

ソフトウェアトリガにより起動するチャンネル番号(0~127)を設定します。

イニシャルリセット時、DCHNは"0"に設定されます。

DSTART: IDMA開始制御(D7/0x48204<IDMAスタートレジスタ>)

ソフトウェアトリガ/動作モニタに使用します。

- 書き込み時

"1"書き込み: IDMA開始

"0"書き込み: 無効

- 読み出し時

"1"読み出し: 動作中(ソフトウェアトリガで起動した場合のみ)

"0"読み出し: 停止中

DSTARTへの"1"書き込みはソフトウェアトリガとなり、DCHNに設定してあるIDMAチャンネルを起動します。

イニシャルリセット時、DSTARTは"0"に設定されます。

PDM2-PDM0: IDMA割り込みレベル(D[2:0]/0x40265<IDMA割り込みプライオリティレジスタ>)

IDMA転送終了割り込みの優先レベルを0~7の範囲で設定します。

イニシャルリセット時、PDMは不定となります。

EIDMA: IDMA割り込みイネーブル(D2/0x40271<DMA割り込みイネーブルレジスタ>)

CPUに対する割り込みの発生を許可または禁止します。

"1"書き込み: 割り込み許可

"0"書き込み: 割り込み禁止

読み出し: 可能

EIDMAはIDMA転送終了割り込みを制御する割り込みイネーブルビットで、"1"に設定すると割り込みが許可され、"0"に設定すると割り込みが禁止されます。

イニシャルリセット時、EIDMAは"0"(割り込み禁止)に設定されます。

FIDMA: IDMA割り込み要因フラグ(D2/0x40281<DMA割り込み要因フラグレジスタ>)

IDMAの割り込み要因の発生状態を示します。

- 読み出し時
 - "1"読み出し: 割り込み要因あり
 - "0"読み出し: 割り込み要因なし
- リセットオンリー方式書き込み時 (デフォルト)
 - "1"書き込み: 要因フラグをリセット
 - "0"書き込み: 無効
- リード/ライト方式書き込み時
 - "1"書き込み: 要因フラグをセット
 - "0"書き込み: 要因フラグをリセット

FIDMAはIDMAの転送終了割り込み要因フラグで、ソフトウェアトリガまたはそれに続くリンクにより開始した1回のDMA転送が終了し、転送回数カウンタが"0"になると"1"にセットされます。ただし、コントロール情報で割り込みが許可(DINTEN = "1")されていることが必要です。

このとき、以下の条件が成立していれば、CPUに対し割り込みが発生します。

1. 対応する割り込みイネーブルレジスタのビットが"1"に設定されている。
2. 他の割り込み優先レベルの高い割り込み要求が発生していない。
3. PSRのIEビットが"1"(割り込み許可)に設定されている。
4. 対応する割り込みプライオリティレジスタがCPUの割り込みレベル(IL)より高いレベルに設定されている。

割り込み発生後、次の割り込みを受け付けるには、割り込み要因フラグのリセットとPSRの再設定(割り込みプライオリティレジスタが示すレベルより低いレベルをILに設定しIEビットを"1"にセットするか、reti命令を実行する)が必要です。

割り込み要因フラグはソフトウェアによる書き込みによってのみリセットされます。割り込み要因フラグをリセットせずにPSRを割り込み受け付け可能な状態に再設定(reti命令の実行も含む)すると、再度同じ割り込みが発生しますので注意してください。また、リセットのための書き込み値はリセットオンリー方式(RSTONLY = "1")の場合が"1"、リード/ライト方式(RSTONLY = "0")の場合が"0"となりますので注意してください。

イニシャルリセット時、FIDMAフラグは不定となりますので、必ずソフトウェアでリセットしてください。

プログラミング上の注意事項

- (1) IDMAベースアドレスの設定は、DMA転送を禁止(IDMAENを"0"に設定)して行ってください。DMA転送を許可(IDMAENを"1"に設定)している場合、IDMAベースアドレスレジスタへの書き込みは無効です。また、読み出しも、データが不定となります。また、各チャンネルのコントロール情報の設定あるいは書き換えは、そのチャンネルのDMA転送が発生しない状況で行ってください。
 - (2) IDMAベースアドレスレジスタに設定するアドレスは、必ずワード(32ビット)境界を指定してください。
 - (3) イニシャルリセット後、割り込み要因フラグ(FIDMA)は不定となります。不要な割り込みの発生を防止するため、必ずプログラムでリセットしてください。
 - (4) 割り込み発生後は、同じ要因による割り込みの再発生を防止するため、PSRを再設定またはreti命令を実行する前に必ず割り込み要因フラグ(FIDMA)をリセットしてください。
 - (5) 以下の条件をすべて満たしている場合、IDMA転送中に転送回数カウンタの値が不正になり、IDMA転送が正常に行えません。
 1. IDMAのコントロール情報(ソース/デスティネーションアドレス転送回数カウンタ等)を外部のEDO DRAMに置いている
 2. BCUレジスタでDRAMアクセスのタイミング条件がEDOモードに設定されている
 3. バスクロックがx2スピードモード(#X2SPD端子 = "0")に設定されている

x2スピードモード時にコントロール情報をEDO DRAMに置いて動作させる場合は、DRAMアクセスのタイミング条件を高速ページモードに設定して使用してください。

または、コントロール情報を内蔵RAMに置いて使用してください。内蔵RAMにコントロール情報がある場合、IDMA転送時のオーバーヘッドもロード/ストア合計で6サイクルとなり、パフォーマンス的にも非常に有利です。
 - (6) 現在のバージョン(C33マクロ モデル2 rev2.2)では、ソフトウェアトリガで起動したIDMAの転送終了時(転送カウンタ = 0)にIDMA転送終了割り込み要因フラグFIDMA(DMA割り込み要因フラグレジスタ0x40281・D4)がセットされません。したがって、ソフトウェアトリガの場合に転送終了割り込みを発生させることはできません。
 - (7) Haltモードでは、DMAとBCUのクロックが動作しているため、クロックオプションレジスタHLT20(0x0040190のbit3)が0の設定で、Halt2モードでなく、Haltモードのとき次の動作を行うと、その動作は予測できない誤動作になります。
- Haltモードを実行後、CPUが停止している状態で、DMAのトリガが発生しDMAが動作すると誤動作になります。Haltモード時は、DMAが動作しないようにしてください。
- Halt2モードでは、DMAとBCUのクロックが停止するためDMAは起動しません。

このページはblankです。

S1C33L01 FUNCTION PART

Appendix I/Oマップ

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
8bitタイマ クロック選択 レジスタ	0040146 (B)	D7-4	—	reserved	—	—	—	読み出し時: 0
		D3	P8TPCK3	8bitタイマ3クロック選択	1 0/1 0 分周クロック	0	R/W	0: プリスケールクロ ック選択レジスタ (0x40181)で選択
		D2	P8TPCK2	8bitタイマ2クロック選択	1 0/1 0 分周クロック	0	R/W	
		D1	P8TPCK1	8bitタイマ1クロック選択	1 0/1 0 分周クロック	0	R/W	
		D0	P8TPCK0	8bitタイマ0クロック選択	1 0/1 0 分周クロック	0	R/W	
16bitタイマ0 クロック コントロール レジスタ	0040147 (B)	D7-4	—	reserved	—	—	—	読み出し時: 0
		D3	P16TON0	16bitタイマ0クロック制御	1 On 0 Off	0	R/W	0: プリスケールクロ ック選択レジスタ (0x40181)で選択 16bitタイマ0は ウォッチドッグタイ マとして使用可
		D2	P16TS02	16bitタイマ0 クロック分周比選択	P16TS0[2:0] 分周比	0	R/W	
		D1	P16TS01		1 1 1 0/4096	0		
		D0	P16TS00		1 1 0 0/1024	0		
					1 0 1 0/256			
					1 0 0 0/64			
					0 1 1 0/16			
					0 1 0 0/4			
					0 0 1 0/2			
					0 0 0 0/1			
16bitタイマ1 クロック コントロール レジスタ	0040148 (B)	D7-4	—	reserved	—	—	—	読み出し時: 0
		D3	P16TON1	16bitタイマ1クロック制御	1 On 0 Off	0	R/W	0: プリスケールクロ ック選択レジスタ (0x40181)で選択
		D2	P16TS12	16bitタイマ1 クロック分周比選択	P16TS1[2:0] 分周比	0	R/W	
		D1	P16TS11		1 1 1 0/4096	0		
		D0	P16TS10		1 1 0 0/1024	0		
					1 0 1 0/256			
					1 0 0 0/64			
					0 1 1 0/16			
					0 1 0 0/4			
					0 0 1 0/2			
					0 0 0 0/1			
16bitタイマ2 クロック コントロール レジスタ	0040149 (B)	D7-4	—	reserved	—	—	—	読み出し時: 0
		D3	P16TON2	16bitタイマ2クロック制御	1 On 0 Off	0	R/W	0: プリスケールクロ ック選択レジスタ (0x40181)で選択
		D2	P16TS22	16bitタイマ2 クロック分周比選択	P16TS2[2:0] 分周比	0	R/W	
		D1	P16TS21		1 1 1 0/4096	0		
		D0	P16TS20		1 1 0 0/1024	0		
					1 0 1 0/256			
					1 0 0 0/64			
					0 1 1 0/16			
					0 1 0 0/4			
					0 0 1 0/2			
					0 0 0 0/1			
16bitタイマ3 クロック コントロール レジスタ	004014A (B)	D7-4	—	reserved	—	—	—	読み出し時: 0
		D3	P16TON3	16bitタイマ3クロック制御	1 On 0 Off	0	R/W	0: プリスケールクロ ック選択レジスタ (0x40181)で選択
		D2	P16TS32	16bitタイマ3 クロック分周比選択	P16TS3[2:0] 分周比	0	R/W	
		D1	P16TS31		1 1 1 0/4096	0		
		D0	P16TS30		1 1 0 0/1024	0		
					1 0 1 0/256			
					1 0 0 0/64			
					0 1 1 0/16			
					0 1 0 0/4			
					0 0 1 0/2			
					0 0 0 0/1			
16bitタイマ4 クロック コントロール レジスタ	004014B (B)	D7-4	—	reserved	—	—	—	読み出し時: 0
		D3	P16TON4	16bitタイマ4クロック制御	1 On 0 Off	0	R/W	0: プリスケールクロ ック選択レジスタ (0x40181)で選択
		D2	P16TS42	16bitタイマ4 クロック分周比選択	P16TS4[2:0] 分周比	0	R/W	
		D1	P16TS41		1 1 1 0/4096	0		
		D0	P16TS40		1 1 0 0/1024	0		
					1 0 1 0/256			
					1 0 0 0/64			
					0 1 1 0/16			
					0 1 0 0/4			
					0 0 1 0/2			
					0 0 0 0/1			

[アドレス]の(B)は8ビットレジスタ、(HW)は16ビットレジスタを示しています。

[Init.]のシンボルの意味は次のとおりです。

0, 1: イニシャルリセット時、記載の値に初期化されます。

(ただし、バスと入出力ポートのレジスタはホットスタートでは初期化されません。)

X: イニシャルリセットで初期化されません。

—: 回路上設定されません。

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
16bitタイマ5 クロック コントロール レジスタ	004014C (B)	D7-4	-	reserved	-	-	-	読み出し時: 0
		D3	P16TON5	16bitタイマ5クロック制御	1 On 0 Off	0	R/W	
		D2	P16TS52	16bitタイマ5 クロック分周比選択	P16TS5[2:0] 分周比	0	R/W	θ: プリスケアラクロ ック選択レジスタ (0x40181)で選択
		D1	P16TS51		1 1 1 θ/4096	0		
		D0	P16TS50		1 1 0 θ/1024	0		
					1 0 1 θ/256			
					1 0 0 θ/64			
					0 1 1 θ/16			
					0 1 0 θ/4			
					0 0 1 θ/2			
					0 0 0 θ/1			
8bitタイマ0/1 クロック コントロール レジスタ	004014D (B)	D7	P8TON1	8bitタイマ1クロック制御	1 On 0 Off	0	R/W	
		D6	P8TS12	8bitタイマ1 クロック分周比選択	P8TS1[2:0] 分周比	0	R/W	θ: プリスケアラクロ ック選択レジスタ (0x40181)で選択 8bitタイマ1は OSC3発振安定時間 のクロックを生成
		D5	P8TS11		1 1 1 θ/4096	0		
		D4	P8TS10		1 1 0 θ/2048	0		
					1 0 1 θ/1024			
					1 0 0 θ/512			
					0 1 1 θ/256			
					0 1 0 θ/128			
					0 0 1 θ/64			
					0 0 0 θ/32			
		D3	P8TON0	8bitタイマ0クロック制御	1 On 0 Off	0	R/W	
		D2	P8TS02	8bitタイマ0 クロック分周比選択	P8TS0[2:0] 分周比	0	R/W	θ: プリスケアラクロ ック選択レジスタ (0x40181)で選択 8bitタイマ0は DRAMリフレッシュ のクロックを生成
		D1	P8TS01		1 1 1 θ/256	0		
		D0	P8TS00		1 1 0 θ/128	0		
					1 0 1 θ/64			
					1 0 0 θ/32			
					0 1 1 θ/16			
					0 1 0 θ/8			
					0 0 1 θ/4			
					0 0 0 θ/2			
8bitタイマ2/3 クロック コントロール レジスタ	004014E (B)	D7	P8TON3	8bitタイマ3クロック制御	1 On 0 Off	0	R/W	
		D6	P8TS32	8bitタイマ3 クロック分周比選択	P8TS3[2:0] 分周比	0	R/W	θ: プリスケアラクロ ック選択レジスタ (0x40181)で選択 8bitタイマ3は シリアル/F Ch.1の クロックを生成
		D5	P8TS31		1 1 1 θ/256	0		
		D4	P8TS30		1 1 0 θ/128	0		
					1 0 1 θ/64			
					1 0 0 θ/32			
					0 1 1 θ/16			
					0 1 0 θ/8			
					0 0 1 θ/4			
					0 0 0 θ/2			
		D3	P8TON2	8bitタイマ2クロック制御	1 On 0 Off	0	R/W	
		D2	P8TS22	8bitタイマ2 クロック分周比選択	P8TS2[2:0] 分周比	0	R/W	θ: プリスケアラクロ ック選択レジスタ (0x40181)で選択 8bitタイマ2は シリアル/F Ch.0の クロックを生成
		D1	P8TS21		1 1 1 θ/4096	0		
		D0	P8TS20		1 1 0 θ/2048	0		
					1 0 1 θ/64			
					1 0 0 θ/32			
					0 1 1 θ/16			
					0 1 0 θ/8			
					0 0 1 θ/4			
					0 0 0 θ/2			
A/Dクロック コントロール レジスタ (E0C33208)	004014F (B)	D7-4	-	reserved	-	-	-	読み出し時: 0
		D3	PSONAD	A/D変換器クロック制御	1 On 0 Off	0	R/W	
		D2	PSAD2	A/D変換器クロック分周比選択	P8TS0[2:0] 分周比	0	R/W	θ: プリスケアラクロ ック選択レジスタ (0x40181)で選択
		D1	PSAD1		1 1 1 θ/256	0		
		D0	PSAD0		1 1 0 θ/128	0		
					1 0 1 θ/64			
					1 0 0 θ/32			
					0 1 1 θ/16			
					0 1 0 θ/8			
					0 0 1 θ/4			
					0 0 0 θ/2			

レジスタ名	アドレス	ビット	名 称	機 能	設 定		Init.	R/W	注 釈		
計時タイマ Run/Stop レジスタ	0040151 (B)	D7-2	—	reserved	—		—	—	読み出し時: 0		
		D1	TCRST	計時タイマリセット	1 リセット	0 無効	X	W	読み出し時: 0		
		D0	TCRUN	計時タイマRun/Stop制御	1 Run	0 Stop	X	R/W			
計時タイマ 割り込み制御 レジスタ	0040152 (B)	D7	TCISE2	計時タイマ割り込み要因選択	TCISE[2:0]		割り込み要因		X	R/W	
		D6	TCISE1		1 1 1	なし		X			
		D5	TCISE0		1 1 0	1日		X			
					1 0 1	1時間					
					1 0 0	1分					
					0 1 1	1Hz					
					0 1 0	2Hz					
					0 0 1	8Hz					
					0 0 0	32Hz					
		D4	TCASE2	計時タイマアラーム要因選択	TCASE[2:0]		アラーム要因			X	R/W
D3	TCASE1	1 X X	日アラーム		X						
D2	TCASE0	X 1 X	時間アラーム		X						
		X X 1	分アラーム								
D1	TCIF	割り込み要因発生フラグ	1 要因あり	0 要因なし	X	R/W	"1"書き込みでリセット				
D0	TCAF	アラーム要因発生フラグ	1 要因あり	0 要因なし	X	R/W	"1"書き込みでリセット				
計時タイマ 分周レジスタ	0040153 (B)	D7	TCD7	計時タイマデータ 1Hz	1 High	0 Low	X	R			
		D6	TCD6	計時タイマデータ 2Hz	1 High	0 Low	X	R			
		D5	TCD5	計時タイマデータ 4Hz	1 High	0 Low	X	R			
		D4	TCD4	計時タイマデータ 8Hz	1 High	0 Low	X	R			
		D3	TCD3	計時タイマデータ 16Hz	1 High	0 Low	X	R			
		D2	TCD2	計時タイマデータ 32Hz	1 High	0 Low	X	R			
		D1	TCD1	計時タイマデータ 64Hz	1 High	0 Low	X	R			
		D0	TCD0	計時タイマデータ 128Hz	1 High	0 Low	X	R			
		計時タイマ 秒レジスタ	0040154 (B)	D7-6	—	reserved	—		—	—	読み出し時: 0
D5	TCMD5			計時タイマ秒データ TCMD5 = MSB TCMD0 = LSB	0～59秒		X	R			
D4	TCMD4						X				
D3	TCMD3						X				
D2	TCMD2						X				
D1	TCMD1						X				
D0	TCMD0						X				
計時タイマ 分レジスタ	0040155 (B)	D7-6	—	reserved	—		—	—	読み出し時: 0		
		D5	TCHD5	計時タイマ分データ TCHD5 = MSB TCHD0 = LSB	0～59分		X	R/W			
		D4	TCHD4				X				
		D3	TCHD3				X				
		D2	TCHD2				X				
		D1	TCHD1				X				
		D0	TCHD0				X				
計時タイマ 時間レジスタ	0040156 (B)	D7-5	—	reserved	—		—	—	読み出し時: 0		
		D4	TCDD4	計時タイマ時間データ TCDD4 = MSB TCDD0 = LSB	0～23時		X	R/W			
		D3	TCDD3				X				
		D2	TCDD2				X				
		D1	TCDD1				X				
		D0	TCDD0				X				
計時タイマ 日(下位) レジスタ	0040157 (B)	D7	TCND7	計時タイマ日データ (下位8ビット) TCND0 = LSB	0～65535日 (下位8ビット)		X	R/W			
		D6	TCND6				X				
		D5	TCND5				X				
		D4	TCND4				X				
		D3	TCND3				X				
		D2	TCND2				X				
		D1	TCND1				X				
		D0	TCND0				X				
計時タイマ 日(上位) レジスタ	0040158 (B)	D7	TCND15	計時タイマ日データ (上位8ビット) TCND15 = MSB	0～65535日 (上位8ビット)		X	R/W			
		D6	TCND14				X				
		D5	TCND13				X				
		D4	TCND12				X				
		D3	TCND11				X				
		D2	TCND10				X				
		D1	TCND9				X				
		D0	TCND8				X				
		計時タイマ 分比較レジスタ	0040159 (B)				D7-6	—		reserved	—
D5	TCCH5			計時タイマ分比較データ TCCH5 = MSB TCCH0 = LSB	0～59分 (注)0～63を設定可能		X	R/W			
D4	TCCH4						X				
D3	TCCH3						X				
D2	TCCH2						X				
D1	TCCH1						X				
D0	TCCH0						X				

APPENDIX: I/Oマップ

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
計時タイマ 時間比較 レジスタ	004015A (B)	D7-5	—	reserved	—	—	—	読み出し時: 0
		D4	TCCD4	計時タイマ時間比較データ	0~23時	X	R/W	
		D3	TCCD3	TCCD4 = MSB	(注)0~31を設定可能	X		
		D2	TCCD2	TCCD0 = LSB		X		
		D1	TCCD1			X		
		D0	TCCD0			X		
計時タイマ 日比較レジスタ	004015B (B)	D7-5	—	reserved	—	—	—	読み出し時: 0
		D4	TCCN4	計時タイマ日比較データ	0~31日	X	R/W	TCND[4:0]と比較
		D3	TCCN3	TCCN4 = MSB		X		
		D2	TCCN2	TCCN0 = LSB		X		
		D1	TCCN1			X		
		D0	TCCN0			X		

レジスタ名	アドレス	ビット	名 称	機 能	設 定			Init.	R/W	注 釈
8bitタイマ0 制御レジスタ	0040160 (B)	D7-3	-	reserved	-			-	-	読み出し時: 0
		D2	PTOUT0	8bitタイマ0クロック出力制御	1	On	0	Off	0	R/W
		D1	PSET0	8bitタイマ0プリセット	1	プリセット	0	無効	-	W 読み出し時: 0
		D0	PTRUN0	8bitタイマ0 Run/Stop制御	1	Run	0	Stop	0	R/W
8bitタイマ0 リロードデータ レジスタ	0040161 (B)	D7	RLD07	8bitタイマ0	0~255			X	R/W	
		D6	RLD06	リロードデータ				X		
		D5	RLD05	RLD07 = MSB				X		
		D4	RLD04	RLD00 = LSB				X		
		D3	RLD03					X		
		D2	RLD02					X		
		D1	RLD01					X		
		D0	RLD00					X		
8bitタイマ0 カウントデータ レジスタ	0040162 (B)	D7	PTD07	8bitタイマ0カウントデータ	0~255			X	R	
		D6	PTD06	PTD07 = MSB				X		
		D5	PTD05	PTD00 = LSB				X		
		D4	PTD04					X		
		D3	PTD03					X		
		D2	PTD02					X		
		D1	PTD01					X		
		D0	PTD00					X		
8bitタイマ1 制御レジスタ	0040164 (B)	D7-3	-	reserved	-			-	-	読み出し時: 0
		D2	PTOUT1	8bitタイマ1クロック出力制御	1	On	0	Off	0	R/W
		D1	PSET1	8bitタイマ1プリセット	1	プリセット	0	無効	-	W 読み出し時: 0
		D0	PTRUN1	8bitタイマ1 Run/Stop制御	1	Run	0	Stop	0	R/W
8bitタイマ1 リロードデータ レジスタ	0040165 (B)	D7	RLD17	8bitタイマ1	0~255			X	R/W	
		D6	RLD16	リロードデータ				X		
		D5	RLD15	RLD17 = MSB				X		
		D4	RLD14	RLD10 = LSB				X		
		D3	RLD13					X		
		D2	RLD12					X		
		D1	RLD11					X		
		D0	RLD10					X		
8bitタイマ1 カウントデータ レジスタ	0040166 (B)	D7	PTD17	8bitタイマ1カウントデータ	0~255			X	R	
		D6	PTD16	PTD17 = MSB				X		
		D5	PTD15	PTD10 = LSB				X		
		D4	PTD14					X		
		D3	PTD13					X		
		D2	PTD12					X		
		D1	PTD11					X		
		D0	PTD10					X		
8bitタイマ2 制御レジスタ	0040168 (B)	D7-3	-	reserved	-			-	-	読み出し時: 0
		D2	PTOUT2	8bitタイマ2クロック出力制御	1	On	0	Off	0	R/W
		D1	PSET2	8bitタイマ2プリセット	1	プリセット	0	無効	-	W 読み出し時: 0
		D0	PTRUN2	8bitタイマ2 Run/Stop制御	1	Run	0	Stop	0	R/W
8bitタイマ2 リロードデータ レジスタ	0040169 (B)	D7	RLD27	8bitタイマ2	0~255			X	R/W	
		D6	RLD26	リロードデータ				X		
		D5	RLD25	RLD27 = MSB				X		
		D4	RLD24	RLD20 = LSB				X		
		D3	RLD23					X		
		D2	RLD22					X		
		D1	RLD21					X		
		D0	RLD20					X		
8bitタイマ2 カウントデータ レジスタ	004016A (B)	D7	PTD27	8bitタイマ2カウントデータ	0~255			X	R	
		D6	PTD26	PTD27 = MSB				X		
		D5	PTD25	PTD20 = LSB				X		
		D4	PTD24					X		
		D3	PTD23					X		
		D2	PTD22					X		
		D1	PTD21					X		
		D0	PTD20					X		

APPENDIX: I/Oマップ

レジスタ名	アドレス	ビット	名 称	機 能	設 定			Init.	R/W	注 釈
8bitタイマ3 制御レジスタ	004016C (B)	D7-3	—	reserved	—			—	—	読み出し時: 0
		D2	PTOUT3	8bitタイマ3クロック出力制御	1	On	0	Off	0	R/W
		D1	PSET3	8bitタイマ3プリセット	1	プリセット	0	無効	—	W 読み出し時: 0
		D0	PTRUN3	8bitタイマ3 Run/Stop制御	1	Run	0	Stop	0	R/W
8bitタイマ3 リロードデータ レジスタ	004016D (B)	D7	RLD37	8bitタイマ3	0~255			X	R/W	
		D6	RLD36	リロードデータ				X		
		D5	RLD35	RLD37 = MSB				X		
		D4	RLD34	RLD30 = LSB				X		
		D3	RLD33					X		
		D2	RLD32					X		
		D1	RLD31					X		
		D0	RLD30					X		
8bitタイマ3 カウントデータ レジスタ	004016E (B)	D7	PTD37	8bitタイマ3カウントデータ	0~255			X	R	
		D6	PTD36	PTD37 = MSB				X		
		D5	PTD35	PTD30 = LSB				X		
		D4	PTD34					X		
		D3	PTD33					X		
		D2	PTD32					X		
		D1	PTD31					X		
		D0	PTD30					X		

レジスタ名	アドレス	ビット	名 称	機 能	設 定		Init.	R/W	注 釈		
ウォッチドッグ タイマ書き込み 保護レジスタ	0040170 (B)	D7	WRWD	EWD書き込み保護	1	書込許可	0	書込禁止	0	R/W	
		D6-0	—	—	—		—	—	読み出し時: 0		
ウォッチドッグ タイマイネーブル レジスタ	0040171 (B)	D7-2	—	—	—		—	—	読み出し時: 0		
		D1	EWD	ウォッチドッグタイマイネーブル	1	NMI許可	0	NMI禁止	0	R/W	
		D0	—	—	—		—	—	読み出し時: 0		

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
パワー コントロール レジスタ	0040180 (B)	D7 D6	CLKDT1 CLKDT0	システムクロック分周比選択	CLKDT[1:0] 1 1 1 0 0 1 0 0 分周比 1/8 1/4 1/2 1/1	0 0	R/W	
		D5	PSCON	プリスケラOn/Off制御	1 On 0 Off	1	R/W	
		D4-3	—	reserved	—	0	—	1書き込み禁止
		D2	CLKCHG	CPU動作クロック切り換え	1 OSC3 0 OSC1	1	R/W	
		D1	SOSC3	高速(OSC3)発振On/Off制御	1 On 0 Off	1	R/W	
		D0	SOSC1	低速(OSC1)発振On/Off制御	1 On 0 Off	1	R/W	
プリスケラ クロック選択 レジスタ	0040181 (B)	D7-1	—	reserved	—	0	—	
		D0	PSCDT0	プリスケラクロック選択	1 OSC1 0 OSC3/PLL	0	R/W	
クロック オプション レジスタ	0040190 (B)	D7-4	—	—	—	—	—	読み出し時: 0
		D3	HLT2OP	HALTクロックオプション	1 On 0 Off	0	R/W	
		D2	8T1ON	高速(OSC3)発振待ち時間On	1 Off 0 On	1	R/W	
		D1	—	reserved	—	0	—	1書き込み禁止
		D0	PF1ON	OSC1外部出力On/Off制御	1 Off 0 On	0	R/W	
パワー コントロール レジスタ 保護レジスタ	004019E (B)	D7	CLGP7	パワーコントロールレジスタ 保護フラグ	10010110(0x96)書き込みにより パワーコントロールレジスタ (0x40180)、クロックオプション レジスタ(0x40190)の書き込み保 護を解除 それ以外は書き込み禁止に設定	0	R/W	
		D6	CLGP6			0		
		D5	CLGP5			0		
		D4	CLGP4			0		
		D3	CLGP3			0		
		D2	CLGP2			0		
		D1	CLGP1			0		
		D0	CLGP0			0		

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
シリアルI/F Ch.0送信データ レジスタ	00401E0 (B)	D7	TXD07	シリアルI/F Ch.0 送信データ TXD07(06) = MSB TXD00 = LSB	0x0~0xFF(0x7F)	X	R/W	調歩同期式7ビットモ ードの場合、TXD07 は無効
		D6	TXD06			X		
		D5	TXD05			X		
		D4	TXD04			X		
		D3	TXD03			X		
		D2	TXD02			X		
		D1	TXD01			X		
		D0	TXD00			X		
シリアルI/F Ch.0受信データ レジスタ	00401E1 (B)	D7	RXD07	シリアルI/F Ch.0 受信データ RXD07(06) = MSB RXD00 = LSB	0x0~0xFF(0x7F)	X	R	調歩同期式7ビットモ ードの場合、RXD07 は無効(0固定)
		D6	RXD06			X		
		D5	RXD05			X		
		D4	RXD04			X		
		D3	RXD03			X		
		D2	RXD02			X		
		D1	RXD01			X		
		D0	RXD00			X		
シリアルI/F Ch.0ステータス レジスタ	00401E2 (B)	D7-6	-	-	-	-	-	読み出し時: 0
		D5	TEND0	Ch.0転送終了フラグ	1 転送中	0 終了	0	R
		D4	FER0	Ch.0フレーミングエラーフラグ	1 エラー	0 正常	0	R/W
		D3	PER0	Ch.0パリティエラーフラグ	1 エラー	0 正常	0	R/W
		D2	OER0	Ch.0オーバーランエラーフラグ	1 エラー	0 正常	0	R/W
		D1	TDBE0	Ch.0送信データバッファエンプティ	1 エンプティ	0 バッファフル	1	R
		D0	RDBF0	Ch.0受信データバッファフル	1 バッファフル	0 エンプティ	0	R
シリアルI/F Ch.0制御 レジスタ	00401E3 (B)	D7	TXEN0	Ch.0送信許可	1 許可	0 禁止	0	R/W
		D6	RXEN0	Ch.0受信許可	1 許可	0 禁止	0	R/W
		D5	EPR0	Ch.0パリティイネーブル	1 パリティ付	0 パリティなし	X	R/W
		D4	PMD0	Ch.0パリティモード選択	1 奇数	0 偶数	X	R/W
		D3	STPB0	Ch.0ストップビット選択	1 2bit	0 1bit	X	R/W
		D2	SSCK0	Ch.0入カクロック選択	1 #SCLK0	0 内部クロック	X	R/W
		D1	SMD01	Ch.0転送モード選択	SMD0[1:0] 転送モード		X	R/W
		D0	SMD00		1 1	調歩同期式8bit	X	
					1 0	調歩同期式7bit		
					0 1	クロック同期スレーブ		
					0 0	クロック同期マスタ		
シリアルI/F Ch.0 IrDA レジスタ	00401E4 (B)	D7-5	-	-	-	-	-	読み出し時: 0
		D4	DIVMD0	Ch.0調歩同期クロック分周比	1 1/8	0 1/16	X	R/W
		D3	IRTL0	Ch.0 IrDA I/F出力論理反転	1 反転	0 反転なし	X	R/W
		D2	IRRL0	Ch.0 IrDA I/F入力論理反転	1 反転	0 反転なし	X	R/W
		D1	IRMD01	Ch.0インタフェースモード 選択	IRMD0[1:0] I/Fモード		X	R/W
		D0	IRMD00		1 1	reserved	X	
					1 0	IrDA 1.0		
					0 1	reserved		
					0 0	通常のI/F		

レジスタ名	アドレス	ビット	名 称	機 能	設 定		Init.	R/W	注 釈	
シリアル/F Ch.1送信データ レジスタ	00401E5 (B)	D7	TXD17	シリアル/F Ch.1 送信データ TXD17(16) = MSB TXD10 = LSB	0x0～0xFF(0x7F)		X	R/W	調歩同期式7ビットモ ードの場合、TXD17 は無効	
		D6	TXD16							
		D5	TXD15							
		D4	TXD14							
		D3	TXD13							
		D2	TXD12							
		D1	TXD11							
		D0	TXD10							
		シリアル/F Ch.1受信データ レジスタ	00401E6 (B)				D7			RXD17
D6	RXD16									
D5	RXD15									
D4	RXD14									
D3	RXD13									
D2	RXD12									
D1	RXD11									
D0	RXD10									
シリアル/F Ch.1ステータス レジスタ	00401E7 (B)			D7-6	—	—	—		—	—
		D5	TEND1	Ch.1転送終了フラグ	1 転送中	0 終了	0	R		
		D4	FER1	Ch.1フレーミングエラーフラグ	1 エラー	0 正常	0	R/W	0書き込みでクリア	
		D3	PER1	Ch.1パリティエラーフラグ	1 エラー	0 正常	0	R/W	0書き込みでクリア	
		D2	OER1	Ch.1オーバーランエラーフラグ	1 エラー	0 正常	0	R/W	0書き込みでクリア	
		D1	TDBE1	Ch.1送信データバッファエンプティ	1 エンプティ	0 バッファフル	1	R		
		D0	RDBF1	Ch.1受信データバッファフル	1 バッファフル	0 エンプティ	0	R		
		シリアル/F Ch.1制御 レジスタ	00401E8 (B)	D7	TXEN1	Ch.1送信許可	1 許可	0 禁止	0	R/W
D6	RXEN1			Ch.1受信許可	1 許可	0 禁止	0	R/W		
D5	EPR1			Ch.1パリティイネーブル	1 パリティ付	0 パリティなし	X	R/W	調歩同期式モード時 のみ有効	
D4	PMD1			Ch.1パリティモード選択	1 奇数	0 偶数	X	R/W		
D3	STPB1			Ch.1ストップビット選択	1 2bit	0 1bit	X	R/W		
D2	SCK1			Ch.1入力クロック選択	1 #SCLK1	0 内部クロック	X	R/W		
D1	SMD11			Ch.1転送モード選択	SMD1[1:0]		転送モード	X	R/W	
D0	SMD10				1 1	調歩同期式8bit	X			
					1 0	調歩同期式7bit				
					0 1	クロック同期スレーブ				
0 0		クロック同期マスタ								
シリアル/F Ch.1 IrDA レジスタ	00401E9 (B)	D7-5	—	—	—		—	—	読み出し時: 0	
		D4	DIVMD1	Ch.1調歩同期クロック分周比	1 1/8	0 1/16	X	R/W		
		D3	IRTL1	Ch.1 IrDA I/F出力論理反転	1 反転	0 反転なし	X	R/W	調歩同期式モード時 のみ有効	
		D2	IRRL1	Ch.1 IrDA I/F入力論理反転	1 反転	0 反転なし	X	R/W		
		D1	IRMD11	Ch.1インタフェースモード 選択	IRMD1[1:0]		I/Fモード	X	R/W	
		D0	IRMD10		1 1	reserved				
					1 0	IrDA 1.0				
					0 1	reserved				
0 0		通常のI/F								

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈			
A/D変換結果 (下位)レジスタ	0040240 (B)	D7	ADD7	A/D変換結果(下位8ビット) ADD0 = LSB	0x0~0x3FF (下位8ビット)	0	R				
		D6	ADD6			0					
		D5	ADD5			0					
		D4	ADD4			0					
		D3	ADD3			0					
		D2	ADD2			0					
		D1	ADD1			0					
		D0	ADD0			0					
		A/D変換結果 (上位)レジスタ	0040241 (B)			D7-2			-	-	-
D1	ADD9			A/D変換結果(上位2ビット) ADD9 = MSB	0x0~0x3FF (上位2ビット)	0	R				
D0	ADD8					0					
A/Dトリガ レジスタ	0040242 (B)	D7-6	-	-	-		-	-	読み出し時: 0		
		D5	MS	A/D変換モード選択	1	連続モード	0	通常モード	0	R/W	
		D4	TS1		TS[1:0]		トリガ		0		
		D3	TS0		1	1	#ADTRG端子 8bitタイマ0 16bitタイマ0 ソフトウェア		0		
					1	0					
					0	1					
		0	0								
		D2	CH2	A/D変換中チャンネルステータス	CH[2:0]		チャンネル		0	R	
		D1	CH1		1	1	1	AD7	0		
		D0	CH0		1	1	0	AD6	0		
					1	0	1	AD5			
					1	0	0	AD4			
					0	1	1	AD3			
					0	1	0	AD2			
					0	0	1	AD1			
					0	0	0	AD0			
					0	0	0				
		A/Dチャンネル レジスタ	0040243 (B)	D7-6	-	-	-		-	-	読み出し時: 0
				D5	CE2	A/D変換終了チャンネル設定	CE[2:0]		終了チャンネル		0
D4	CE1			1	1		1	AD7	0		
D3	CE0			1	1		0	AD6	0		
				1	0		1	AD5			
				1	0		0	AD4			
				0	1		1	AD3			
				0	1		0	AD2			
				0	0		1	AD1			
				0	0		0	AD0			
D2	CS2			A/D変換開始チャンネル設定	CS[2:0]		開始チャンネル		0	R/W	
D1	CS1				1	1	1	AD7	0		
D0	CS0				1	1	0	AD6	0		
					1	0	1	AD5			
					1	0	0	AD4			
		0	1		1	AD3					
0	1	0	AD2								
0	0	1	AD1								
0	0	0	AD0								
A/Dイネーブル レジスタ	0040244 (B)	D7-4	-	-	-		-	-	読み出し時: 0		
		D3	ADF	変換終了フラグ	1	変換終了	0	変換/待機中	0	R	ADD読み出しでクリア
		D2	ADE	A/Dイネーブル	1	許可	0	禁止	0	R/W	
		D1	ADST	A/D変換制御/ステータス	1	開始/変換中	0	停止	0	R/W	
		D0	OWE	オーバーライトエラーフラグ	1	エラー	0	正常	0	R/W	0書き込みでクリア
A/Dサンプリング レジスタ	0040245 (B)	D7-2	-	-	-		-	-	読み出し時: 0		
		D1	ST1	入力サンプリング時間設定	ST[1:0]		サンプリング時間		1	R/W	9クロックで使用して ください
		D0	ST0		1	1	9クロック	1			
					1	0	7クロック				
					0	1	5クロック				
0	0			3クロック							

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
ポート入力 割り込み0/1 プライオリティ レジスタ	0040260 (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	PP1L2	ポート入力1	0~7	X	R/W	
		D5	PP1L1	割り込みレベル		X		
		D4	PP1L0			X		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	PP0L2	ポート入力0	0~7	X	R/W	
		D1	PP0L1	割り込みレベル		X		
		D0	PP0L0			X		
ポート入力 割り込み2/3 プライオリティ レジスタ	0040261 (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	PP3L2	ポート入力3	0~7	X	R/W	
		D5	PP3L1	割り込みレベル		X		
		D4	PP3L0			X		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	PP2L2	ポート入力2	0~7	X	R/W	
		D1	PP2L1	割り込みレベル		X		
		D0	PP2L0			X		
キー入力割り込 みプライオリテ ィレジスタ	0040262 (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	PK1L2	キー入力1	0~7	X	R/W	
		D5	PK1L1	割り込みレベル		X		
		D4	PK1L0			X		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	PK0L2	キー入力0	0~7	X	R/W	
		D1	PK0L1	割り込みレベル		X		
		D0	PK0L0			X		
高速DMA Ch.0/1割り込み プライオリティ レジスタ	0040263 (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	PHSD1L2	高速DMA Ch.1	0~7	X	R/W	
		D5	PHSD1L1	割り込みレベル		X		
		D4	PHSD1L0			X		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	PHSD0L2	高速DMA Ch.0	0~7	X	R/W	
		D1	PHSD0L1	割り込みレベル		X		
		D0	PHSD0L0			X		
高速DMA Ch.2/3割り込み プライオリティ レジスタ	0040264 (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	PHSD3L2	高速DMA Ch.3	0~7	X	R/W	
		D5	PHSD3L1	割り込みレベル		X		
		D4	PHSD3L0			X		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	PHSD2L2	高速DMA Ch.2	0~7	X	R/W	
		D1	PHSD2L1	割り込みレベル		X		
		D0	PHSD2L0			X		
IDMA割り込み プライオリティ レジスタ	0040265 (B)	D7~3	—	reserved	—	—	—	読み出し時: 0
		D2	PDM2	IDMA	0~7	X	R/W	
		D1	PDM1	割り込みレベル		X		
		D0	PDM0			X		
16bitタイマ0/1 割り込み プライオリティ レジスタ	0040266 (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	P16T12	16bitタイマ1	0~7	X	R/W	
		D5	P16T11	割り込みレベル		X		
		D4	P16T10			X		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	P16T02	16bitタイマ0	0~7	X	R/W	
		D1	P16T01	割り込みレベル		X		
		D0	P16T00			X		
16bitタイマ2/3 割り込み プライオリティ レジスタ	0040267 (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	P16T32	16bitタイマ3	0~7	X	R/W	
		D5	P16T31	割り込みレベル		X		
		D4	P16T30			X		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	P16T22	16bitタイマ2	0~7	X	R/W	
		D1	P16T21	割り込みレベル		X		
		D0	P16T20			X		
16bitタイマ4/5 割り込み プライオリティ レジスタ	0040268 (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	P16T52	16bitタイマ5	0~7	X	R/W	
		D5	P16T51	割り込みレベル		X		
		D4	P16T50			X		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	P16T42	16bitタイマ4	0~7	X	R/W	
		D1	P16T41	割り込みレベル		X		
		D0	P16T40			X		

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
8bitタイマ, シリアルI/F Ch.0 割り込み プライオリティ レジスタ	0040269 (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	PSIO02	シリアルインタフェースCh.0	0~7	X	R/W	
		D5	PSIO01	割り込みレベル		X		
		D4	PSIO00			X		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	P8TM2	8bitタイマ0-3	0~7	X	R/W	
		D1	P8TM1	割り込みレベル		X		
		D0	P8TM0			X		
シリアルI/F Ch.1, A/D変換器 割り込み プライオリティ レジスタ	004026A (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	PAD2	A/D変換器	0~7	X	R/W	
		D5	PAD1	割り込みレベル		X		
		D4	PAD0			X		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	PSIO12	シリアルインタフェースCh.1	0~7	X	R/W	
		D1	PSIO11	割り込みレベル		X		
		D0	PSIO10			X		
計時タイマ 割り込み プライオリティ レジスタ	004026B (B)	D7-3	—	reserved	—	—	—	1書き込み禁止
		D2	PCTM2	計時タイマ	0~7	X	R/W	
		D1	PCTM1	割り込みレベル		X		
		D0	PCTM0			X		
ポート入力 割り込み4/5 プライオリティ レジスタ	004026C (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	PP5L2	ポート入力5	0~7	X	R/W	
		D5	PP5L1	割り込みレベル		X		
		D4	PP5L0			X		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	PP4L2	ポート入力4	0~7	X	R/W	
		D1	PP4L1	割り込みレベル		X		
		D0	PP4L0			X		
ポート入力 割り込み6/7 プライオリティ レジスタ	004026D (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	PP7L2	ポート入力7	0~7	X	R/W	
		D5	PP7L1	割り込みレベル		X		
		D4	PP7L0			X		
		D3	—	reserved	—	—	—	読み出し時: 0
		D2	PP6L2	ポート入力6	0~7	X	R/W	
		D1	PP6L1	割り込みレベル		X		
		D0	PP6L0			X		

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
キー入力, ポート入力0-3 割り込み イネーブル レジスタ	0040270 (B)	D7-6	-	reserved	-	-	-	読み出し時: 0
		D5	EK1	キー入力1	1 許可	0 禁止	0 R/W	
		D4	EK0	キー入力0			0 R/W	
		D3	EP3	ポート入力3			0 R/W	
		D2	EP2	ポート入力2			0 R/W	
		D1	EP1	ポート入力1			0 R/W	
		D0	EP0	ポート入力0			0 R/W	
DMA割り込み イネーブル レジスタ	0040271 (B)	D7-5	-	reserved	-	-	-	読み出し時: 0
		D4	EIDMA	IDMA	1 許可	0 禁止	0 R/W	
		D3	EHDM3	高速DMA Ch.3			0 R/W	
		D2	EHDM2	高速DMA Ch.2			0 R/W	
		D1	EHDM1	高速DMA Ch.1			0 R/W	
		D0	EHDM0	高速DMA Ch.0			0 R/W	
16bitタイマ0/1 割り込み イネーブル レジスタ	0040272 (B)	D7	E16TC1	16bitタイマ1コンペアA	1 許可	0 禁止	0 R/W	
		D6	E16TU1	16bitタイマ1コンペアB			0 R/W	
		D5-4	-	reserved	-	-	-	読み出し時: 0
		D3	E16TC0	16bitタイマ0コンペアA	1 許可	0 禁止	0 R/W	
		D2	E16TU0	16bitタイマ0コンペアB			0 R/W	
		D1-0	-	reserved	-	-	-	読み出し時: 0
16bitタイマ2/3 割り込み イネーブル レジスタ	0040273 (B)	D7	E16TC3	16bitタイマ3コンペアA	1 許可	0 禁止	0 R/W	
		D6	E16TU3	16bitタイマ3コンペアB			0 R/W	
		D5-4	-	reserved	-	-	-	読み出し時: 0
		D3	E16TC2	16bitタイマ2コンペアA	1 許可	0 禁止	0 R/W	
		D2	E16TU2	16bitタイマ2コンペアB			0 R/W	
		D1-0	-	reserved	-	-	-	読み出し時: 0
16bitタイマ4/5 割り込み イネーブル レジスタ	0040274 (B)	D7	E16TC5	16bitタイマ5コンペアA	1 許可	0 禁止	0 R/W	
		D6	E16TU5	16bitタイマ5コンペアB			0 R/W	
		D5-4	-	reserved	-	-	-	読み出し時: 0
		D3	E16TC4	16bitタイマ4コンペアA	1 許可	0 禁止	0 R/W	
		D2	E16TU4	16bitタイマ4コンペアB			0 R/W	
		D1-0	-	reserved	-	-	-	読み出し時: 0
8bitタイマ 割り込み イネーブル レジスタ	0040275 (B)	D7-6	-	reserved	-	-	-	読み出し時: 0
		D3	E8TU3	8bitタイマ3アンダーフロー	1 許可	0 禁止	0 R/W	
		D2	E8TU2	8bitタイマ2アンダーフロー			0 R/W	
		D1	E8TU1	8bitタイマ1アンダーフロー			0 R/W	
		D0	E8TU0	8bitタイマ0アンダーフロー			0 R/W	
シリアル/F 割り込み イネーブル レジスタ	0040276 (B)	D7-6	-	reserved	-	-	-	読み出し時: 0
		D5	ESTX1	SIF Ch.1送信バッファエンプティ	1 許可	0 禁止	0 R/W	
		D4	ESRX1	SIF Ch.1受信バッファフル			0 R/W	
		D3	ESERR1	SIF Ch.1受信エラー			0 R/W	
		D2	ESTX0	SIF Ch.0送信バッファエンプティ			0 R/W	
		D1	ESRX0	SIF Ch.0受信バッファフル			0 R/W	
		D0	ESERR0	SIF Ch.0受信エラー			0 R/W	
ポート入力4-7, 計時タイマ, A/D 割り込みイネー ブルレジスタ	0040277 (B)	D7-6	-	reserved	-	-	-	読み出し時: 0
		D5	EP7	ポート入力7	1 許可	0 禁止	0 R/W	
		D4	EP6	ポート入力6			0 R/W	
		D3	EP5	ポート入力5			0 R/W	
		D2	EP4	ポート入力4			0 R/W	
		D1	ECTM	計時タイマ			0 R/W	
		D0	EADE	A/D変換器			0 R/W	

レジスタ名	アドレス	ビット	名 称	機 能	設 定		Init.	R/W	注 釈		
キー入力、 ポート入力0-3 割り込み要因 フラグレジスタ	0040280 (B)	D7-6	-	reserved	1	要因発生	0	要因なし	-	-	読み出し時: 0
		D5	FK1	キー入力1					X	R/W	
		D4	FK0	キー入力0					X	R/W	
		D3	FP3	ポート入力3					X	R/W	
		D2	FP2	ポート入力2					X	R/W	
		D1	FP1	ポート入力1					X	R/W	
		D0	FP0	ポート入力0					X	R/W	
DMA割り込み 要因フラグ レジスタ	0040281 (B)	D7-5	-	reserved	1	要因発生	0	要因なし	-	-	読み出し時: 0
		D4	FIDMA	IDMA					X	R/W	
		D3	FHDM3	高速DMA Ch.3					X	R/W	
		D2	FHDM2	高速DMA Ch.2					X	R/W	
		D1	FHDM1	高速DMA Ch.1					X	R/W	
		D0	FHDM0	高速DMA Ch.0					X	R/W	
16bitタイマ0/1 割り込み 要因フラグ レジスタ	0040282 (B)	D7	F16TC1	16bitタイマ1コンペアA	1	要因発生	0	要因なし	X	R/W	
		D6	F16TU1	16bitタイマ1コンペアB					X	R/W	
		D5-4	-	reserved			-	-	-	-	読み出し時: 0
		D3	F16TC0	16bitタイマ0コンペアA	1	要因発生	0	要因なし	X	R/W	
		D2	F16TU0	16bitタイマ0コンペアB					X	R/W	
		D1-0	-	reserved			-	-	-	-	読み出し時: 0
16bitタイマ2/3 割り込み 要因フラグ レジスタ	0040283 (B)	D7	F16TC3	16bitタイマ3コンペアA	1	要因発生	0	要因なし	X	R/W	
		D6	F16TU3	16bitタイマ3コンペアB					X	R/W	
		D5-4	-	reserved			-	-	-	-	読み出し時: 0
		D3	F16TC2	16bitタイマ2コンペアA	1	要因発生	0	要因なし	X	R/W	
		D2	F16TU2	16bitタイマ2コンペアB					X	R/W	
		D1-0	-	reserved			-	-	-	-	読み出し時: 0
16bitタイマ4/5 割り込み 要因フラグ レジスタ	0040284 (B)	D7	F16TC5	16bitタイマ5コンペアA	1	要因発生	0	要因なし	X	R/W	
		D6	F16TU5	16bitタイマ5コンペアB					X	R/W	
		D5-4	-	reserved			-	-	-	-	読み出し時: 0
		D3	F16TC4	16bitタイマ4コンペアA	1	要因発生	0	要因なし	X	R/W	
		D2	F16TU4	16bitタイマ4コンペアB					X	R/W	
		D1-0	-	reserved			-	-	-	-	読み出し時: 0
8bitタイマ 割り込み 要因フラグ レジスタ	0040285 (B)	D7-4	-	reserved			-	-	-	-	読み出し時: 0
		D3	F8TU3	8bitタイマ3アンダーフロー	1	要因発生	0	要因なし	X	R/W	
		D2	F8TU2	8bitタイマ2アンダーフロー					X	R/W	
		D1	F8TU1	8bitタイマ1アンダーフロー					X	R/W	
		D0	F8TU0	8bitタイマ0アンダーフロー					X	R/W	
シリアルI/F 割り込み 要因フラグ レジスタ	0040286 (B)	D7-6	-	reserved			-	-	-	-	読み出し時: 0
		D5	FSTX1	SIF Ch.1送信バッファエンプティ	1	要因発生	0	要因なし	X	R/W	
		D4	FSRX1	SIF Ch.1受信バッファフル					X	R/W	
		D3	FSERR1	SIF Ch.1受信エラー					X	R/W	
		D2	FSTX0	SIF Ch.0送信バッファエンプティ					X	R/W	
		D1	FSRX0	SIF Ch.0受信バッファフル					X	R/W	
		D0	FSERR0	SIF Ch.0受信エラー					X	R/W	
ポート入力4-7、 計時タイマ、A/D 割り込み要因 フラグレジスタ	0040287 (B)	D7-6	-	reserved			-	-	-	-	読み出し時: 0
		D5	FP7	ポート入力7	1	要因発生	0	要因なし	X	R/W	
		D4	FP6	ポート入力6					X	R/W	
		D3	FP5	ポート入力5					X	R/W	
		D2	FP4	ポート入力4					X	R/W	
		D1	FCTM	計時タイマ					X	R/W	
		D0	FADE	A/D変換器					X	R/W	

レジスタ名	アドレス	ビット	名 称	機 能	設 定		Init.	R/W	注 釈		
ポート入力0-3、 高速DMA Ch.0/1、 16bitタイマ0 IDMAリクエスト レジスタ	0040290 (B)	D7	R16TC0	16bitタイマ0コンペアA	1	IDMA要求	0	割り込み 要求	0	R/W	
		D6	R16TU0	16bitタイマ0コンペアB					0	R/W	
		D5	RHDM1	高速DMA Ch.1					0	R/W	
		D4	RHDM0	高速DMA Ch.0					0	R/W	
		D3	RP3	ポート入力3					0	R/W	
		D2	RP2	ポート入力2					0	R/W	
		D1	RP1	ポート入力1					0	R/W	
		D0	RP0	ポート入力0					0	R/W	
16bitタイマ1-4 IDMAリクエスト レジスタ	0040291 (B)	D7	R16TC4	16bitタイマ4コンペアA	1	IDMA要求	0	割り込み 要求	0	R/W	
		D6	R16TU4	16bitタイマ4コンペアB					0	R/W	
		D5	R16TC3	16bitタイマ3コンペアA					0	R/W	
		D4	R16TU3	16bitタイマ3コンペアB					0	R/W	
		D3	R16TC2	16bitタイマ2コンペアA					0	R/W	
		D2	R16TU2	16bitタイマ2コンペアB					0	R/W	
		D1	R16TC1	16bitタイマ1コンペアA					0	R/W	
		D0	R16TU1	16bitタイマ1コンペアB					0	R/W	
16bitタイマ5、 8bitタイマ、 シリアル/F Ch.0 IDMAリクエスト レジスタ	0040292 (B)	D7	RSTX0	SIF Ch.0送信バッファエンpty	1	IDMA要求	0	割り込み 要求	0	R/W	
		D6	RSRX0	SIF Ch.0受信バッファフル					0	R/W	
		D5	R8TU3	8bitタイマ3アンダーフロー					0	R/W	
		D4	R8TU2	8bitタイマ2アンダーフロー					0	R/W	
		D3	R8TU1	8bitタイマ1アンダーフロー					0	R/W	
		D2	R8TU0	8bitタイマ0アンダーフロー					0	R/W	
		D1	R16TC5	16bitタイマ5コンペアA					0	R/W	
		D0	R16TU5	16bitタイマ5コンペアB					0	R/W	
シリアル/F Ch.1, A/D、ポ ート入力4-7 IDMAリクエスト レジスタ	0040293 (B)	D7	RP7	ポート入力7	1	IDMA要求	0	割り込み 要求	0	R/W	
		D6	RP6	ポート入力6					0	R/W	
		D5	RP5	ポート入力5					0	R/W	
		D4	RP4	ポート入力4					0	R/W	
		D3	-	reserved	-		-	-	読み出し時: 0		
		D2	RADE	A/D変換器	1	IDMA要求	0	割り込み 要求	0	R/W	
		D1	RSTX1	SIF Ch.1送信バッファエンpty					0	R/W	
		D0	RSRX1	SIF Ch.1受信バッファフル					0	R/W	
ポート入力0-3、 高速DMA Ch.0/1、 16bitタイマ0 IDMAイネーブル レジスタ	0040294 (B)	D7	DE16TC0	16bitタイマ0コンペアA	1	IDMA許可	0	IDMA禁止	0	R/W	
		D6	DE16TU0	16bitタイマ0コンペアB					0	R/W	
		D5	DEHDM1	高速DMA Ch.1					0	R/W	
		D4	DEHDM0	高速DMA Ch.0					0	R/W	
		D3	DEP3	ポート入力3					0	R/W	
		D2	DEP2	ポート入力2					0	R/W	
		D1	DEP1	ポート入力1					0	R/W	
		D0	DEP0	ポート入力0					0	R/W	
16bitタイマ1-4 IDMAイネーブル レジスタ	0040295 (B)	D7	DE16TC4	16bitタイマ4コンペアA	1	IDMA許可	0	IDMA禁止	0	R/W	
		D6	DE16TU4	16bitタイマ4コンペアB					0	R/W	
		D5	DE16TC3	16bitタイマ3コンペアA					0	R/W	
		D4	DE16TU3	16bitタイマ3コンペアB					0	R/W	
		D3	DE16TC2	16bitタイマ2コンペアA					0	R/W	
		D2	DE16TU2	16bitタイマ2コンペアB					0	R/W	
		D1	DE16TC1	16bitタイマ1コンペアA					0	R/W	
		D0	DE16TU1	16bitタイマ1コンペアB					0	R/W	
16bitタイマ5、 8bitタイマ、 シリアル/F Ch.0 IDMAイネーブル レジスタ	0040296 (B)	D7	DESTX0	SIF Ch.0送信バッファエンpty	1	IDMA許可	0	IDMA禁止	0	R/W	
		D6	DESRX0	SIF Ch.0受信バッファフル					0	R/W	
		D5	DE8TU3	8bitタイマ3アンダーフロー					0	R/W	
		D4	DE8TU2	8bitタイマ2アンダーフロー					0	R/W	
		D3	DE8TU1	8bitタイマ1アンダーフロー					0	R/W	
		D2	DE8TU0	8bitタイマ0アンダーフロー					0	R/W	
		D1	DE16TC5	16bitタイマ5コンペアA					0	R/W	
		D0	DE16TU5	16bitタイマ5コンペアB					0	R/W	
シリアル/F Ch.1, A/D、ポ ート入力4-7 IDMAイネーブル レジスタ	0040297 (B)	D7	DEP7	ポート入力7	1	IDMA許可	0	IDMA禁止	0	R/W	
		D6	DEP6	ポート入力6					0	R/W	
		D5	DEP5	ポート入力5					0	R/W	
		D4	DEP4	ポート入力4					0	R/W	
		D3	-	reserved	-		-	-	読み出し時: 0		
		D2	DEADE	A/D変換器	1	IDMA許可	0	IDMA禁止	0	R/W	
		D1	DESTX1	SIF Ch.1送信バッファエンpty					0	R/W	
		D0	DESRX1	SIF Ch.1受信バッファフル					0	R/W	

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
高速DMA Ch.0/1 トリガ設定 レジスタ	0040298 (B)	D7 D6 D5 D4	HSD1S3 HSD1S2 HSD1S1 HSD1S0	高速DMA Ch.1トリガ設定	0 ソフトウェアトリガ 1 K51入力(立ち下がりエッジ) 2 K51入力(立ち上がりエッジ) 3 ポート1入力 4 ポート5入力 5 8bitタイマCh.1アンダーフロー 6 16bitタイマCh.1コンペアB 7 16bitタイマCh.1コンペアA 8 16bitタイマCh.5コンペアB 9 16bitタイマCh.5コンペアA A SI/F Ch.1 Rx bufフル B SI/F Ch.1 Tx bufエンブティ C A/D変換終了	0 0 0 0	R/W	
		D3 D2 D1 D0	HSD0S3 HSD0S2 HSD0S1 HSD0S0	高速DMA Ch.0トリガ設定	0 ソフトウェアトリガ 1 K50入力(立ち下がりエッジ) 2 K50入力(立ち上がりエッジ) 3 ポート0入力 4 ポート4入力 5 8bitタイマCh.0アンダーフロー 6 16bitタイマCh.0コンペアB 7 16bitタイマCh.0コンペアA 8 16bitタイマCh.4コンペアB 9 16bitタイマCh.4コンペアA A SI/F Ch.0 Rx bufフル B SI/F Ch.0 Tx bufエンブティ C A/D変換終了	0 0 0 0	R/W	
高速DMA Ch.2/3 トリガ設定 レジスタ	0040299 (B)	D7 D6 D5 D4	HSD3S3 HSD3S2 HSD3S1 HSD3S0	高速DMA Ch.3トリガ設定	0 ソフトウェアトリガ 1 K54入力(立ち下がりエッジ) 2 K54入力(立ち上がりエッジ) 3 ポート3入力 4 ポート7入力 5 8bitタイマCh.3アンダーフロー 6 16bitタイマCh.3コンペアB 7 16bitタイマCh.3コンペアA 8 16bitタイマCh.5コンペアB 9 16bitタイマCh.5コンペアA A SI/F Ch.1 Rx bufフル B SI/F Ch.1 Tx bufエンブティ C A/D変換終了	0 0 0 0	R/W	
		D3 D2 D1 D0	HSD2S3 HSD2S2 HSD2S1 HSD2S0	高速DMA Ch.2トリガ設定	0 ソフトウェアトリガ 1 K53入力(立ち下がりエッジ) 2 K53入力(立ち上がりエッジ) 3 ポート2入力 4 ポート6入力 5 8bitタイマCh.2アンダーフロー 6 16bitタイマCh.2コンペアB 7 16bitタイマCh.2コンペアA 8 16bitタイマCh.4コンペアB 9 16bitタイマCh.4コンペアA A SI/F Ch.0 Rx bufフル B SI/F Ch.0 Tx bufエンブティ C A/D変換終了	0 0 0 0	R/W	
高速DMA ソフトウェア トリガレジスタ	004029A (B)	D7-4	—	reserved	—	—	—	読み出し時: 0
		D3	HST3	HSDMA Ch.3ソフトウェアトリガ	1 トリガ	0 無効	0 W	
		D2	HST2	HSDMA Ch.2ソフトウェアトリガ			0 W	
		D1	HST1	HSDMA Ch.1ソフトウェアトリガ			0 W	
		D0	HST0	HSDMA Ch.0ソフトウェアトリガ			0 W	
フラグセット/リ セット方式選択 レジスタ	004029F (B)	D7-3	—	reserved	—	—	—	
		D2	DENONLY	IDMAイネーブルレジスタ セット方式選択	1 セット オンリー	0 RD/WR	1 R/W	
		D1	IDMAONLY	IDMAリクエストレジスタ セット方式選択	1 セット オンリー	0 RD/WR	1 R/W	
		D0	RSTONLY	割り込み要因フラグ リセット方式選択	1 リセット オンリー	0 RD/WR	1 R/W	

レジスタ名	アドレス	ビット	名 称	機 能	設 定			Init.	R/W	注 釈
K5機能選択 レジスタ	00402C0 (B)	D7-5	—	reserved	—			—	—	読み出し時: 0
		D4	CFK54	K54機能選択	1	#DMAREQ3	0	K54	0	
		D3	CFK53	K53機能選択	1	#DMAREQ2	0	K53	0	
		D2	CFK52	K52機能選択	1	#ADTRG	0	K52	0	
		D1	CFK51	K51機能選択	1	#DMAREQ1	0	K51	0	
		D0	CFK50	K50機能選択	1	#DMAREQ0	0	K50	0	
K5入力ポート データレジスタ	00402C1 (B)	D7-5	—	reserved	—			—	—	読み出し時: 0
		D4	K54D	K54入力ポートデータ	1	High	0	Low	—	
		D3	K53D	K53入力ポートデータ	1	High	0	Low	—	
		D2	K52D	K52入力ポートデータ					—	
		D1	K51D	K51入力ポートデータ					—	
		D0	K50D	K50入力ポートデータ					—	
K6機能選択 レジスタ	00402C3 (B)	D7	CFK67	K67機能選択	1	AD7	0	K67	0	R/W
		D6	CFK66	K66機能選択	1	AD6	0	K66	0	R/W
		D5	CFK65	K65機能選択	1	AD5	0	K65	0	R/W
		D4	CFK64	K64機能選択	1	AD4	0	K64	0	R/W
		D3	CFK63	K63機能選択	1	AD3	0	K63	0	R/W
		D2	CFK62	K62機能選択	1	AD2	0	K62	0	R/W
		D1	CFK61	K61機能選択	1	AD1	0	K61	0	R/W
		D0	CFK60	K60機能選択	1	AD0	0	K60	0	R/W
K6入力ポート データレジスタ	00402C4 (B)	D7	K67D	K67入力ポートデータ	1	High	0	Low	—	R
		D6	K66D	K66入力ポートデータ	1	High	0	Low	—	R
		D5	K65D	K65入力ポートデータ					—	R
		D4	K64D	K64入力ポートデータ					—	R
		D3	K63D	K63入力ポートデータ					—	R
		D2	K62D	K62入力ポートデータ					—	R
		D1	K61D	K61入力ポートデータ					—	R
		D0	K60D	K60入力ポートデータ					—	R

レジスタ名	アドレス	ビット	名 称	機 能	設 定				Init.	R/W	注 釈
ポート入力 割り込み選択 レジスタ1	00402C6 (B)	D7	SPT31	FPT3割り込み入力ポート選択	11	10	01	00	0	R/W	
		D6	SPT30		P23	P03	K53	K63	0		
		D5	SPT21	FPT2割り込み入力ポート選択	11	10	01	00	0	R/W	
		D4	SPT20		P22	P02	K52	K62	0		
		D3	SPT11	FPT1割り込み入力ポート選択	11	10	01	00	0	R/W	
		D2	SPT10		P21	P01	K51	K61	0		
		D1	SPT01	FPT0割り込み入力ポート選択	11	10	01	00	0	R/W	
		D0	SPT00		P20	P00	K50	K60	0		
ポート入力 割り込み選択 レジスタ2	00402C7 (B)	D7	SPT71	FPT7割り込み入力ポート選択	11	10	01	00	0	R/W	
		D6	SPT70		P27	P07	P33	K67	0		
		D5	SPT61	FPT6割り込み入力ポート選択	11	10	01	00	0	R/W	
		D4	SPT60		P26	P06	P32	K66	0		
		D3	SPT51	FPT5割り込み入力ポート選択	11	10	01	00	0	R/W	
		D2	SPT50		P25	P05	P31	K65	0		
		D1	SPT41	FPT4割り込み入力ポート選択	11	10	01	00	0	R/W	
		D0	SPT40		P24	P04	K54	K64	0		
ポート入力 割り込み 入力極性選択 レジスタ	00402C8 (B)	D7	SPPT7	FPT7入力極性選択	1	Highレベル または 立ち上がり エッジ	0	Lowレベル または 立ち下がり エッジ	1	R/W	
		D6	SPPT6	FPT6入力極性選択					1	R/W	
		D5	SPPT5	FPT5入力極性選択					1	R/W	
		D4	SPPT4	FPT4入力極性選択					1	R/W	
		D3	SPPT3	FPT3入力極性選択					1	R/W	
		D2	SPPT2	FPT2入力極性選択					1	R/W	
		D1	SPPT1	FPT1入力極性選択					1	R/W	
		D0	SPPT0	FPT0入力極性選択					1	R/W	
ポート入力 割り込み エッジ/レベル 選択レジスタ	00402C9 (B)	D7	SEPT7	FPT7エッジ/レベル選択	1	エッジ	0	レベル	1	R/W	
		D6	SEPT6	FPT6エッジ/レベル選択					1	R/W	
		D5	SEPT5	FPT5エッジ/レベル選択					1	R/W	
		D4	SEPT4	FPT4エッジ/レベル選択					1	R/W	
		D3	SEPT3	FPT3エッジ/レベル選択					1	R/W	
		D2	SEPT2	FPT2エッジ/レベル選択					1	R/W	
		D1	SEPT1	FPT1エッジ/レベル選択					1	R/W	
		D0	SEPT0	FPT0エッジ/レベル選択					1	R/W	
キー入力 割り込み選択 レジスタ	00402CA (B)	D7-4	-	reserved	-				-	-	読み出し時: 0
		D3	SPPK11	FPK1割り込み入力ポート選択	11	10	01	00	0	R/W	
		D2	SPPK10		P2[7:4]	P0[7:4]	K6[7:4]	K6[3:0]	0		
		D1	SPPK01	FPK0割り込み入力ポート選択	11	10	01	00	0	R/W	
		D0	SPPK00		P2[4:0]	P0[4:0]	K6[4:0]	K5[4:0]	0		
キー入力 割り込み(FPK0) 入力比較 レジスタ	00402CC (B)	D7-5	-	reserved	-				-	-	読み出し時: 0
		D4	SCPK04	FPK04入力比較	1	High	0	Low	0	R/W	
		D3	SCPK03	FPK03入力比較					0	R/W	
		D2	SCPK02	FPK02入力比較					0	R/W	
		D1	SCPK01	FPK01入力比較					0	R/W	
		D0	SCPK00	FPK00入力比較					0	R/W	
キー入力 割り込み(FPK1) 入力比較 レジスタ	00402CD (B)	D7-4	-	reserved					-		
		D3	SCPK13	FPK13入力比較	1	High	0	Low	0	R/W	
		D2	SCPK12	FPK12入力比較					0	R/W	
		D1	SCPK11	FPK11入力比較					0	R/W	
		D0	SCPK10	FPK10入力比較					0	R/W	
キー入力 割り込み(FPK0) 入力マスク レジスタ	00402CE (B)	D7-5	-	reserved	-				-	-	読み出し時: 0
		D4	SMPK04	FPK04入力マスク	1	割り込み 許可	0	割り込み 禁止	0	R/W	
		D3	SMPK03	FPK03入力マスク					0	R/W	
		D2	SMPK02	FPK02入力マスク					0	R/W	
		D1	SMPK01	FPK01入力マスク					0	R/W	
		D0	SMPK00	FPK00入力マスク					0	R/W	
キー入力 割り込み(FPK1) 入力マスク レジスタ	00402CF (B)	D7-4	-	reserved					-		
		D3	SMPK13	FPK13入力マスク	1	割り込み 許可	0	割り込み 禁止	0	R/W	
		D2	SMPK12	FPK12入力マスク					0	R/W	
		D1	SMPK11	FPK11入力マスク					0	R/W	
		D0	SMPK10	FPK10入力マスク					0	R/W	

APPENDIX: I/Oマップ

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
P0機能選択 レジスタ	00402D0 (B)	D7	CFP07	P07機能選択	1 #SRDY1	0 P07	0 R/W	拡張機能(0x402DF)
		D6	CFP06	P06機能選択	1 #SCLK1	0 P06	0 R/W	
		D5	CFP05	P05機能選択	1 SOUT1	0 P05	0 R/W	
		D4	CFP04	P04機能選択	1 SIN1	0 P04	0 R/W	
		D3	CFP03	P03機能選択	1 #SRDY0	0 P03	0 R/W	
		D2	CFP02	P02機能選択	1 #SCLK0	0 P02	0 R/W	
		D1	CFP01	P01機能選択	1 SOUT0	0 P01	0 R/W	
		D0	CFP00	P00機能選択	1 SIN0	0 P00	0 R/W	
P0入出力兼用 ポートデータ レジスタ	00402D1 (B)	D7	P07D	P07入出力兼用ポートデータ	1 High	0 Low	0 R/W	
		D6	P06D	P06入出力兼用ポートデータ			0 R/W	
		D5	P05D	P05入出力兼用ポートデータ			0 R/W	
		D4	P04D	P04入出力兼用ポートデータ			0 R/W	
		D3	P03D	P03入出力兼用ポートデータ			0 R/W	
		D2	P02D	P02入出力兼用ポートデータ			0 R/W	
		D1	P01D	P01入出力兼用ポートデータ			0 R/W	
		D0	P00D	P00入出力兼用ポートデータ			0 R/W	
P0 I/O制御 レジスタ	00402D2 (B)	D7	IOC07	P07 I/O制御	1 出力	0 入力	0 R/W	
		D6	IOC06	P06 I/O制御			0 R/W	
		D5	IOC05	P05 I/O制御			0 R/W	
		D4	IOC04	P04 I/O制御			0 R/W	
		D3	IOC03	P03 I/O制御			0 R/W	
		D2	IOC02	P02 I/O制御			0 R/W	
		D1	IOC01	P01 I/O制御			0 R/W	
		D0	IOC00	P00 I/O制御			0 R/W	
P1機能選択 レジスタ	00402D4 (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	CFP16	P16機能選択	1 EXCL5 #DMAEND1	0 P16	0 R/W	拡張機能(0x402DF)
		D5	CFP15	P15機能選択	1 EXCL4 #DMAEND0	0 P15	0 R/W	
		D4	CFP14	P14機能選択	1 FOSC1	0 P14	0 R/W	
		D3	CFP13	P13機能選択	1 EXCL3 T8UF3	0 P13	0 R/W	
		D2	CFP12	P12機能選択	1 EXCL2 T8UF2	0 P12	0 R/W	
		D1	CFP11	P11機能選択	1 EXCL1 T8UF1	0 P11	0 R/W	
		D0	CFP10	P10機能選択	1 EXCL0 T8UF0	0 P10	0 R/W	
P1入出力兼用 ポートデータ レジスタ	00402D5 (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	P16D	P16入出力兼用ポートデータ	1 High	0 Low	0 R/W	
		D5	P15D	P15入出力兼用ポートデータ			0 R/W	
		D4	P14D	P14入出力兼用ポートデータ			0 R/W	
		D3	P13D	P13入出力兼用ポートデータ			0 R/W	
		D2	P12D	P12入出力兼用ポートデータ			0 R/W	
		D1	P11D	P11入出力兼用ポートデータ			0 R/W	
		D0	P10D	P10入出力兼用ポートデータ			0 R/W	
P1 I/O制御 レジスタ	00402D6 (B)	D7	—	reserved	—	—	—	読み出し時: 0
		D6	IOC16	P16 I/O制御	1 出力	0 入力	0 R/W	
		D5	IOC15	P15 I/O制御			0 R/W	
		D4	IOC14	P14 I/O制御			0 R/W	
		D3	IOC13	P13 I/O制御			0 R/W	
		D2	IOC12	P12 I/O制御			0 R/W	
		D1	IOC11	P11 I/O制御			0 R/W	
		D0	IOC10	P10 I/O制御			0 R/W	
P2機能選択 レジスタ	00402D8 (B)	D7	CFP27	P27機能選択	1 TM5	0 P27	0 R/W	拡張機能(0x402DF)
		D6	CFP26	P26機能選択	1 TM4	0 P26	0 R/W	
		D5	CFP25	P25機能選択	1 TM3	0 P25	0 R/W	
		D4	CFP24	P24機能選択	1 TM2	0 P24	0 R/W	
		D3	CFP23	P23機能選択	1 TM1	0 P23	0 R/W	
		D2	CFP22	P22機能選択	1 TM0	0 P22	0 R/W	
		D1	CFP21	P21機能選択	1 #DWE	0 P21	0 R/W	
		D0	CFP20	P20機能選択	1 #DRD	0 P20	0 R/W	
P2入出力兼用 ポートデータ レジスタ	00402D9 (B)	D7	P27D	P27入出力兼用ポートデータ	1 High	0 Low	0 R/W	
		D6	P26D	P26入出力兼用ポートデータ			0 R/W	
		D5	P25D	P25入出力兼用ポートデータ			0 R/W	
		D4	P24D	P24入出力兼用ポートデータ			0 R/W	
		D3	P23D	P23入出力兼用ポートデータ			0 R/W	
		D2	P22D	P22入出力兼用ポートデータ			0 R/W	
		D1	P21D	P21入出力兼用ポートデータ			0 R/W	
		D0	P20D	P20入出力兼用ポートデータ			0 R/W	

レジスタ名	アドレス	ビット	名 称	機 能	設 定				Init.	R/W	注 釈				
P2 I/O制御 レジスタ	00402DA (B)	D7	IOC27	P27 I/O制御	1	出力	0	入力	0	R/W					
		D6	IOC26	P26 I/O制御					0	R/W					
		D5	IOC25	P25 I/O制御					0	R/W					
		D4	IOC24	P24 I/O制御					0	R/W					
		D3	IOC23	P23 I/O制御					0	R/W					
		D2	IOC22	P22 I/O制御					0	R/W					
		D1	IOC21	P21 I/O制御					0	R/W					
		D0	IOC20	P20 I/O制御					0	R/W					
P3機能選択 レジスタ	00402DC (B)	D7-6	—	reserved	—				—	—	読み出し時: 0				
		D5	CFP35	P35機能選択	1	#BUSACK	0	P35	0	R/W	拡張機能(0x402DF)				
		D4	CFP34	P34機能選択	1	#BUSREQ #CE6	0	P34	0	R/W					
		D3	CFP33	P33機能選択	1	#DMAACK1	0	P33	0	R/W					
		D2	CFP32	P32機能選択	1	#DMAACK0	0	P32	0	R/W					
		D1	CFP31	P31機能選択	1	#BUSGET	0	P31	0	R/W					
		D0	CFP30	P30機能選択	1	#WAIT #CE4/#CE5	0	P30	0	R/W					
		P3入出力兼用 ポートデータ レジスタ	00402DD (B)	D7-6	—	reserved	—				—	—	読み出し時: 0		
D5	P35D			P35入出力兼用ポートデータ	1	High	0	Low	0	R/W					
D4	P34D			P34入出力兼用ポートデータ					0	R/W					
D3	P33D			P33入出力兼用ポートデータ					0	R/W					
D2	P32D			P32入出力兼用ポートデータ					0	R/W					
D1	P31D			P31入出力兼用ポートデータ					0	R/W					
D0	P30D			P30入出力兼用ポートデータ					0	R/W					
P3 I/O制御 レジスタ	00402DE (B)			D7-6					—	reserved	—				—
		D5	IOC35	P35 I/O制御					1	出力	0	入力	0	R/W	
		D4	IOC34	P34 I/O制御	0	R/W									
		D3	IOC33	P33 I/O制御	0	R/W									
		D2	IOC32	P32 I/O制御	0	R/W									
		D1	IOC31	P31 I/O制御	0	R/W									
		D0	IOC30	P30 I/O制御	0	R/W									
		ポート機能拡張 レジスタ	00402DF (B)	D7	CFEX7	P07ポート機能拡張	1	#DMAEND3					0	P07, etc.	0
D6	CFEX6			P06ポート機能拡張	1	#DMAACK3	0	P06, etc.					0	R/W	
D5	CFEX5			P05ポート機能拡張	1	#DMAEND2	0	P05, etc.	0	R/W					
D4	CFEX4			P04ポート機能拡張	1	#DMAACK2	0	P04, etc.	0	R/W					
D3	CFEX3			P31ポート機能拡張	1	#GARD	0	P31, etc.	0	R/W					
D2	CFEX2			P21ポート機能拡張	1	#GAAS	0	P21, etc.	0	R/W					
D1	CFEX1			P10, P11, P13ポート機能拡張	1	DST0 DST1 DPC0	0	P10, etc. P11, etc. P13, etc.	1	R/W					
D0	CFEX0			P12, P14ポート機能拡張	1	DST2 DCLK	0	P12, etc. P14, etc.	1	R/W					

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈	
エリア18-15 設定レジスタ	0048120 (HW)	DF	—	reserved	—	—	—	読み出し時: 0	
		DE	A18SZ	エリア18-17デバイスサイズ選択	1 8ビット	0 16ビット	0	R/W	
		DD	A18DF1	エリア18-17 出力ディセーブル遅延時間	A18DF[1:0] サイクル数		1	R/W	
		DC	A18DF0		1 1	3.5	1		
		1 0	2.5						
		0 1	1.5						
		0 0	0.5						
		DB	—	reserved	—	—	—	読み出し時: 0	
		DA	A18WT2	エリア18-17ウェイト制御	A18WT[2:0] ウェイト数		1	R/W	
		D9	A18WT1		1 1 1	7	1		
		D8	A18WT0		1 1 0	6	1		
		1 0 1	5						
		1 0 0	4						
		0 1 1	3						
		0 1 0	2						
		0 0 1	1						
0 0 0	0								
D7	—	reserved	—		—	—	読み出し時: 0		
D6	A16SZ	エリア16-15デバイスサイズ選択	1 8ビット	0 16ビット	0	R/W			
D5	A16DF1	エリア16-15 出力ディセーブル遅延時間	A16DF[1:0] サイクル数		1	R/W			
D4	A16DF0		1 1	3.5	1				
1 0	2.5								
0 1	1.5								
0 0	0.5								
D3	—	reserved	—	—	—	読み出し時: 0			
D2	A16WT2	エリア16-15ウェイト制御	A16WT[2:0] ウェイト数		1	R/W			
D1	A16WT1		1 1 1	7	1				
D0	A16WT0		1 1 0	6	1				
1 0 1	5								
1 0 0	4								
0 1 1	3								
0 1 0	2								
0 0 1	1								
0 0 0	0								
エリア14-13 設定レジスタ	0048122 (HW)		DF-9	—	reserved		—	—	—
		D8	A14DRA	エリア14 DRAM選択	1 使用		0 未使用	0	R/W
		D7	A13DRA	エリア13 DRAM選択	1 使用	0 未使用	0	R/W	
		D6	A14SZ	エリア14-13デバイスサイズ選択	1 8ビット	0 16ビット	0	R/W	
		D5	A14DF1	エリア14-13 出力ディセーブル遅延時間	A14DF[1:0] サイクル数		1	R/W	
		D4	A14DF0		1 1	3.5	1		
		1 0	2.5						
		0 1	1.5						
		0 0	0.5						
		D3	—	reserved	—	—	—	読み出し時: 0	
D2	A14WT2	エリア14-13ウェイト制御	A14WT[2:0] ウェイト数		1	R/W			
D1	A14WT1		1 1 1	7	1				
D0	A14WT0		1 1 0	6	1				
1 0 1	5								
1 0 0	4								
0 1 1	3								
0 1 0	2								
0 0 1	1								
0 0 0	0								
エリア12-11 設定レジスタ	0048124 (HW)	DF-7	—	reserved	—		—	—	読み出し時: 0
		D6	A12SZ	エリア12-11デバイスサイズ選択	1 8ビット	0 16ビット	0	R/W	
		D5	A12DF1	エリア12-11 出力ディセーブル遅延時間	A12DF[1:0] サイクル数		1	R/W	
		D4	A12DF0		1 1	3.5	1		
		1 0	2.5						
		0 1	1.5						
		0 0	0.5						
		D3	—	reserved	—	—	—	読み出し時: 0	
		D2	A12WT2	エリア12-11ウェイト制御	A12WT[2:0] ウェイト数		1	R/W	
		D1	A12WT1		1 1 1	7	1		
D0	A12WT0	1 1 0	6		1				
1 0 1	5								
1 0 0	4								
0 1 1	3								
0 1 0	2								
0 0 1	1								
0 0 0	0								

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈			
エリア10-9 設定レジスタ	0048126 (HW)	DF	-	reserved	-		-	-	読み出し時: 0		
		DE	A10IR2	エリア10内蔵ROM容量選択	A10IR[2:0]		ROM容量		1	R/W	
		DD	A10IR1		1	1	1	2MB	1		
		DC	A10IR0		1	1	0	1MB	1		
					1	0	1	512KB			
					1	0	0	256KB			
					0	1	1	128KB			
					0	1	0	64KB			
					0	0	1	32KB			
					0	0	0	16KB			
		DB	-	reserved	-		-	-	読み出し時: 0		
		DA	A10BW1	エリア10-9 バーストROM バーストリードサイクルウェイト 制御	A10BW[1:0]		ウェイト数		0	R/W	
		D9	A10BW0		1	1	3	0			
					1	0	2				
					0	1	1				
		D8	A10DRA	エリア10バーストROM選択	1	使用	0	未使用	0	R/W	
		D7	A9DRA	エリア9バーストROM選択	1	使用	0	未使用	0	R/W	
		D6	A10SZ	エリア10-9デバイスサイズ選択	1	8ビット	0	16ビット	0	R/W	
		D5	A10DF1	エリア10-9 出力ディセーブル遅延時間	A10DF[1:0]		サイクル数		1	R/W	
		D4	A10DF0		1	1	3.5	1			
					1	0	2.5				
					0	1	1.5				
					0	0	0.5				
		D3	-	reserved	-		-	-	読み出し時: 0		
D2	A10WT2	エリア10-9ウェイト制御	A10WT[2:0]		ウェイト数		1	R/W			
D1	A10WT1		1	1	1	7	1				
			1	1	0	6	1				
			1	0	1	5					
			1	0	0	4					
			0	1	1	3					
			0	1	0	2					
			0	0	1	1					
D0	A10WT0		0	0	0	0					
エリア8-7 設定レジスタ	0048128 (HW)	DF-9	-	reserved	-		-	-	読み出し時: 0		
		D8	A8DRA	エリア8 DRAM選択	1	使用	0	未使用	0	R/W	
		D7	A7DRA	エリア7 DRAM選択	1	使用	0	未使用	0	R/W	
		D6	A8SZ	エリア8-7デバイスサイズ選択	1	8ビット	0	16ビット	0	R/W	
		D5	A8DF1	エリア8-7 出力ディセーブル遅延時間	A8DF[1:0]		サイクル数		1	R/W	
		D4	A8DF0		1	1	3.5	1			
					1	0	2.5				
					0	1	1.5				
					0	0	0.5				
		D3	-	reserved	-		-	-	読み出し時: 0		
		D2	A8WT2	エリア8-7ウェイト制御	A8WT[2:0]		ウェイト数		1	R/W	
		D1	A8WT1		1	1	1	7	1		
					1	1	0	6	1		
					1	0	1	5			
					1	0	0	4			
					0	1	1	3			
					0	1	0	2			
					0	0	1	1			
D0	A8WT0	0	0		0	0					

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
エリア6-4 設定レジスタ	004812A (HW)	DF-E	-	reserved	-	-	-	読み出し時: 0
		DD	A6DF1	エリア6	A6DF[1:0]	サイクル数	1	R/W
		DC	A6DF0	出力ディセーブル遅延時間	1 1 3.5 1 0 2.5 0 1 1.5 0 0 0.5	1	1	
		DB	-	reserved	-	-	-	読み出し時: 0
		DA	A6WT2	エリア6ウェイト制御	A6WT[2:0]	ウェイト数	1	R/W
		D9	A6WT1		1 1 1 7 1 1 0 6 1 0 1 5 1 0 0 4 0 1 1 3 0 1 0 2 0 0 1 1 0 0 0 0	1	1	
		D8	A6WT0					
		D7	-	reserved	-	-	-	読み出し時: 0
		D6	A5SZ	エリア5-4デバイスサイズ選択	1 8ビット 0 16ビット		0	R/W
		D5	A5DF1	エリア5-4	A5DF[1:0]	サイクル数	1	R/W
		D4	A5DF0	出力ディセーブル遅延時間	1 1 3.5 1 0 2.5 0 1 1.5 0 0 0.5	1	1	
		D3	-	reserved	-	-	-	読み出し時: 0
		D2	A5WT2	エリア5-4ウェイト制御	A5WT[2:0]	ウェイト数	1	R/W
		D1	A5WT1		1 1 1 7 1 1 0 6 1 0 1 5 1 0 0 4 0 1 1 3 0 1 0 2 0 0 1 1 0 0 0 0	1	1	
		D0	A5WT0					
TTBRレジスタ 書き込み保護 レジスタ	004812D (B)	D7	TBRP7	TTBRレジスタ書き込み保護	01011001(0x59)書き込みによりTTBRレジスタ(0x48134)の書き込み保護を解除 それ以外は書き込み禁止に設定		0	W
		D6	TBRP6				0	
		D5	TBRP5				0	
		D4	TBRP4				0	
		D3	TBRP3				0	
		D2	TBRP2				0	
		D1	TBRP1				0	
		D0	TBRP0				0	
バスコントロール レジスタ	004812E (HW)	DF	RBCLK	BCLK出力イネーブル	1 H 固定 0 イネーブル		0	R/W
		DE	-	reserved	-	-	0	-
		DD	RBST8	バーストROMバーストモード選択	1 8連続 0 4連続		0	R/W
		DC	REDO	DRAMページモード選択	1 EDO 0 高速ページ		0	R/W
		DB	RCA1	カラムアドレスサイズ選択	RCA[1:0]	サイズ	0	R/W
		DA	RCA0		1 1 11 1 0 10 0 1 9 0 0 8		0	
		D9	RPC2	リフレッシュイネーブル	1 イネーブル 0 ディセーブル		0	R/W
		D8	RPC1	リフレッシュ方式選択	1 セルフ 0 CBR		0	R/W
		D7	RPC0	リフレッシュRPCディレイ	1 2.0 0 1.0		0	R/W
		D6	RRA1	リフレッシュ	RRA[1:0]	サイクル数	0	R/W
		D5	RRA0	RASパルス幅選択	1 1 5 1 0 4 0 1 3 0 0 2		0	
		D4	-	reserved	-	-	0	-
		D3	SBUSST	外部インタフェース方式設定	1 #BSL 0 A0		0	R/W
		D2	SEMAS	外部バスマスタ設定	1 存在 0 なし		0	R/W
		D1	SEPD	外部パワーダウン制御	1 有効 0 無効		0	R/W
		D0	SWAITE	#WAITイネーブル	1 許可 0 禁止		0	R/W

レジスタ名	アドレス	ビット	名 称	機 能	設 定			Init.	R/W	注 釈	
DRAM タイミング設定 レジスタ	0048130 (HW)	DF-C	-	reserved	-			-	-	読み出し時: 0	
		DB	A3EEN	エリア3エミュレーション	1	内蔵ROM	0	エミュレーション	1	R/W	
		DA	CEFUNC1	#CE端子機能選択	CFFUNC[1:0]		#CE出力		0	R/W	
		D9	CEFUNC0		1	x	#CE7/8..#CE17/18	0			
		0	1		#CE6..#CE17						
				0	0	#CE4..#CE10					
		D8	CRAS	連続RASモード	1	連続	0	通常	0	R/W	
		D7	RPRC1	DRAM RASプリチャージサイクル数	RPRC[1:0]		サイクル数		0	R/W	
		D6	RPRC0		1	1	4	0			
					1	0	3				
					0	1	2				
					0	0	1				
		D5	-	reserved	-			-	-	読み出し時: 0	
		D4	CASC1	DRAM CASサイクル数	CASC[1:0]		サイクル数		0	R/W	
		D3	CASC0		1	1	4	0			
					1	0	3				
		0	1		2						
		0	0		1						
D2	-	reserved	-			-	-	読み出し時: 0			
D1	RASC1	DRAM RASサイクル数	RASC[1:0]		サイクル数		0	R/W			
D0	RASC0		1	1	4	0					
			1	0	3						
			0	1	2						
			0	0	1						
アクセス制御 レジスタ	0048132 (HW)	DF	A18IO	エリア18, 17外部/内部アクセス	1	内部 アクセス	0	外部 アクセス	0	R/W	
		DE	A16IO	エリア16, 15外部/内部アクセス					0	R/W	
		DD	A14IO	エリア14, 13外部/内部アクセス					0	R/W	
		DC	A12IO	エリア12, 11外部/内部アクセス					0	R/W	
		DB	-	reserved	-			0	-	読み出し時: 0	
		DA	A8IO	エリア8, 7外部/内部アクセス	1	内部 アクセス	0	外部 アクセス	0	R/W	
		D9	A6IO	エリア6外部/内部アクセス					0	R/W	
		D8	A5IO	エリア5, 4外部/内部アクセス					0	R/W	
		D7	A18EC	エリア18, 17エンディアン制御	1	ビッグエン ディアン	0	リトルエン ディアン	0	R/W	
		D6	A16EC	エリア16, 15エンディアン制御					0	R/W	
		D5	A14EC	エリア14, 13エンディアン制御					0	R/W	
		D4	A12EC	エリア12, 11エンディアン制御					0	R/W	
		D3	A10EC	エリア10, 9エンディアン制御					0	R/W	
		D2	A8EC	エリア8, 7エンディアン制御					0	R/W	
		D1	A6EC	エリア6エンディアン制御					0	R/W	
		D0	A5EC	エリア5, 4エンディアン制御					0	R/W	
TTBR 下位レジスタ	0048134 (HW)	DF	TTBR15	トラップテーブル					0	R/W	
		DE	TTBR14	ベースアドレス bit[15:10]				0			
		DD	TTBR13				0				
		DC	TTBR12				0				
		DB	TTBR11				0				
		DA	TTBR10				0				
		D9	TTBR09	トラップテーブル	0に固定			0	R	読み出し時: 0 1書き込み禁止	
		D8	TTBR08	ベースアドレス bit[9:0]				0			
		D7	TTBR07				0				
		D6	TTBR06				0				
		D5	TTBR05				0				
		D4	TTBR04				0				
		D3	TTBR03				0				
		D2	TTBR02				0				
		D1	TTBR01				0				
		D0	TTBR00				0				
TTBR 上位レジスタ	0048136 (HW)	DF	TTBR33	トラップテーブル	0に固定			0	R	読み出し時: 0 1書き込み禁止	
		DE	TTBR32	ベースアドレス bit[31:28]				0			
		DD	TTBR31				0				
		DC	TTBR30				0				
		DB	TTBR2B	トラップテーブル				0	R/W		
		DA	TTBR2A	ベースアドレス bit[27:16]				0			
		D9	TTBR29				0				
		D8	TTBR28				0				
		D7	TTBR27				1				
		D6	TTBR26				1				
		D5	TTBR25				0				
		D4	TTBR24				0				
		D3	TTBR23				0				
		D2	TTBR22				0				
		D1	TTBR21				0				
		D0	TTBR20				0				

レジスタ名	アドレス	ビット	名 称	機 能	設 定		Init.	R/W	注 釈		
G/Aリード信号 制御レジスタ	0048138 (HW)	DF	A18AS	エリア18, 17アドレスストローブ	1	生成	0	禁止	0	R/W	
		DE	A16AS	エリア16, 15アドレスストローブ					0	R/W	
		DD	A14AS	エリア14, 13アドレスストローブ					0	R/W	
		DC	A12AS	エリア12, 11アドレスストローブ					0	R/W	
		DB	—	reserved	—				0	—	読み出し時: 0
		DA	A8AS	エリア8, 7アドレスストローブ	1	生成	0	禁止	0	R/W	
		D9	A6AS	エリア6アドレスストローブ					0	R/W	
		D8	A5AS	エリア5, 4アドレスストローブ					0	R/W	
		D7	A18RD	エリア18, 17リード信号	1	生成	0	禁止	0	R/W	
		D6	A16RD	エリア16, 15リード信号					0	R/W	
		D5	A14RD	エリア14, 13リード信号					0	R/W	
		D4	A12RD	エリア12, 11リード信号					0	R/W	
		D3	—	reserved	—				0	—	読み出し時: 0
		D2	A8RD	エリア8, 7リード信号	1	生成	0	禁止	0	R/W	
		D1	A6RD	エリア6リード信号					0	R/W	
		D0	A5RD	エリア5, 4リード信号					0	R/W	
BCLK選択 レジスタ	004813A (B)	D7-4	—	reserved	—				0	—	読み出し時: 0
		D3	A1X1MD	エリア1アクセス速度	1	2サイクル	0	4サイクル	0	R/W	x2スピードモード時
		D2	—	reserved	—				0	—	読み出し時: 0
		D1	BCLKSEL1	BCLK出力クロック選択	BCLKSEL[1:0]		BCLK		0	R/W	
		D0	BCLKSEL0		1	1	PLL_CLK				
					1	0	OSC3_CLK				
					0	1	BCU_CLK				
0	0			CPU_CLK							

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈		
16bitタイマ0 コンペアデータ A設定レジスタ	0048180 (HW)	DF	CR0A15	16bitタイマ0 コンペアデータA CR0A15 = MSB CR0A0 = LSB	0～65535	X	R/W			
		DE	CR0A14			X				
		DD	CR0A13			X				
		DC	CR0A12			X				
		DB	CR0A11			X				
		DA	CR0A10			X				
		D9	CR0A9			X				
		D8	CR0A8			X				
		D7	CR0A7			X				
		D6	CR0A6			X				
		D5	CR0A5			X				
		D4	CR0A4			X				
		D3	CR0A3			X				
		D2	CR0A2			X				
		D1	CR0A1			X				
		D0	CR0A0			X				
16bitタイマ0 コンペアデータ B設定レジスタ	0048182 (HW)	DF	CR0B15	16bitタイマ0 コンペアデータB CR0B15 = MSB CR0B0 = LSB	0～65535	X	R/W			
		DE	CR0B14			X				
		DD	CR0B13			X				
		DC	CR0B12			X				
		DB	CR0B11			X				
		DA	CR0B10			X				
		D9	CR0B9			X				
		D8	CR0B8			X				
		D7	CR0B7			X				
		D6	CR0B6			X				
		D5	CR0B5			X				
		D4	CR0B4			X				
		D3	CR0B3			X				
		D2	CR0B2			X				
		D1	CR0B1			X				
		D0	CR0B0			X				
16bitタイマ0 カウンタデータ レジスタ	0048184 (HW)	DF	TC015	16bitタイマ0 カウンタデータ TC015 = MSB TC00 = LSB	0～65535	X	R			
		DE	TC014			X				
		DD	TC013			X				
		DC	TC012			X				
		DB	TC011			X				
		DA	TC010			X				
		D9	TC09			X				
		D8	TC08			X				
		D7	TC07			X				
		D6	TC06			X				
		D5	TC05			X				
		D4	TC04			X				
		D3	TC03			X				
		D2	TC02			X				
		D1	TC01			X				
		D0	TC00			X				
16bitタイマ0 制御レジスタ	0048186 (B)	D7	—	reserved	—		0	—	読み出し時: 0	
		D6	SELFMO	16bitタイマ0ファインモード選択	1	ファイン	0 通常	0	R/W	
		D5	SELCRB0	16bitタイマ0コンペアバッファ	1	許可	0 禁止	0	R/W	
		D4	OUTINV0	16bitタイマ0出力反転	1	反転	0 通常	0	R/W	
		D3	CKSL0	16bitタイマ0入力クロック選択	1	外部クロック	0 内部クロック	0	R/W	
		D2	PTM0	16bitタイマ0クロック出力制御	1	On	0 Off	0	R/W	
		D1	PRESET0	16bitタイマ0リセット	1	リセット	0 無効	0	W	読み出し時: 0
		D0	PRUN0	16bitタイマ0 Run/Stop制御	1	Run	0 Stop	0	R/W	

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
16bitタイマ1 コンペアデータ A設定レジスタ	0048188 (HW)	DF	CR1A15	16bitタイマ1	0～65535	X	R/W	
		DE	CR1A14	コンペアデータA		X		
		DD	CR1A13	CR1A15 = MSB		X		
		DC	CR1A12	CR1A0 = LSB		X		
		DB	CR1A11			X		
		DA	CR1A10			X		
		D9	CR1A9			X		
		D8	CR1A8			X		
		D7	CR1A7			X		
		D6	CR1A6			X		
		D5	CR1A5			X		
		D4	CR1A4			X		
		D3	CR1A3			X		
		D2	CR1A2			X		
		D1	CR1A1			X		
		D0	CR1A0			X		
16bitタイマ1 コンペアデータ B設定レジスタ	004818A (HW)	DF	CR1B15	16bitタイマ1	0～65535	X	R/W	
		DE	CR1B14	コンペアデータB		X		
		DD	CR1B13	CR1B15 = MSB		X		
		DC	CR1B12	CR1B0 = LSB		X		
		DB	CR1B11			X		
		DA	CR1B10			X		
		D9	CR1B9			X		
		D8	CR1B8			X		
		D7	CR1B7			X		
		D6	CR1B6			X		
		D5	CR1B5			X		
		D4	CR1B4			X		
		D3	CR1B3			X		
		D2	CR1B2			X		
		D1	CR1B1			X		
		D0	CR1B0			X		
16bitタイマ1 カウンタデータ レジスタ	004818C (HW)	DF	TC115	16bitタイマ1	0～65535	X	R	
		DE	TC114	カウンタデータ		X		
		DD	TC113	TC115 = MSB		X		
		DC	TC112	TC10 = LSB		X		
		DB	TC111			X		
		DA	TC110			X		
		D9	TC19			X		
		D8	TC18			X		
		D7	TC17			X		
		D6	TC16			X		
		D5	TC15			X		
		D4	TC14			X		
		D3	TC13			X		
		D2	TC12			X		
		D1	TC11			X		
		D0	TC10			X		
16bitタイマ1 制御レジスタ	004818E (B)	D7	–	reserved	–	0	–	読み出し時: 0
		D6	SELFM1	16bitタイマ1ファインモード選択	1 ファイン 0 通常	0	R/W	
		D5	SELCRB1	16bitタイマ1コンペアバッファ	1 許可 0 禁止	0	R/W	
		D4	OUTINV1	16bitタイマ1出力反転	1 反転 0 通常	0	R/W	
		D3	CKSL1	16bitタイマ1入力クロック選択	1 外部クロック 0 内部クロック	0	R/W	
		D2	PTM1	16bitタイマ1クロック出力制御	1 On 0 Off	0	R/W	
		D1	PRESET1	16bitタイマ1リセット	1 リセット 0 無効	0	W	読み出し時: 0
		D0	PRUN1	16bitタイマ1 Run/Stop制御	1 Run 0 Stop	0	R/W	

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈		
16bitタイマ2 コンペアデータ A設定レジスタ	0048190 (HW)	DF	CR2A15	16bitタイマ2 コンペアデータA CR2A15 = MSB CR2A0 = LSB	0~65535	X	R/W			
		DE	CR2A14			X				
		DD	CR2A13			X				
		DC	CR2A12			X				
		DB	CR2A11			X				
		DA	CR2A10			X				
		D9	CR2A9			X				
		D8	CR2A8			X				
		D7	CR2A7			X				
		D6	CR2A6			X				
		D5	CR2A5			X				
		D4	CR2A4			X				
		D3	CR2A3			X				
		D2	CR2A2			X				
		D1	CR2A1			X				
		D0	CR2A0			X				
16bitタイマ2 コンペアデータ B設定レジスタ	0048192 (HW)	DF	CR2B15	16bitタイマ2 コンペアデータB CR2B15 = MSB CR2B0 = LSB	0~65535	X	R/W			
		DE	CR2B14			X				
		DD	CR2B13			X				
		DC	CR2B12			X				
		DB	CR2B11			X				
		DA	CR2B10			X				
		D9	CR2B9			X				
		D8	CR2B8			X				
		D7	CR2B7			X				
		D6	CR2B6			X				
		D5	CR2B5			X				
		D4	CR2B4			X				
		D3	CR2B3			X				
		D2	CR2B2			X				
		D1	CR2B1			X				
		D0	CR2B0			X				
16bitタイマ2 カウンタデータ レジスタ	0048194 (HW)	DF	TC215	16bitタイマ2 カウンタデータ TC215 = MSB TC20 = LSB	0~65535	X	R			
		DE	TC214			X				
		DD	TC213			X				
		DC	TC212			X				
		DB	TC211			X				
		DA	TC210			X				
		D9	TC29			X				
		D8	TC28			X				
		D7	TC27			X				
		D6	TC26			X				
		D5	TC25			X				
		D4	TC24			X				
		D3	TC23			X				
		D2	TC22			X				
		D1	TC21			X				
		D0	TC20			X				
16bitタイマ2 制御レジスタ	0048196 (B)	D7	—	reserved	—		0	—	読み出し時: 0	
		D6	SELFM2	16bitタイマ2ファインモード選択	1	ファイン	0 通常	0	R/W	
		D5	SELCRB2	16bitタイマ2コンペアバッファ	1	許可	0 禁止	0	R/W	
		D4	OUTINV2	16bitタイマ2出力反転	1	反転	0 通常	0	R/W	
		D3	CKSL2	16bitタイマ2入力クロック選択	1	外部クロック	0 内部クロック	0	R/W	
		D2	PTM2	16bitタイマ2クロック出力制御	1	On	0 Off	0	R/W	
		D1	PRESET2	16bitタイマ2リセット	1	リセット	0 無効	0	W	読み出し時: 0
		D0	PRUN2	16bitタイマ2 Run/Stop制御	1	Run	0 Stop	0	R/W	

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
16bitタイマ3 コンペアデータ A設定レジスタ	0048198 (HW)	DF	CR3A15	16bitタイマ3 コンペアデータA CR3A15 = MSB CR3A0 = LSB	0～65535	X	R/W	
		DE	CR3A14			X		
		DD	CR3A13			X		
		DC	CR3A12			X		
		DB	CR3A11			X		
		DA	CR3A10			X		
		D9	CR3A9			X		
		D8	CR3A8			X		
		D7	CR3A7			X		
		D6	CR3A6			X		
		D5	CR3A5			X		
		D4	CR3A4			X		
		D3	CR3A3			X		
		D2	CR3A2			X		
		D1	CR3A1			X		
		D0	CR3A0			X		
16bitタイマ3 コンペアデータ B設定レジスタ	004819A (HW)	DF	CR3B15	16bitタイマ3 コンペアデータB CR3B15 = MSB CR3B0 = LSB	0～65535	X	R/W	
		DE	CR3B14			X		
		DD	CR3B13			X		
		DC	CR3B12			X		
		DB	CR3B11			X		
		DA	CR3B10			X		
		D9	CR3B9			X		
		D8	CR3B8			X		
		D7	CR3B7			X		
		D6	CR3B6			X		
		D5	CR3B5			X		
		D4	CR3B4			X		
		D3	CR3B3			X		
		D2	CR3B2			X		
		D1	CR3B1			X		
		D0	CR3B0			X		
16bitタイマ3 カウンタデータ レジスタ	004819C (HW)	DF	TC315	16bitタイマ3 カウンタデータ TC315 = MSB TC30 = LSB	0～65535	X	R	
		DE	TC314			X		
		DD	TC313			X		
		DC	TC312			X		
		DB	TC311			X		
		DA	TC310			X		
		D9	TC39			X		
		D8	TC38			X		
		D7	TC37			X		
		D6	TC36			X		
		D5	TC35			X		
		D4	TC34			X		
		D3	TC33			X		
		D2	TC32			X		
		D1	TC31			X		
		D0	TC30			X		
16bitタイマ3 制御レジスタ	004819E (B)	D7	–	reserved	–	0	–	読み出し時: 0
		D6	SELFM3	16bitタイマ3ファインモード選択	1 ファイン 0 通常	0	R/W	
		D5	SELCRB3	16bitタイマ3コンペアバッファ	1 許可 0 禁止	0	R/W	
		D4	OUTINV3	16bitタイマ3出力反転	1 反転 0 通常	0	R/W	
		D3	CKSL3	16bitタイマ3入力クロック選択	1 外部クロック 0 内部クロック	0	R/W	
		D2	PTM3	16bitタイマ3クロック出力制御	1 On 0 Off	0	R/W	
		D1	PRESET3	16bitタイマ3リセット	1 リセット 0 無効	0	W	読み出し時: 0
		D0	PRUN3	16bitタイマ3 Run/Stop制御	1 Run 0 Stop	0	R/W	

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈		
16bitタイマ4 コンペアデータ A設定レジスタ	00481A0 (HW)	DF	CR4A15	16bitタイマ4 コンペアデータA CR4A15 = MSB CR4A0 = LSB	0～65535	X	R/W			
		DE	CR4A14			X				
		DD	CR4A13			X				
		DC	CR4A12			X				
		DB	CR4A11			X				
		DA	CR4A10			X				
		D9	CR4A9			X				
		D8	CR4A8			X				
		D7	CR4A7			X				
		D6	CR4A6			X				
		D5	CR4A5			X				
		D4	CR4A4			X				
		D3	CR4A3			X				
		D2	CR4A2			X				
		D1	CR4A1			X				
		D0	CR4A0			X				
16bitタイマ4 コンペアデータ B設定レジスタ	00481A2 (HW)	DF	CR4B15	16bitタイマ4 コンペアデータB CR4B15 = MSB CR4B0 = LSB	0～65535	X	R/W			
		DE	CR4B14			X				
		DD	CR4B13			X				
		DC	CR4B12			X				
		DB	CR4B11			X				
		DA	CR4B10			X				
		D9	CR4B9			X				
		D8	CR4B8			X				
		D7	CR4B7			X				
		D6	CR4B6			X				
		D5	CR4B5			X				
		D4	CR4B4			X				
		D3	CR4B3			X				
		D2	CR4B2			X				
		D1	CR4B1			X				
		D0	CR4B0			X				
16bitタイマ4 カウンタデータ レジスタ	00481A4 (HW)	DF	TC415	16bitタイマ4 カウンタデータ TC415 = MSB TC40 = LSB	0～65535	X	R			
		DE	TC414			X				
		DD	TC413			X				
		DC	TC412			X				
		DB	TC411			X				
		DA	TC410			X				
		D9	TC49			X				
		D8	TC48			X				
		D7	TC47			X				
		D6	TC46			X				
		D5	TC45			X				
		D4	TC44			X				
		D3	TC43			X				
		D2	TC42			X				
		D1	TC41			X				
		D0	TC40			X				
16bitタイマ4 制御レジスタ	00481A6 (B)	D7	—	reserved	—		0	—	読み出し時: 0	
		D6	SELF4	16bitタイマ4ファインモード選択	1	ファイン	0 通常	0	R/W	
		D5	SELCRB4	16bitタイマ4コンペアバッファ	1	許可	0 禁止	0	R/W	
		D4	OUTINV4	16bitタイマ4出力反転	1	反転	0 通常	0	R/W	
		D3	CKSL4	16bitタイマ4入力クロック選択	1	外部クロック	0 内部クロック	0	R/W	
		D2	PTM4	16bitタイマ4クロック出力制御	1	On	0 Off	0	R/W	
		D1	PRESET4	16bitタイマ4リセット	1	リセット	0 無効	0	W	読み出し時: 0
		D0	PRUN4	16bitタイマ4 Run/Stop制御	1	Run	0 Stop	0	R/W	

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
16bitタイマ5 コンペアデータ A設定レジスタ	00481A8 (HW)	DF	CR5A15	16bitタイマ5	0～65535	X	R/W	
		DE	CR5A14	コンペアデータA		X		
		DD	CR5A13	CR5A15 = MSB		X		
		DC	CR5A12	CR5A0 = LSB		X		
		DB	CR5A11			X		
		DA	CR5A10			X		
		D9	CR5A9			X		
		D8	CR5A8			X		
		D7	CR5A7			X		
		D6	CR5A6			X		
		D5	CR5A5			X		
		D4	CR5A4			X		
		D3	CR5A3			X		
		D2	CR5A2			X		
		D1	CR5A1			X		
		D0	CR5A0			X		
16bitタイマ5 コンペアデータ B設定レジスタ	00481AA (HW)	DF	CR5B15	16bitタイマ5	0～65535	X	R/W	
		DE	CR5B14	コンペアデータB		X		
		DD	CR5B13	CR5B15 = MSB		X		
		DC	CR5B12	CR5B0 = LSB		X		
		DB	CR5B11			X		
		DA	CR5B10			X		
		D9	CR5B9			X		
		D8	CR5B8			X		
		D7	CR5B7			X		
		D6	CR5B6			X		
		D5	CR5B5			X		
		D4	CR5B4			X		
		D3	CR5B3			X		
		D2	CR5B2			X		
		D1	CR5B1			X		
		D0	CR5B0			X		
16bitタイマ5 カウンタデータ レジスタ	00481AC (HW)	DF	TC515	16bitタイマ5	0～65535	X	R	
		DE	TC514	カウンタデータ		X		
		DD	TC513	TC515 = MSB		X		
		DC	TC512	TC50 = LSB		X		
		DB	TC511			X		
		DA	TC510			X		
		D9	TC59			X		
		D8	TC58			X		
		D7	TC57			X		
		D6	TC56			X		
		D5	TC55			X		
		D4	TC54			X		
		D3	TC53			X		
		D2	TC52			X		
		D1	TC51			X		
		D0	TC50			X		
16bitタイマ5 制御レジスタ	00481AE (B)	D7	–	reserved	–	0	–	読み出し時: 0
		D6	SELFM5	16bitタイマ5ファインモード選択	1 ファイン 0 通常	0	R/W	
		D5	SELCRB5	16bitタイマ5コンペアバッファ	1 許可 0 禁止	0	R/W	
		D4	OUTINV5	16bitタイマ5出力反転	1 反転 0 通常	0	R/W	
		D3	CKSL5	16bitタイマ5入力クロック選択	1 外部クロック 0 内部クロック	0	R/W	
		D2	PTM5	16bitタイマ5クロック出力制御	1 On 0 Off	0	R/W	
		D1	PRESET5	16bitタイマ5リセット	1 リセット 0 無効	0	W	読み出し時: 0
		D0	PRUN5	16bitタイマ5 Run/Stop制御	1 Run 0 Stop	0	R/W	

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
IDMA ベースアドレス 下位レジスタ	0048200 (HW)	DF	DBASEL15	IDMA ベースアドレス 下位16ビット (初期値: 0x0C003A0)		0	R/W	
		DE	DBASEL14			0		
		DD	DBASEL13			0		
		DC	DBASEL12			0		
		DB	DBASEL11			0		
		DA	DBASEL10			0		
		D9	DBASEL9			1		
		D8	DBASEL8			1		
		D7	DBASEL7			1		
		D6	DBASEL6			0		
		D5	DBASEL5			1		
		D4	DBASEL4			0		
		D3	DBASEL3			0		
		D2	DBASEL2			0		
		D1	DBASEL1			0		
		D0	DBASEL0			0		
IDMA ベースアドレス 上位レジスタ	0048202 (HW)	DF-C	—	reserved	—	—	—	読み出し時: 不定
		DB	DBASEH11	IDMA ベースアドレス 上位12ビット (初期値: 0x0C003A0)		0	R/W	
		DA	DBASEH10			0		
		D9	DBASEH9			0		
		D8	DBASEH8			0		
		D7	DBASEH7			1		
		D6	DBASEH6			1		
		D5	DBASEH5			0		
		D4	DBASEH4			0		
		D3	DBASEH3			0		
		D2	DBASEH2			0		
		D1	DBASEH1			0		
		D0	DBASEH0			0		
IDMAスタート レジスタ	0048204 (B)	D7	DSTART	IDMAスタート	1 IDMA開始 0 停止	0	R/W	
		D6-0	DCHN	IDMAチャネル番号	0~127	0	R/W	
IDMAイネーブル レジスタ	0048205 (B)	D7-1	—	reserved	—	—	—	
		D0	IDMAEN	IDMAイネーブル	1 転送可 0 転送不可	0	R/W	

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
高速DMA Ch.0 転送カウンタ レジスタ	0048220 (HW)	DF	TC0_L7	Ch.0転送カウンタ[7:0] (ブロック転送モード)		X	R/W	
		DE	TC0_L6			X		
		DD	TC0_L5			X		
		DC	TC0_L4	Ch.0転送カウンタ[15:8] (シングル/連続転送モード)		X		
		DB	TC0_L3			X		
		DA	TC0_L2			X		
		D9	TC0_L1			X		
		D8	TC0_L0			X		
		D7	BLKLEN07	Ch.0ブロック長 (ブロック転送モード)		X	R/W	
		D6	BLKLEN06			X		
		D5	BLKLEN05			X		
		D4	BLKLEN04	Ch.0転送カウンタ[7:0] (シングル/連続転送モード)		X		
		D3	BLKLEN03			X		
		D2	BLKLEN02			X		
		D1	BLKLEN01			X		
		D0	BLKLEN00			X		
高速DMA Ch.0 制御レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048222 (HW)	DF	DUALM0	Ch.0アドレスモード選択	1 デュアル 0 シングル	0	R/W	
		DE	D0DIR	D)無効	—	—	—	
				S) Ch.0転送方向制御	1 メモリWR 0 メモリRD	0	R/W	
		DD-8	—	reserved	—	—	—	読み出し時: 不定
		D7	TC0_H7	Ch.0転送カウンタ[15:8] (ブロック転送モード)		X	R/W	
		D6	TC0_H6			X		
		D5	TC0_H5			X		
		D4	TC0_H4	Ch.0転送カウンタ[23:16] (シングル/連続転送モード)		X		
		D3	TC0_H3			X		
		D2	TC0_H2			X		
高速DMA Ch.0 転送元下位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048224 (HW)	DF	S0ADRL15	D) Ch.0転送元アドレス[15:0] S) Ch.0メモリアドレス[15:0]		X	R/W	
		DE	S0ADRL14			X		
		DD	S0ADRL13			X		
		DC	S0ADRL12			X		
		DB	S0ADRL11			X		
		DA	S0ADRL10			X		
		D9	S0ADRL9			X		
		A8	S0ADRL8			X		
		D7	S0ADRL7			X		
		D6	S0ADRL6			X		
		D5	S0ADRL5			X		
		D4	S0ADRL4			X		
		D3	S0ADRL3			X		
		D2	S0ADRL2			X		
		D1	S0ADRL1			X		
		D0	S0ADRL0			X		
高速DMA Ch.0 転送元上位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048226 (HW)	DF	—	reserved	—	—	—	
		DE	DATSIZE0	Ch.0転送データサイズ	1 ハーフワード 0 バイト	0	R/W	
		DD	S0IN1	D) Ch.0転送元アドレス制御	S0IN[1:0]	Inc/dec	0	R/W
		DC	S0IN0	S) Ch.0メモリアドレス制御	1 1 Inc.(initなし) 1 0 Inc.(init) 0 1 Dec.(initなし) 0 0 固定	0		
		DB	S0ADRH11	D) Ch.0転送元アドレス[27:16] S) Ch.0メモリアドレス[27:16]		X	R/W	
		DA	S0ADRH10			X		
		D9	S0ADRH9			X		
		A8	S0ADRH8			X		
		D7	S0ADRH7			X		
		D6	S0ADRH6			X		
		D5	S0ADRH5			X		
		D4	S0ADRH4			X		
		D3	S0ADRH3			X		
		D2	S0ADRH2			X		
		D1	S0ADRH1			X		
		D0	S0ADRH0			X		

レジスタ名	アドレス	ビット	名 称	機 能	設 定			Init.	R/W	注 釈	
高速DMA Ch.0 転送先下位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048228 (HW)	DF	D0ADRL15	D) Ch.0転送先アドレス[15:0] S) 無効				X	R/W		
		DE	D0ADRL14					X			
		DD	D0ADRL13					X			
		DC	D0ADRL12					X			
		DB	D0ADRL11					X			
		DA	D0ADRL10					X			
		D9	D0ADRL9					X			
		A8	D0ADRL8					X			
		D7	D0ADRL7					X			
		D6	D0ADRL6					X			
		D5	D0ADRL5					X			
		D4	D0ADRL4					X			
		D3	D0ADRL3					X			
		D2	D0ADRL2					X			
		D1	D0ADRL1					X			
		D0	D0ADRL0					X			
		高速DMA Ch.0 転送先上位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	004822A (HW)					DF DE			D0MOD1 D0MOD0
1	1			無効	0						
1	0			ブロック転送							
0	1			連続転送							
0	0			シングル転送							
DD DC	D0IN1 D0IN0			D) Ch.0転送先アドレス制御 S) 無効	D0IN[1:0]		Inc/dec	0	R/W		
					1	1	Inc.(initなし)	0			
					1	0	Inc.(init)				
					0	1	Dec.(initなし)				
					0	0	固定				
DB DA D9 A8 D7 D6 D5 D4 D3 D2 D1 D0	D0ADRH11 D0ADRH10 D0ADRH9 D0ADRH8 D0ADRH7 D0ADRH6 D0ADRH5 D0ADRH4 D0ADRH3 D0ADRH2 D0ADRH1 D0ADRH0			D) Ch.0転送先アドレス[27:16] S) 無効				X	R/W		
								X			
								X			
								X			
								X			
								X			
								X			
		X									
		X									
		X									
		X									
		X									
高速DMA Ch.0 イネーブル レジスタ	004822C (HW)	DF-1	—	reserved	—			—	—	読み出し時: 不定	
D0		HS0_EN	Ch.0イネーブル	1	許可	0	禁止	0	R/W		
高速DMA Ch.0 トリガフラグ レジスタ	004822E (HW)	DF-1	—	reserved	—			—	—	読み出し時: 不定	
		D0	HS0_TF	Ch.0トリガフラグクリア(WR) Ch.0トリガフラグステータス(RD)	1	クリア	0	無効	0	R/W	
					1	セット	0	クリア			

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
高速DMA Ch.1 転送カウンタ レジスタ	0048230 (HW)	DF	TC1_L7	Ch.1転送カウンタ[7:0] (ブロック転送モード)		X	R/W	
		DE	TC1_L6			X		
		DD	TC1_L5			X		
		DC	TC1_L4	Ch.1転送カウンタ[15:8] (シングル/連続転送モード)		X		
		DB	TC1_L3			X		
		DA	TC1_L2			X		
		D9	TC1_L1			X		
		D8	TC1_L0			X		
		D7	BLKLEN17	Ch.1ブロック長 (ブロック転送モード)		X	R/W	
		D6	BLKLEN16			X		
		D5	BLKLEN15			X		
		D4	BLKLEN14	Ch.1転送カウンタ[7:0] (シングル/連続転送モード)		X		
		D3	BLKLEN13			X		
		D2	BLKLEN12			X		
		D1	BLKLEN11			X		
		D0	BLKLEN10			X		
高速DMA Ch.1 制御レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048232 (HW)	DF	DUALM1	Ch.1アドレスモード選択	1 デュアル 0 シングル	0	R/W	
		DE	D1DIR	D) 無効	—	—	—	
				S) Ch.1転送方向制御	1 メモリWR 0 メモリRD	0	R/W	
		DD-8	—	reserved	—	—	—	読み出し時: 不定
		D7	TC1_H7	Ch.1転送カウンタ[15:8] (ブロック転送モード)		X	R/W	
		D6	TC1_H6			X		
		D5	TC1_H5			X		
		D4	TC1_H4	Ch.1転送カウンタ[23:16] (シングル/連続転送モード)		X		
		D3	TC1_H3			X		
		D2	TC1_H2			X		
高速DMA Ch.1 転送元下位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048234 (HW)	DF	S1ADRL15	D) Ch.1転送元アドレス[15:0] S) Ch.1メモリアドレス[15:0]		X	R/W	
		DE	S1ADRL14			X		
		DD	S1ADRL13			X		
		DC	S1ADRL12			X		
		DB	S1ADRL11			X		
		DA	S1ADRL10			X		
		D9	S1ADRL9			X		
		A8	S1ADRL8			X		
		D7	S1ADRL7			X		
		D6	S1ADRL6			X		
		D5	S1ADRL5			X		
		D4	S1ADRL4			X		
		D3	S1ADRL3			X		
		D2	S1ADRL2			X		
		D1	S1ADRL1			X		
		D0	S1ADRL0			X		
高速DMA Ch.1 転送元上位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048236 (HW)	DF	—	reserved	—	—	—	
		DE	DATSIZE1	Ch.1転送データサイズ	1 ハーフワード 0 バイト	0	R/W	
		DD	S1IN1	D) Ch.1転送元アドレス制御	S1IN[1:0]	Inc/dec	0	R/W
		DC	S1IN0	S) Ch.1メモリアドレス制御	1 1 Inc.(initなし) 1 0 Inc.(init) 0 1 Dec.(initなし) 0 0 固定	0		
		DB	S1ADRH11	D) Ch.1転送元アドレス[27:16] S) Ch.1メモリアドレス[27:16]		X	R/W	
		DA	S1ADRH10			X		
		D9	S1ADRH9			X		
		A8	S1ADRH8			X		
		D7	S1ADRH7			X		
		D6	S1ADRH6			X		
		D5	S1ADRH5			X		
		D4	S1ADRH4			X		
		D3	S1ADRH3			X		
		D2	S1ADRH2			X		
		D1	S1ADRH1			X		
		D0	S1ADRH0			X		

レジスタ名	アドレス	ビット	名 称	機 能	設 定			Init.	R/W	注 釈		
高速DMA Ch.1 転送先下位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048238 (HW)	DF	D1ADRL15	D) Ch.1転送先アドレス[15:0] S) 無効				X	R/W			
		DE	D1ADRL14					X				
		DD	D1ADRL13					X				
		DC	D1ADRL12					X				
		DB	D1ADRL11					X				
		DA	D1ADRL10					X				
		D9	D1ADRL9					X				
		A8	D1ADRL8					X				
		D7	D1ADRL7					X				
		D6	D1ADRL6					X				
		D5	D1ADRL5					X				
		D4	D1ADRL4					X				
		D3	D1ADRL3					X				
		D2	D1ADRL2					X				
		D1	D1ADRL1					X				
		D0	D1ADRL0					X				
		高速DMA Ch.1 転送先上位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	004823A (HW)					DF			D1MOD1	Ch.1転送モード
DE	D1MOD0			1	1	無効		0				
				1	0	ブロック転送		R/W				
				0	1	連続転送						
				0	0	シングル転送						
DD	D1IN1			D) Ch.1転送先アドレス制御 S) 無効	D1IN[1:0]		Inc/dec		0	R/W		
DC	D1IN0				1	1	Inc.(initなし)		0			
					1	0	Inc.(init)					
					0	1	Dec.(initなし)					
					0	0	固定					
DB	D1ADRH11			D) Ch.1転送先アドレス[27:16] S) 無効				X	R/W			
DA	D1ADRH10							X				
D9	D1ADRH9							X				
A8	D1ADRH8							X				
D7	D1ADRH7							X				
D6	D1ADRH6							X				
D5	D1ADRH5							X				
D4	D1ADRH4	X										
D3	D1ADRH3	X										
D2	D1ADRH2	X										
D1	D1ADRH1	X										
D0	D1ADRH0	X										
高速DMA Ch.1 イネーブル レジスタ	004823C (HW)	DF-1	—	reserved	—			—	—	読み出し時: 不定		
		D0	HS1_EN	Ch.1イネーブル	1	許可	0	禁止	0	R/W		
高速DMA Ch.1 トリガフラグ レジスタ	004823E (HW)	DF-1	—	reserved	—			—	—	読み出し時: 不定		
		D0	HS1_TF	Ch.1トリガフラグクリア(WR)	1	クリア	0	無効	0	R/W		
				Ch.1トリガフラグステータス(RD)	1	セット	0	クリア				

レジスタ名	アドレス	ビット	名 称	機 能	設 定	Init.	R/W	注 釈
高速DMA Ch.2 転送カウンタ レジスタ	0048240 (HW)	DF	TC2_L7	Ch.2転送カウンタ[7:0] (ブロック転送モード)		X	R/W	
		DE	TC2_L6			X		
		DD	TC2_L5			X		
		DC	TC2_L4	Ch.2転送カウンタ[15:8] (シングル/連続転送モード)		X		
		DB	TC2_L3			X		
		DA	TC2_L2			X		
		D9	TC2_L1			X		
		D8	TC2_L0			X		
		D7	BLKLEN27	Ch.2ブロック長 (ブロック転送モード)		X	R/W	
		D6	BLKLEN26			X		
		D5	BLKLEN25			X		
		D4	BLKLEN24	Ch.2転送カウンタ[7:0] (シングル/連続転送モード)		X		
		D3	BLKLEN23			X		
		D2	BLKLEN22			X		
		D1	BLKLEN21			X		
		D0	BLKLEN20			X		
高速DMA Ch.2 制御レジスタ	0048242 (HW)	DF	DUALM2	Ch.2アドレスモード選択	1 デュアル 0 シングル	0	R/W	
		DE	D2DIR	D)無効	—	—		
				S) Ch.2転送方向制御	1 メモリWR 0 メモリRD	0	R/W	
		DD-8	—	reserved	—	—	—	読み出し時: 不定
		D7	TC2_H7	Ch.2転送カウンタ[15:8] (ブロック転送モード)		X	R/W	
		D6	TC2_H6			X		
		D5	TC2_H5			X		
		D4	TC2_H4	Ch.2転送カウンタ[23:16] (シングル/連続転送モード)		X		
		D3	TC2_H3			X		
		D2	TC2_H2			X		
高速DMA Ch.2 転送元下位 アドレス設定 レジスタ	0048244 (HW)	DF	S2ADRL15	D) Ch.2転送元アドレス[15:0] S) Ch.2メモリアドレス[15:0]		X	R/W	
		DE	S2ADRL14			X		
		DD	S2ADRL13			X		
		DC	S2ADRL12			X		
		DB	S2ADRL11			X		
		DA	S2ADRL10			X		
		D9	S2ADRL9			X		
		A8	S2ADRL8			X		
		D7	S2ADRL7			X		
		D6	S2ADRL6			X		
		D5	S2ADRL5			X		
		D4	S2ADRL4			X		
		D3	S2ADRL3			X		
		D2	S2ADRL2			X		
		D1	S2ADRL1			X		
		D0	S2ADRL0			X		
高速DMA Ch.2 転送元上位 アドレス設定 レジスタ	0048246 (HW)	DF	—	reserved	—	—	—	
		DE	DATSIZE2	Ch.2転送データサイズ	1 ハーフワード 0 バイト	0	R/W	
		DD	S2IN1	D) Ch.2転送元アドレス制御	S2IN[1:0]	Inc/dec	0	R/W
		DC	S2IN0	S) Ch.2メモリアドレス制御	1 1 Inc.(initなし) 1 0 Inc.(init) 0 1 Dec.(initなし) 0 0 固定	0		
		DB	S2ADRH11	D) Ch.2転送元アドレス[27:16] S) Ch.2メモリアドレス[27:16]		X	R/W	
		DA	S2ADRH10			X		
		D9	S2ADRH9			X		
		A8	S2ADRH8			X		
		D7	S2ADRH7			X		
		D6	S2ADRH6			X		
		D5	S2ADRH5			X		
		D4	S2ADRH4			X		
		D3	S2ADRH3			X		
		D2	S2ADRH2			X		
		D1	S2ADRH1			X		
		D0	S2ADRH0			X		

レジスタ名	アドレス	ビット	名 称	機 能	設 定			Init.	R/W	注 釈									
高速DMA Ch.2 転送先下位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048248 (HW)	DF	D2ADRL15	D) Ch.2転送先アドレス[15:0] S) 無効				X	R/W										
		DE	D2ADRL14					X											
		DD	D2ADRL13					X											
		DC	D2ADRL12					X											
		DB	D2ADRL11					X											
		DA	D2ADRL10					X											
		D9	D2ADRL9					X											
		A8	D2ADRL8					X											
		D7	D2ADRL7					X											
		D6	D2ADRL6					X											
		D5	D2ADRL5					X											
		D4	D2ADRL4					X											
		D3	D2ADRL3					X											
		D2	D2ADRL2					X											
		D1	D2ADRL1					X											
		D0	D2ADRL0					X											
		高速DMA Ch.2 転送先上位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	004824A (HW)					DF			D2MOD1	Ch.2転送モード	D2MOD[1:0]		モード		0	R/W	
								DE			D2MOD0		1	1	無効		0		
													1	0	ブロック転送				
													0	1	連続転送				
0	0			シングル転送															
DD	D2IN1			D) Ch.2転送先アドレス制御 S) 無効	D2IN[1:0]		Inc/dec		0	R/W									
DC	D2IN0				1	1	Inc.(initなし)		0										
					1	0	Inc.(init)												
					0	1	Dec.(initなし)												
					0	0	固定												
DB	D2ADRH11			D) Ch.2転送先アドレス[27:16] S) 無効				X	R/W										
DA	D2ADRH10							X											
D9	D2ADRH9							X											
A8	D2ADRH8							X											
D7	D2ADRH7							X											
D6	D2ADRH6							X											
D5	D2ADRH5							X											
D4	D2ADRH4							X											
D3	D2ADRH3							X											
D2	D2ADRH2							X											
D1	D2ADRH1	X																	
D0	D2ADRH0	X																	
高速DMA Ch.2 イネーブル レジスタ	004824C (HW)	DF-1	—	reserved	—			—	—	読み出し時: 不定									
		D0	HS2_EN	Ch.2イネーブル	1	許可	0	禁止	0	R/W									
高速DMA Ch.2 トリガフラグ レジスタ	004824E (HW)	DF-1	—	reserved	—			—	—	読み出し時: 不定									
		D0	HS2_TF	Ch.2トリガフラグクリア(WR)	1	クリア	0	無効	0	R/W									
				Ch.2トリガフラグステータス(RD)	1	セット	0	クリア											

レジスタ名	アドレス	ビット	名 称	機 能	設 定			Init.	R/W	注 釈	
高速DMA Ch.3 転送カウンタ レジスタ	0048250 (HW)	DF	TC3_L7	Ch.3転送カウンタ[7:0] (ブロック転送モード) Ch.3転送カウンタ[15:8] (シングル/連続転送モード)				X	R/W		
		DE	TC3_L6					X			
		DD	TC3_L5					X			
		DC	TC3_L4					X			
		DB	TC3_L3					X			
		DA	TC3_L2					X			
		D9	TC3_L1					X			
		D8	TC3_L0					X			
		D7	BLKLEN37	Ch.3ブロック長 (ブロック転送モード) Ch.3転送カウンタ[7:0] (シングル/連続転送モード)				X	R/W		
		D6	BLKLEN36					X			
		D5	BLKLEN35					X			
		D4	BLKLEN34					X			
		D3	BLKLEN33					X			
		D2	BLKLEN32					X			
		D1	BLKLEN31					X			
		D0	BLKLEN30					X			
高速DMA Ch.3 制御レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048252 (HW)	DF	DUALM3	Ch.3アドレスモード選択	1	デュアル	0	シングル	0	R/W	
		DE	D3DIR	D)無効	-			-	-		
				S) Ch.3転送方向制御	1	メモリWR	0	メモリRD	0	R/W	
		DD-8	-	reserved	-			-	-	-	読み出し時: 不定
		D7	TC3_H7	Ch.3転送カウンタ[15:8] (ブロック転送モード) Ch.3転送カウンタ[23:16] (シングル/連続転送モード)					X	R/W	
		D6	TC3_H6						X		
		D5	TC3_H5						X		
		D4	TC3_H4						X		
		D3	TC3_H3						X		
		D2	TC3_H2						X		
D1	TC3_H1						X				
D0	TC3_H0						X				
高速DMA Ch.3 転送元下位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048254 (HW)	DF	S3ADRL15	D) Ch.3転送元アドレス[15:0] S) Ch.3メモリアドレス[15:0]					X	R/W	
		DE	S3ADRL14						X		
		DD	S3ADRL13						X		
		DC	S3ADRL12						X		
		DB	S3ADRL11						X		
		DA	S3ADRL10						X		
		D9	S3ADRL9						X		
		A8	S3ADRL8						X		
		D7	S3ADRL7						X		
		D6	S3ADRL6						X		
		D5	S3ADRL5						X		
		D4	S3ADRL4						X		
		D3	S3ADRL3						X		
		D2	S3ADRL2						X		
		D1	S3ADRL1						X		
		D0	S3ADRL0						X		
高速DMA Ch.3 転送元上位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048256 (HW)	DF	-	reserved	-			-	-		
		DE	DATSIZE3	Ch.3転送データサイズ	1	ハーフワード	0	バイト	0	R/W	
		DD	S3IN1	D) Ch.3転送元アドレス制御 S) Ch.3メモリアドレス制御	S3IN[1:0]		Inc/dec		0	R/W	
		DC	S3IN0		1	1	Inc.(initなし)		0		
					1	0	Inc.(init)				
					0	1	Dec.(initなし)				
					0	0	固定				
		DB	S3ADRH11	D) Ch.3転送元アドレス[27:16] S) Ch.3メモリアドレス[27:16]					X	R/W	
		DA	S3ADRH10						X		
		D9	S3ADRH9						X		
		A8	S3ADRH8						X		
		D7	S3ADRH7						X		
		D6	S3ADRH6						X		
		D5	S3ADRH5						X		
		D4	S3ADRH4						X		
		D3	S3ADRH3						X		
D2	S3ADRH2						X				
D1	S3ADRH1					X					
D0	S3ADRH0					X					

レジスタ名	アドレス	ビット	名 称	機 能	設 定			Init.	R/W	注 釈									
高速DMA Ch.3 転送先下位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	0048258 (HW)	DF	D3ADRL15	D) Ch.3転送先アドレス[15:0] S) 無効				X	R/W										
		DE	D3ADRL14					X											
		DD	D3ADRL13					X											
		DC	D3ADRL12					X											
		DB	D3ADRL11					X											
		DA	D3ADRL10					X											
		D9	D3ADRL9					X											
		A8	D3ADRL8					X											
		D7	D3ADRL7					X											
		D6	D3ADRL6					X											
		D5	D3ADRL5					X											
		D4	D3ADRL4					X											
		D3	D3ADRL3					X											
		D2	D3ADRL2					X											
		D1	D3ADRL1					X											
		D0	D3ADRL0					X											
		高速DMA Ch.3 転送先上位 アドレス設定 レジスタ 注: D) デュアルアド レスモード S) シングルアド レスモード	004825A (HW)					DF			D3MOD1	Ch.3転送モード	D3MOD[1:0]		モード		0	R/W	
								DE			D3MOD0		1	1	無効		0		
													1	0	ブロック転送				
													0	1	連続転送				
0	0			シングル転送															
DD	D3IN1			D) Ch.3転送先アドレス制御 S) 無効	D3IN[1:0]		Inc/dec		0	R/W									
DC	D3IN0				1	1	Inc.(initなし)		0										
					1	0	Inc.(init)												
					0	1	Dec.(initなし)												
					0	0	固定												
DB	D3ADRH11			D) Ch.3転送先アドレス[27:16] S) 無効				X	R/W										
DA	D3ADRH10							X											
D9	D3ADRH9							X											
A8	D3ADRH8							X											
D7	D3ADRH7							X											
D6	D3ADRH6							X											
D5	D3ADRH5							X											
D4	D3ADRH4							X											
D3	D3ADRH3							X											
D2	D3ADRH2							X											
D1	D3ADRH1	X																	
D0	D3ADRH0	X																	
高速DMA Ch.3 イネーブル レジスタ	004825C (HW)	DF-1	—	reserved	—			—	—	読み出し時: 不定									
		D0	HS3_EN	Ch.3イネーブル	1	許可	0	禁止	0	R/W									
高速DMA Ch.3 トリガフラグ レジスタ	004825E (HW)	DF-1	—	reserved	—			—	—	読み出し時: 不定									
		D0	HS3_TF	Ch.3トリガフラグクリア(WR)	1	クリア	0	無効	0	R/W									
				Ch.3トリガフラグステータス(RD)	1	セット	0	クリア											

このページはブランクです。

SID13705 Block LCD Controller

Hardware Functional Specification

1 はじめに

1.1 適用

本書は、S1C33L01 に内蔵されている LCD コントローラ (SID13705, VRAM40KB) のハードウェア機能仕様書です。タイミング図、AC および DC 特性、レジスタの説明および省電力化の制御方法などが記載されています。本書は、ビデオ制御系とソフトウェア開発者の方を対象としています。

1.2 概要

本 LCD コントローラ (SID13705 ブロック) は、カラー/モノクロの両方に対応する LCD グラフィックコントローラで 40K バイト SRAM 表示バッファを内蔵しています。SID13705 ブロックの高集積により低コスト、省電力が実現されており、オフィスオートメーションのようなエンベディト市場、またはモバイル通信やハンドヘルド PC のような小型バッテリー寿命が要求されるシステム構築には最適のデバイスです。

また、ハードウェアポートレート表示モード、仮想表示モード、スプライト表示モード等の多機能がありますので、あらゆるアプリケーションに対応することができます。

2 特長

2.1 表示メモリ

- 40K バイトの表示メモリ SRAM を内蔵

2.2 C33 コア CPU インタフェース

- レジスタは C332L01 のメモリマップ上のアドレス 0x039FFE0 から 0x039FFFF にマッピング
- 全 40K バイトの表示メモリは、C332L01 のメモリマップ上のアドレス 0x0380000 から 0x0389FFF にマッピング
- シングルレベル CPU ライトバッファ

2.3 表示サポート

- 4/8 ビットデータ幅モノクロ LCD パネル
- 4/8 ビットデータ幅カラー LCD パネル
- シングル駆動パッシブ表示、シングルパネル
- デュアル駆動パッシブ表示、デュアルパネル
- アクティブマトリックス TFT/D-TFD パネル
- EL パネル (レジスタレベル)
- 解像度の例
 - 1 bpp のカラー深度で 640 × 480
 - 2 bpp のカラー深度で 640 × 240
 - 4 bpp のカラー深度で 320 × 240
 - 8bpp のカラー深度で 240 × 160

2.4 表示モード

- ハードウェアポートレートモード: ポートレートモード表示では、表示画面を90°ハードウェア回転
- 1/2/4 ビット/ピクセルモードでの 2/4/16 レベルグレースケール階調表示
- 1/2/4/8 ビット/ピクセルモードでの 2/4/16/256 レベルカラー表示
- FRM によりモノクロパッシブ LCD パネルで最大 16 階調のグレースケール表示が可能: 256 × 4 ルックアップテーブルで、1/2/4 ビット/ピクセルをマップして使用
- カラーパッシブとアクティブマトリックス LCD パネル上の 4096 色: 3 つの 256 × 4 ルックアップテーブルで 1/2/4/8 ビット/ピクセルモードをそれらの色にマップして使用
- 全てのランドスケープパネルモードのスプライト表示モードでは、2 つの異なる画面を同時に表示可能
- 仮想表示モード (パンニング等のために実際のパネルサイズ以上の表示が使用可能)

2.5 クロック

- 最大入力クロック 25MHz
- クロック (CLK) - 入力クロック (CLKI) 比を 1:1 または 1:2 に設定可能
CLK = CLKI
or
CLK = CLKI/2
- クロック (CLK) 入力でピクセルクロック (PCLK) とメモリクロック (MCLK) の両クロックを生成

2.6 その他

- ハードウェア / ソフトウェアビデオインバートモード
- ソフトウェアパワーセーブモード
- ハードウェアパワーセーブモード
- LCD パネルパワーダウンシーケンス
- 5 種類の汎用入出力端子が使用可能
 - GPIO0 はハードウェアパワーセーブモードが選択されていない場合に有効
 - GPIO [4:1] は、TFT/D-TFD またはハードウェアビデオインバート用の上位 LCD データ端子 (FPDATA [11:8]) が使用されていない場合に有効

3 内部ブロック図




図3-1 内部ブロック図およびデータバス

3.1 ブロック機能

ホストインタフェース

ホストインタフェースブロックは、ホストである C33 コア CPU と内部レジスタや表示メモリとのインタフェースをするブロックです。

メモリコントローラ

メモリコントローラブロックは、CPU アクセスと表示データアクセスの調停をするブロックです。また表示メモリ (SRAM フレームバッファ) を制御するタイミング信号の生成を行います。

シーケンスコントローラ

シーケンスコントローラブロックは、メモリコントローラブロックからルックアップテーブルブロックおよび LCD インタフェースブロックを介して表示データを制御するブロックです。また表示データのリフレッシュアクセスのためのメモリアドレスの生成を行います。

ルックアップテーブル

ルックアップテーブルブロックは、3 ブロックの 256×4 で構成されています。カラーでは、これら 3 ブロックが、モノクロでは緑のルックアップテーブルだけが使用されます。

LCD インタフェース

LCD インタフェースブロックは、パッシブ LCD パネル用の階調発生回路 (FRM) を起動させます。また、種々の LCD や TFT/D-TFD パネルに対する正確なデータフォーマットおよびタイミング制御信号を生成します。

パワーセーブ

パワーセーブブロックは、パワーセーブモードに関する回路を制御するブロックです。

4 端子

4.1 端子説明

Key:

- I = 入力
- O = 出力
- IO = 双方向 (入力 / 出力)
- C = CMOS レベル入力
- CS = CMOSレベルシュミット入力
- COx = CMOS 出力ドライバ (x は 1=3/-1.5mA, 2=6/-3mA, 3=12/-6mA のドライブ能力を示します)
- TSx = 3 ステート CMOS出力ドライバ (xは 1=3/-1.5mA, 2=6/-3mA, 3=12/-6mA のドライブ能力を示します)
- TSxD = プルダウン抵抗付き 3 ステート CMOS 出力ドライバ (平均抵抗値は 5V で 120K Ω 、3.3V で 200K Ω 、x は 1=3/-1.5mA, 2=6/-3mA, 3=12/-6mA のドライブ能力を示します)
- CNx = CMOS 低ノイズ出力ドライバ (x は 1=3/-1.5mA, 2=6/-3mA, 3=12/-6mA のドライブ能力を示します)

LCDインタフェース端子

表4-1 LCD インタフェース端子説明

端子名称	入出力 タイプ	端子No.	セル タイプ	リセット時 の状態	端子説明
FPDAT[7:0]	O	98, 99, 100, 102, 103, 104, 105, 107	CN3	0	パネルデータビット[7:0]出力
FPDAT[10:8]	O, IO	93, 94, 96	CN3	Input	以下のマルチ機能端子 • TFT/D-TFDパネルデータビット[10:8]出力 • GPIO[3:1]入出力 使用しない端子は、V _{DDE2} に接続してください。 詳細は“表4-5 LCDインタフェースピンマッピング”(C-1-8ページ)を参照ください。
FPDAT11	O, IO	92	CN3	Input	以下のマルチ機能端子 • TFT/D-TFDパネルデータビット11出力 • GPIO4入出力 • 表示データインバース入力 使用しない場合は、V _{DDE2} に接続してください。 詳細は“表4-5 LCDインタフェースピンマッピング”(C-1-8ページ)を参照ください。
FPFRAME	O	109	CN3	0	フレームパルス信号出力
FPLINE	O	108	CN3	0	ラインパルス信号出力
FPSHIFT	O	97	CN3	0	シフトクロック出力
LCDPWR	O	112	CO1	0	LCDパワーコントロール出力
DRDY	O	110	CN3	0	以下のマルチ機能端子 • TFT/D-TFD表示データイネーブル(DRDY)出力 • LCD液晶交流化信号(MOD)出力 • シフトクロック2(FPSHIFT2)出力 詳細は“表4-5 LCDインタフェースピンマッピング”(C-1-8ページ)を参照ください。

クロック端子

表4-2 クロック入力端子説明

端子名称	入出力 タイプ	端子No.	セル タイプ	端子説明
CLKI	I	161	C	外部クロック入力

その他 端子

表4-3 その他インタフェースピン説明

端子名称	入出力 タイプ	端子 No.	セル タイプ	リセット 時の状態	端子説明	
CKSEL[2:0]	I	157, 158, 159	C	ハード ウェア 設定	LCD コントローラクロックの設定用コンフィグレーション端子 詳細は“表4-4 コンフィグレーション初期設定” (C-1-7ページ) を参 照ください。 ハイまたはローの設定は、直接 V _{DDE1} またはV _{SS} に接続してくださ い。 クロック源選択	
					CKSEL2 CKSEL1 CKSEL0	クロック源
					1 1 1	reserved
					1 1 0	SID13705 ブロックディセーブル
					1 0 1	CLKI端子から入力する外部クロック
					1 0 0	OSC3発振クロック×1/4
					0 1 1	OSC3発振クロック×1/3
					0 1 0	OSC3発振クロック×1/2
					0 0 1	OSC3発振クロック
0 0 0	PLL出力クロック					
CNF3	I	156	C	ハード ウェア 設定	アクセス形式 (エンディアン) の設定用コンフィグレーション端子 詳細は“表4-4 コンフィグレーション初期設定” (C-1-7ページ) を参 照ください。 ハイまたはローの設定は、直接 V _{DDE1} またはV _{SS} に接続してくださ い。 アクセス形式 (エンディアン)選択 1: ビッグエンディアン, 0: リトルエンディアン	
GPIO0	IO, I	91	CS/ TS1	Input	以下のマルチ機能端子 REG[03H] ビット参照 GPIO入出力 ハードウェアパワーセーブモード入力	

4.2 コンフィグレーション初期設定

表4-4 コンフィグレーション初期設定

初期設定端子	パワーオンまたはリセット時の状態設定			
	1		0	
CNF3	ビッグエンディアン		リトルエンディアン	
CKSEL[2:0]	クロック源選択			
	CKSEL2	CKSEL1	CKSEL0	クロック源
	1	1	1	reserved
	1	1	0	SID13705 ブロックディセーブル
	1	0	1	CLKI端子から入力する外部クロック
	1	0	0	OSC3発振クロック×1/4
	0	1	1	OSC3発振クロック×1/3
	0	1	0	OSC3発振クロック×1/2
	0	0	1	OSC3発振クロック
	0	0	0	PLL出力クロック

4.3 LCDインタフェースピンマッピング

表4-5 LCDインタフェースピンマッピング

SID13705 ブロック 端子名	モノクロパッシブSTNパネル			カラーパッシブSTNパネル				カラー TFT/D-TFD	
	4-bit シングル	8-bit シングル	8-bit デュアル	4-bit シングル	8-bit シングル Format 1	8-bit シングル Format 2	8-bit デュアル	9-bit	12-bit
FPFRAME	FPFRAME								
FPLINE	FPLINE								
FPSHIFT	FPSHIFT								
DRDY	MOD	MOD	MOD	MOD	FPSHIFT2	MOD	MOD	DRDY	
FPDAT0	driven 0	D0	LD0	driven 0	D0	D0	LD0	R2	R3
FPDAT1	driven 0	D1	LD1	driven 0	D1	D1	LD1	R1	R2
FPDAT2	driven 0	D2	LD2	driven 0	D2	D2	LD2	R0	R1
FPDAT3	driven 0	D3	LD3	driven 0	D3	D3	LD3	G2	G3
FPDAT4	D0	D4	UD0	D0	D4	D4	UD0	G1	G2
FPDAT5	D1	D5	UD1	D1	D5	D5	UD1	G0	G1
FPDAT6	D2	D6	UD2	D2	D6	D6	UD2	B2	B3
FPDAT7	D3	D7	UD3	D3	D7	D7	UD3	B1	B2
FPDAT8	GPIO1	GPIO1	GPIO1	GPIO1	GPIO1	GPIO1	GPIO1	B0	B1
FPDAT9	GPIO2	GPIO2	GPIO2	GPIO2	GPIO2	GPIO2	GPIO2	GPIO2	R0
FPDAT10	GPIO3	GPIO3	GPIO3	GPIO3	GPIO3	GPIO3	GPIO3	GPIO3	G0
FPDAT11	GPIO4/ ハード ウェア ビデオ インバース	GPIO4/ ハード ウェア ビデオ インバース	GPIO4/ ハード ウェア ビデオ インバース	GPIO4/ ハード ウェア ビデオ インバース	GPIO4/ ハード ウェア ビデオ インバース	GPIO4/ ハード ウェア ビデオ インバース	GPIO4/ ハード ウェア ビデオ インバース	GPIO4	B0

注1: 使用しない GPIO 端子は V_{DDE2} に接続してください。

注2: FPDAT11 端子のハードウェアインバースビデオモードでは、REG[02h] bit1 で設定されます。

5 レジスタ

5.1 レジスタマッピング

SID13705 ブロックのレジスタは、C332L01 のメモリマップ上のアドレス 0x039FFE0から0x039FFF までの32バイトに割り当てられています。

5.2 レジスタ説明

特別のレジスタを除いて、全てのレジスタは電源投入後のリセット解除時には0にセットされます。リセット解除後に正しく動作させるための値を各レジスタに設定してください。

レジスタの各ビット項目に“n/a”と印されている時は、そのビットを“0”にプログラムで設定してください。

REG[00h] レビジョンコードレジスタ							
Address = 0x039FFE0							Read Only.
プロダクトコード ビット5	プロダクトコード ビット4	プロダクトコード ビット3	プロダクトコード ビット2	プロダクトコード ビット1	プロダクトコード ビット0	レビジョンコード ビット1	レビジョンコード ビット0

ビット 7-2 プロダクトコード

読み出し専用のプロダクトコードを示すレジスタビットです。
本プロダクトコードは、“001001”です。

ビット 1-0 レビジョンコード

読み出し専用のレビジョンコードを示すレジスタビットです。
本レビジョンコードは、“01”です。

REG[01h] モードレジスタ 0							
Address = 0x039FFE1							Read/Write.
TFT/STN	デュアル/ シングル	カラー/ モノクロ	FPLINE 極性	FPFRAME 極性	マスク FPSHIFT	データ幅 Bit 1	データ幅 Bit 0

ビット 7 TFT/STN

表示するパネルタイプ - STN または TFT/D-TFD を選択するレジスタビットです。
0 : STN パネル
1 : TFT または D-TFD パネル

TFT/D-TFD パネルモードが選択されるとデュアル/シングル (REG[01h] ビット6) とカラー/モノクロ (REG[01h] ビット5) は選択できません。パネル選択の詳細に関して、“表5-1”を参照してください。

ビット 6 デュアル/シングル

このレジスタビットで、STN パネルの駆動タイプを選択します。
0 : シングル LCD パネル駆動
1 : デュアル LCD パネル駆動
パネル選択の詳細に関して、“表5-1”を参照してください。

ビット 5 カラー/モノクローム

このレジスタビットで、STN パネルのモノクロ/カラーを選択します。
0 : モノクロ LCD パネル
1 : カラー LCD パネル
パネル選択の詳細に関して、“表5-1”を参照してください。

ビット 4 FPLINE 極性

このレジスタビットで、TFT/D-TFD モードでの (パッシブパネルモードでは影響しません) FPLINE 信号の極性を設定します。

- 0: FPLINE アクティブロー
1: FPLINE アクティブハイ

ビット 3 FPFAME 極性

このレジスタビットで TFT/D-TFD モードでの FPFRAME 信号の極性を設定します。

- 0:FPFRAME アクティブロー
1:FPFRAME アクティブハイ

ビット 2 マスク FPSHIFT

FPSHIFT は、帰線期間中に下記の2つの場合に適合するかどうかでマスクされます。

1. カラーパッシブパネルが選択されている (REG[01h] ビット5 = 1)
2. このビット (REG[01h] ビット2) = 1

ビット 1-0 データ幅ビット [1:0]

これらのビットで、表示するパネルのデータフォーマットを選択します。パネル選択の詳細に関して、“表5-1”を参照してください。

表5-1 パネルデータフォーマット

TFT/STN REG[01h] ビット 7	カラー/ モノクローム REG[01h] ビット 5	デュアル/ シングル REG[01h] ビット 6	データ幅 ビット 1 REG[01h] ビット 1	データ幅 ビット 0 REG[01h] ビット 0	サポートするパネル/フォーマット
0	0	0	0	0	モノクロシングル4 ビットパッシブ LCD
			1	1	モノクロシングル8 ビットパッシブ LCD
		1	0	0	リザーブ
			1	1	リザーブ
		1	0	0	リザーブ
			1	1	リザーブ
	1	0	0	0	モノクロデュアル8 ビットパッシブ LCD
			1	0	リザーブ
			1	1	リザーブ
			0	0	カラーシングル4 ビットパッシブ LCD
		1	0	1	カラーシングル8 ビットパッシブ LCDフォーマット1
			1	0	リザーブ
			1	1	カラーシングル8 ビットパッシブ LCDフォーマット2
			0	0	リザーブ
1	0	1	カラーデュアル8 ビットパッシブ LCD		
	1	0	リザーブ		
	1	1	リザーブ		
1	X (don't care)			0	9 ビットTFT/D-TFDパネル
				1	12 ビットTFT/D-TFDパネル

REG[02h] モードレジスタ 1

Address = 0x039FFE2

Read/Write.

ビット/ ピクセル ビット1	ビット/ ピクセル ビット0	ハイ パフォーマンス	入力クロック 分周 (CLKI/2)	表示ブランク	フレーム くりかえし	ハードウェア ビデオ インバート イネーブル	ソフトウェア ビデオ インバート

ビット 7-6 ビット/ピクセル ビット [1:0]

これらのビットでカラーまたはグレースケール深度 (表示モード) を選択します。

表5-2 表示モード

カラー/ モノクロ REG[01h] ビット 6	ビット/ ピクセル ビット 1 REG[02h] ビット 7	ビット/ ピクセル ビット 0 REG[02h] ビット 6	表示モード	
0	0	0	2 グレースケール	1 ビット/ピクセル
		1	4 グレースケール	2 ビット/ピクセル
	1	0	16 グレースケール	4 ビット/ピクセル
		1	リザーブ	
1	0	0	2 カラー	1 ビット/ピクセル
		1	4 カラー	2 ビット/ピクセル
	1	0	16 カラー	4 ビット/ピクセル
		1	256 カラー	8 ビット/ピクセル

ビット 5

ハイパフォーマンス (ランドスケープモードのみ)

このビットが“0”に設定されている時、内部メモリクロック (MCLK) がピクセルクロック (PCLK) を分周します。その分周比は、ビット / ピクセルモードによって異なります。下の表を参照してください。

表5-3 MCLK/PCLKハイパフォーマンスモード

ハイパフォーマンス	BPP ビット 1	BPP ビット 0	表示モード	
0	0	0	MCLK = PCLK/8	1 ビット/ピクセル
		1	MCLK = PCLK/4	2 ビット/ピクセル
	1	0	MCLK = PCLK/2	4 ビット/ピクセル
		1	MCLK = PCLK	8 ビット/ピクセル
1	X	X	MCLK = PCLK	

このビットが“1”に設定されていると、全てのビット / ピクセルモードで周波数が“MCLK = PCLK”となります。これは、1/2/4 ビット / ピクセルモードで高速に表示データを書き換えることができますが、消費電力も大きくなります。全画面データ書き換え直前にこのビットを“1”に設定し、データ更新後に“0”に設定すれば消費電力の節約になります。このビット設定は、ポートレートモードには無関係です。ポートレートモードのクロック選択については、

“REG[1Bh] ポートレートモードレジスタ” (C-1-19 ページ) を参照してください。

ビット 4

入力クロック分周

このビットに“0”を設定すると動作クロック (CLK) は入力クロック (CLKI) と同じになります。“1”を設定すると CLK は 1/2 に分周されます。CLK = CLKI/2

ランドスケープモードでは、“PCLK = CLK”と“MCLK”の関係は“表5-3”で示したように選択されます。

ポートレートモードでは、“表5-8 ポートレートモードでのPCLK/MCLK” (C-1-20ページ) に示したように CLK によって“MCLK = PCLK”が得られます。

ビット 3

表示ブランク

このレジスタビットで、表示のブランクを設定します。このビットを“1”に設定すると、表示はブランクになります。(パネルの FPDAT ラインは、ロー駆動されます。) また、“0”に設定すると、表示が可能になります。

ビット 2

フレームくりかえし (EL support)

このレジスタビットで、EL パネルでの FRM 階調パターン方式を設定します。このビットに“1”を設定すると、内部フレームカウンタによって、階調パターンが“0”から“3FFFFh”まで実行します。フレームカウンタが一巡してまた戻ってくると、また階調パターンが繰り返されます (フレームレートが 72Hz である場合、1 時間毎)。このビットに“0”を設定すると、階調パターンは繰り返しません。

ビット 1

ハードウェアビデオインバースイネーブル

パッシブパネルモード (REG[01h] ビット7=0) で、FPDAT11 は、GPIO4 またはハードウェアビデオインバートのどちらかを可能にします。このビットが“1”の時、ハードウェアビデオインバートは FPDAT11 が入力端子となります。このビットが“0”の時、FPDAT11 は、GPIO4 の入出力を行います。“表5-4”を参照してください。

注:ビデオデータは、ルックアップテーブル後にインバートします。

ビット 0

ソフトウェアビデオインバース

このビットが“1”に設定されるとインバースビデオモードが選択されます。また、このビットが“0”に設定されると、スタンダードビデオモードが選択されます。“表5-4”を参照してください。

注:ビデオデータは、ルックアップテーブル後にインバートします。

表5-4 表示データインバート

ハードウェアビデオ インバースイネーブル	ソフトウェアビデオ インバース	FPDAT11 (STN/パネルのみ)	表示データ
0	0	X	ノーマル
0	1	X	インバース
1	X	0	ノーマル
1	X	1	インバース

REG[03h] モードレジスタ 2

Address = 0x039FFE3

Read/Write

n/a	n/a	n/a	n/a	LCDPWR Override	ハードウェア パワーセーブ イネーブル	ソフトウェア パワーセーブ ビット1	ソフトウェア パワーセーブ ビット0

ビット 3

LCDPWR Override

このビットが“1”の時、LCD パワーシーケンスに関係なく、LCDPWR を強制的にインアクティブにします。通常パワーセーブビットをイネーブルにしてから LCD コントロール信号がインアクティブになるまで 127 フレーム必要ですが、最高 1 ラインまで削減することが可能です。

また、このビットが“0”に設定されると LCDPWR 信号は、SID13705 ブロック内のパワーシーケンスロジックで制御されます。

ビット 2

ハードウェアパワーセーブイネーブル

このビットに“1”が設定されると、GPIO0 はハードウェアパワーセーブ入力端子として使用されます。また、このビットに“0”が設定されると GPIO0 は、ノーマル状態に動作します。

表5-5 ハードウェアパワーセーブ/GPIO0 動作

RESET# ステート	ハードウェア パワーセーブ イネーブル REG[03h] ビット 2	GPIO0 設定 REG[18h] ビット 0	GPIO0 ステータス /制御 REG[19h] ビット 0	GPIO0端子機能
0	X	X	X	
1	0	0	ピンステータス リード	GPIO0 入力 (Hi-Z)
1	0	1	0	GPIO0 出力 = 0
1	0	1	1	GPIO0 出力 = 1
1	1	X	X	ハードウェア パワーセーブ 入力 (アクティブハイ)

ビット 1-0

ソフトウェアパワーセーブビット [1: 0]

“表5-6”に示すように、これらのレジスタビットによってソフトウェアによるパワーセーブモードを選択します。

表5-6 ソフトウェアパワーセーブモード

パワーセーブ ビット 1	パワーセーブ ビット 0	モード
0	0	ソフトウェアパワーセーブモード
0	1	リザーブ
1	0	リザーブ
1	1	ノーマル動作モード

パワーセーブモードについての詳細は、“10 パワーセーブモード” (C-1-34 ページ) を参照してください。

REG[04h] 水平方向パネルサイズレジスタ							
Address = 0x039FFE4							Read/Write
n/a	水平方向 パネルサイズ ビット 6	水平方向 パネルサイズ ビット 5	水平方向 パネルサイズ ビット 4	水平方向 パネルサイズ ビット 3	水平方向 パネルサイズ ビット 2	水平方向 パネルサイズ ビット 1	水平方向 パネルサイズ ビット 0

ビット 6-0 水平方向パネルサイズビット [6:0]

このレジスタビットは、パネルの水平解像度を設定するのに使用します。レジスタには、下記の計算式によって得た値をプログラムに設定します。

$$\text{水平パネルサイズビットレジスタ} = \frac{\text{水平パネル解像度(ピクセル)}}{8} - 1$$

注:本レジスタビットによる設定値は、最低“03h”以上にしてください。

REG[05h] 垂直方向パネルサイズレジスタ (LSB)							
Address = 0x039FFE5							Read/Write
垂直方向 パネルサイズ ビット 7	垂直方向 パネルサイズ ビット 6	垂直方向 パネルサイズ ビット 5	垂直方向 パネルサイズ ビット 4	垂直方向 パネルサイズ ビット 3	垂直方向 パネルサイズ ビット 2	垂直方向 パネルサイズ ビット 1	垂直方向 パネルサイズ ビット 0

REG[06h] 垂直方向パネルサイズレジスタ (MSB)							
Address = 0x039FFE6							Read/Write
n/a	n/a	n/a	n/a	n/a	n/a	垂直方向 パネルサイズ ビット 9	垂直方向 パネルサイズ ビット 8

REG[05h] ビット 7-0 垂直方向パネルサイズビット [9:0]

REG[06h] ビット 1-0 垂直方向のパネルサイズを設定するレジスタビットです。

垂直方向の表示期間となり、10 ビットで垂直方向の解像度を次式のように (ライン数 - 1) で設定します。

$$\text{垂直パネル解像度 (ライン)} = \text{垂直パネルサイズ解像度 (ライン数)} - 1$$

本レジスタビットによる設定値のMaxは、3FFh すなわち 1024 ラインとなります。

REG[07h] FPLINE スタートポジションレジスタ							
Address = 0x039FFE7							Read/Write
n/a	n/a	n/a	FPLINE スタート ポジション ビット 4	FPLINE スタート ポジション ビット 3	FPLINE スタート ポジション ビット 2	FPLINE スタート ポジション ビット 1	FPLINE スタート ポジション ビット 0

ビット 4-0 FPLINE スタートポジション

TFT/D-TFD パネルモードでの FPLINE 信号の位置を設定するレジスタビットです。水平方向非表示期間の開始から FPLINE 信号の先頭エッジまでの遅延の設定となります。8 ピクセル単位で、以下のように FPLINE 信号の位置が設定されます。

$$\text{FPLINE ポジション(ピクセル数)} = (\text{REG}[07h] + 2) \times 8$$

本レジスタの設定では以下の関係を満足するようにしてください。

$$\text{REG}[07h] \leq \text{REG}[08h]$$

REG[08h] 水平方向非表示期間レジスタ							
Address = 0x039FFE8							
							Read/Write
n/a	n/a	n/a	水平方向 非表示期間 ビット4	水平方向 非表示期間 ビット3	水平方向 非表示期間 ビット2	水平方向 非表示期間 ビット1	水平方向 非表示期間 ビット0

ビット 4-0 **水平方向非表示期間**
水平方向の非表示期間 (帰線期間) を設定するレジスタビットです。
バイト単位での設定となり、実際の水平帰線期間は本レジスタの設定値から以下のように
なります。

水平非表示期間 (ピクセル数) = (REG[08h] + 4) × 8

REG[09h] FPFRAMEスタートポジションレジスタ							
Address = 0x039FFE9							
							Read/Write
n/a	n/a	FPFRAME スタート ポジション ビット5	FPFRAME スタート ポジション ビット4	FPFRAME スタート ポジション ビット3	FPFRAME スタート ポジション ビット2	FPFRAME スタート ポジション ビット1	FPFRAME スタート ポジション ビット0

ビット 5-0 **FPFRAME スタートポジション**
このレジスタビットは、TFT/D-TFD モードで FPFRAME 信号の位置を設定するために使用
します。これらのビットには、表示データ (FPDAT) の最後の線と FPFRAME の先頭エッジ
間のライン数で指定します。このレジスタは、TFT/D-TFD モードでのみ有効です (REG[01h]
ビット7 = 1)。このレジスタには下記のようにプログラムで設定します。

FPFRAME ポジション (ライン数) = REG[09h]

レジスタに設定する値は、“1” 以上でかつ垂直方向非表示期間以下となります。

1 ≤ REG[09h] ≤ REG[0Ah]

REG[0Ah] 垂直方向非表示期間レジスタ							
Address = 0x039FFEA							
							Read/Write
垂直方向 非表示 ステータス	n/a	垂直方向 非表示期間 ビット5	垂直方向 非表示期間 ビット4	垂直方向 非表示期間 ビット3	垂直方向 非表示期間 ビット2	垂直方向 非表示期間 ビット1	垂直方向 非表示期間 ビット0

ビット 7 **垂直方向非表示ステータス**
このビットに “1” が設定されていると垂直方向非表示期間 (帰線期間) となります。

ビット 5-0 **垂直方向非表示期間**
垂直方向の非表示期間 (帰線期間) を設定するレジスタビットです。
本レジスタビットによる垂直帰線期間は以下のようにライン数で設定します。

垂直方向非表示期間 (ライン数) = REG[0Ah] ビット[5:0]

注: 本レジスタの設定は電源投入後の初期設定時のみに実施して、その後は変更はしない
でください。

REG[0Bh] MOD周期レジスタ							
Address = 0x039FFEB							Read/Write
n/a	n/a	MODレート ビット5	MODレート ビット4	MODレート ビット3	MODレート ビット2	MODレート ビット1	MODレート ビット0

ビット 5-0 MODレートビット [5:0]

このレジスタの値が“0”に設定されると、MOD 出力信号は FPFRAME 毎にトグルします。“0”でない値では、その値は、このレジスタアドレス+1 に MOD 出力信号のトグル間の FPLINE 数を指定します。このレジスタビットは、パッシブ LCD パネルが選択されている場合にのみ有効です。

REG[0Ch] 第一画面スタートアドレスレジスタ (LSB)							
Address = 0x039FFEC							Read/Write
画面1 スタート アドレス ビット7	画面1 スタート アドレス ビット6	画面1 スタート アドレス ビット5	画面1 スタート アドレス ビット4	画面1 スタート アドレス ビット3	画面1 スタート アドレス ビット2	画面1 スタート アドレス ビット1	画面1 スタート アドレス ビット0

REG[0Dh] 第一画面スタートアドレスレジスタ (MSB)							
Address = 0x039FFED							Read/Write
画面1 スタート アドレス ビット15	画面1 スタート アドレス ビット14	画面1 スタート アドレス ビット13	画面1 スタート アドレス ビット12	画面1 スタート アドレス ビット11	画面1 スタート アドレス ビット10	画面1 スタート アドレス ビット9	画面1 スタート アドレス ビット8

REG[0Dh] ビット 7-0 画面1スタートアドレスビット [15:0]

REG[0Ch] ビット 7-0 第一画面のスタートアドレスを設定するレジスタビットです。
ランドスケープ表示モードの場合にはワード単位でのアドレス設定となります。
ポートレート表示モードではバイト単位でのアドレス設定となります。

注: ポートレートモードでは、ビット16 が REG[10h] に設定されている必要があります。

REG[0Eh] 第二画面スタートアドレスレジスタ (LSB)							
Address = 0x039FFEE							Read/Write
画面2 スタート アドレス ビット7	画面2 スタート アドレス ビット6	画面2 スタート アドレス ビット5	画面2 スタート アドレス ビット4	画面2 スタート アドレス ビット3	画面2 スタート アドレス ビット2	画面2 スタート アドレス ビット1	画面2 スタート アドレス ビット0

REG[0Fh] 第二画面スタートアドレスレジスタ (MSB)							
Address = 0x039FFF							Read/Write
画面2 スタート アドレス ビット15	画面2 スタート アドレス ビット14	画面2 スタート アドレス ビット13	画面2 スタート アドレス ビット12	画面2 スタート アドレス ビット11	画面2 スタート アドレス ビット10	画面2 スタート アドレス ビット9	画面2 スタート アドレス ビット8

REG[0Fh] ビット 7-0 画面2スタートアドレスビット [15:0]

REG[0Eh] ビット 7-0 このビットでは、ランドスケープモードの画面2のスタートアドレスをワード単位で設定します。ここでは、ポートレートモードの設定はできません。

REG[10h] Screen Start Address Overflow Register							Read/Write
Address = 0x039FFF0							
n/a	n/a	n/a	n/a	n/a	n/a	n/a	画面1 スタート アドレス ビット 16

ビット 0 画面1 スタートアドレスビット16

このビットでポートレートモードの画面 1 スタートアドレスを設定します。ここでは、ランドスケープモードの設定はできません。

REG[11h] メモリアドレスオフセットレジスタ								Read/Write
Address = 0x039FFF1								
メモリ アドレス オフセット ビット7	メモリ アドレス オフセット ビット6	メモリ アドレス オフセット ビット5	メモリ アドレス オフセット ビット4	メモリ アドレス オフセット ビット3	メモリ アドレス オフセット ビット2	メモリ アドレス オフセット ビット1	メモリ アドレス オフセット ビット0	

ビット 7-0 メモリアドレスオフセットビット [7:0] (ランドスケープモードのみ)

仮想表示をする場合のメモリ領域を設定するレジスタビットです。
仮想表示とは、実際の表示画面より大きな仮想の表示エリアをメモリ上に展開して任意のエリアを表示エリアとする表示方法です。ワード単位でラインの最終アドレスと次のラインの先頭アドレスのオフセットで設定します。つまり本レジスタが“0”以外であれば仮想表示を実行することになります。本レジスタを含めた各種表示設定レジスタと実際の表示画面との関係については、“図5-1 表示画面とレジスタ設定値の関係”(C-1-17ページ)を参照ください。

本レジスタビットはノーマル横長ランドスケープ表示モードが選択されている場合にのみ有効であり、ポートレート表示モードが選択されている場合には無効となります。“REG[1Ch] ラインバイトカウントレジスタ (ポートレートモード)”(C-1-20 ページ)を参照してください。

REG[12h] 第一画面垂直方向サイズレジスタ (LSB)								Read/Write
Address = 0x039FFF2								
画面1 垂直サイズ ビット7	画面1 垂直サイズ ビット6	画面1 垂直サイズ ビット5	画面1 垂直サイズ ビット4	画面1 垂直サイズ ビット3	画面1 垂直サイズ ビット2	画面1 垂直サイズ ビット1	画面1 垂直サイズ ビット0	

REG[13h] 第一画面垂直方向サイズレジスタ (MSB)								Read/Write
Address = 0x039FFF3								
n/a	n/a	n/a	n/a	n/a	n/a	画面1 垂直サイズ ビット9	画面1 垂直サイズ ビット8	

REG[13h] ビット 1-0 画面1垂直サイズビット [9:0]

REG[12h] ビット 7-0 第一画面の垂直方向の表示ライン数を設定するレジスタビットです。

ランドスケープ表示モードでは、REG[06h] および REG[05h] の垂直方向パネルサイズレジスタでの表示ライン数より小さい値が第一画面のライン数となり、それより大きい値が第二画面のライン数となります。“図5-1 表示画面とレジスタ設定値の関係”(C-1-17ページ)を参照してください。

ポートレート表示モードでは、REG[06h] および REG[05h]の垂直方向パネルサイズレジスタでの表示ライン数と同じまたはそれ以上の値を設定してください。“9 ポートレートモード”(C-1-29ページ)を参照してください。




図5-1 表示画面とレジスタ設定値の関係

これは、REG[13h], REG[12] = 0CEh で 320 × 240 を表示している場合の例です。
 上画面の 207 ライン (206 + 1 = CEh + 1) が第一画面に相当し第一画面スタートアドレスレジスタで指定された画像が、また残りの 33 ラインが第二画面に第二画面スタートアドレスで指定された画像が表示されます。

REG[15h] ルックアップテーブルアドレスレジスタ

Address = 0x039FFF5

Read/Write

LUTアドレス ビット 7	LUTアドレス ビット 6	LUTアドレス ビット 5	LUTアドレス ビット 4	LUTアドレス ビット 3	LUTアドレス ビット 2	LUTアドレス ビット 1	LUTアドレス ビット 0

ビット 7-0 LUT アドレスビット[7:0]

これらの 8 ビットは、ルックアップテーブル (LUT) 中にポインタを制御します。SID13705 ブロックには、赤、緑、青の 3 つの 256 × 4 ビットの LUT があります。詳細は、“8 ルックアップテーブルアーキテクチャ” (C-1-23 ページ) を参照してください。

このレジスタでは、どの LUT エントリが LUT データレジスタ (REG[17h]) からのリード/ライトのアクセスが可能なのかを選択します。LUT アドレスレジスタ値を自動的に書き込むためには、赤の LUT にポインタを設定します。そして、LUT データレジスタに自動的にアクセスするためにそのポインタをインクリメントします。

たとえば、“03h” の値を LUT アドレスレジスタに書き込んで、R[3] へのポインタを設定します。LUT データレジスタへの次ぎのアクセスは、R[3] にアクセスし、そのポインタは G[3] へ移動します。LUT データレジスタへ連続してアクセスするには、そのポインタが B[3], R[4], G[4], B[4], R[5]..... と移動していきます。

注: RGB データは、青データが書き込まれた後の LUT に入ります。つまり、全 3 色は LUT が更新される前に書き込まれなければなりません。

REG[17h] ルックアップテーブルデータレジスタ

Address = 0x039FFF7

Read/Write

LUT データ ビット 3	LUT データ ビット 2	LUT データ ビット 1	LUT データ ビット 0	n/a	n/a	n/a	n/a

ビット 7-4 LUT データビット [3:0]

ルックアップテーブルへのリード/ライトするデータを入力するレジスタビットです。このレジスタビットでリード / ライトできるデータは、ルックアップアドレスレジスタ (REG[15h]) で制御されているポインタのエントリにアクセスします。

ルックアップテーブルレジスタに自動的にアクセスするには、そのポインタをインクリメントします。

注: RGB データは、青データが書き込まれた後の LUT に入ります。つまり、全 3色は LUT が更新される前に書き込まれなければなりません。

REG[18h] GPIO設定レジスタ

Address = 0x039FFF8

Read/Write

n/a	n/a	n/a	GPIO4端子 IO設定	GPIO3端子 IO設定	GPIO2端子 IO設定	GPIO1端子 IO設定	GPIO0端子 IO設定

ビット 4-0 GPIO[4:0] 端子 I/O 設定

GPIO[4:0] 端子の入力および出力の方向を設定するレジスタビットです。

GPIO_n 端子の I/O 設定ビットが “0” であれば、その対応する GPIO_n 端子は入力として設定されます。その入力値は、GPIO_n ステータス/コントロールレジスタビットで読み出されます。“REG[19h] GPIOステータス/コントロールレジスタ”(C-1-18ページ) を参照してください。

GPIO_n 端子の I/O 設定ビットが “1” であれば、その対応する GPIO_n 端子は出力として設定されます。その出力値は、GPIO_n ステータス/コントロールレジスタビット値を書き込むことによって制御されます。

注: GPIO_n 端子が特別な機能が設定 (つまり、TFT/D-TFD 動作の FPDAT[11:8] 設定に関して) されている時でも、これらのビットに影響はありません。

REG[19h] GPIOステータス/コントロールレジスタ

Address = 0x039FFF9

Read/Write

n/a	n/a	n/a	GPIO4端子 IOステータス	GPIO3端子 IOステータス	GPIO2端子 IOステータス	GPIO1端子 IOステータス	GPIO0端子 IOステータス

ビット 4-0 GPIO[4:0] ステータス

GPIO_n 端子が入力として設定されていれば、その対応する GPIO ステータスビットは、端子入力を読み出すために使用されます。前述の “REG[18h] GPIO 設定レジスタ” を参照してください。

GPIO_n 端子が出力として設定されていれば、その対応する GPIO ステータスビットは、端子出力を制御するために使用されます。

REG[1Ah] スクラッチパッドレジスタ							Read/Write
Address = 0x039FFFA							
スクラッチ ビット7	スクラッチ ビット6	スクラッチ ビット5	スクラッチ ビット4	スクラッチ ビット3	スクラッチ ビット2	スクラッチ ビット1	スクラッチ ビット0

ビット 7-0 スクラッチパッドレジスタ

汎用的にリード/ライトが可能なレジスタビットです。

本レジスタビットによるハードウェアへの影響は一切ありません。ソフトウェア作成上での必要に応じて本レジスタビットを使用してください。

REG[1Bh] ポートレートモードレジスタ							Read/Write
Address = 0x039FFFB							
ポートレート モード イネーブル	ポートレート モード選択	n/a	n/a	n/a	リザーブ	ポートレート モード ピクセル クロック選択 ビット1	ポートレート モード ピクセル クロック選択 ビット0

ビット 7 ポートレートモードイネーブル

縦長ポートレート表示モードを選択するレジスタビットです。

0: ノーマル横長ランドスケープ表示モード

1: 縦長ポートレート表示モード

ビット 6 ポートレートモード選択

このビットが“0”に設定されていれば、デフォルトポートレートモードが選択されます。また、“1”であれば、オルタネートポートレートモードが選択されます。詳細は“9 ポートレートモード”(C-1-29ページ)を参照ください。

REG[1Bh] ビット 7 の設定と合わせて表示モードは次のようになります。

表5-7 ポートレートモードの選択

ポートレート モード イネーブル (REG[1Bh] ビット 7)	ポートレート モード選択 (REG[1Bh] ビット 6)	モード
0	X	ノーマル横長ランドスケープ表示モード
1	0	デフォルトポートレート表示モード
1	1	オルタネートポートレート表示モード

ビット 2 リザーブ
リザーブビットは、“0” に設定します。

ビット 1-0 ポートレートモードピクセルクロック選択ビット [1:0]
これら 2 ビットで、ポートレートモードでピクセルクロック (PCLK) を選択します。これらのビットはランドスケープモードには関係しません。“表 5-8”では、ポートレートモードでの PCLK と MCLK の関係を示しています。詳細は、“9 ポートレートモード” (C-1-29 ページ) を参照ください。

表 5-8 ポートレートモードでの PCLK/MCLK

ポートレートモード イネーブル (REG[1Bh] ビット 7)	ポートレートモード 選択 (REG[1Bh] ビット 6)	ピクセルクロック (PCLK) 選択 (REG[1Bh] ビット [1:0])		PCLK =	MCLK =
		ビット 1	ビット 0		
0	X	X	X	CLK	Reg[02h] ビット 5 参照
1	0	0	0	CLK	CLK
1	0	0	1	CLK/2	CLK/2
1	0	1	0	CLK/4	CLK/4
1	0	1	1	CLK/8	CLK/8
1	1	0	0	CLK/2	CLK
1	1	0	1	CLK/2	CLK
1	1	1	0	CLK/4	CLK/2
1	1	1	1	CLK/8	CLK/4

CLK は CLKI (REG[02h] ビット 4 = 0) または CLKI/2 (REG[02h] ビット 4 = 1)

REG[1Ch] ラインバイトカウントレジスタ (ポートレートモード)							Read/Write
Address = 0x039FFFC							
ラインバイト カウント ビット 7	ラインバイト カウント ビット 6	ラインバイト カウント ビット 5	ラインバイト カウント ビット 4	ラインバイト カウント ビット 3	ラインバイト カウント ビット 2	ラインバイト カウント ビット 1	ラインバイト カウント ビット 0

ビット 7-0 ラインバイトカウンタビット [7:0]
ポートレートモードでの仮想イメージラインバイトカウンタを設定するレジスタです。あるラインの最初から連続する次のライン (通常、プログラマには“ストライド”と呼ばれています) の最初までをバイトで示します。
本レジスタは、ポートレートモードで仮想画像を作成するために使用されます。
このレジスタが“0”に設定されている場合、“ストライド”は、256 バイトになります。この値は、240 × 320 の 8 bpp デフォルトポートレートモードで使用されます。
ラインバイトカウンタレジスタが“n”である場合、1 ≤ n ≤ FFh であるとして“ストライド” = n バイトになります。

REG[1Eh] - REG[1Fh] (Address = 0x039FFFE - 0x039FFFF)

REG[1Eh] および REG[1Fh] は SID13705 ブロックの出荷時の検査専用のレジスタです。通常動作時には何も設定しないでください。何らかの値を設定した場合には正常動作しないばかりか SID13705 ブロックまたは接続された LCD パネル等にダメージを与える可能性があります。

6 フレームレートの計算

表示系のクロックであるピクセルクロック PCLK からはフレームレートが以下の計算式から導き出されます。

TFT/D-TFD およびパッシブシングル STN パネルモード

$$\text{フレームレート} = \frac{f_{\text{PCLK}}}{(\text{HDP} + \text{HNDP}) \times (\text{VDP} + \text{VNDP})}$$

f_{PCLK} = PCLK 周波数 (Hz)

HDP = 水平方向表示期間 = ((REG[04h] bits 6-0) + 1) × 8 ピクセル

HNDP = 水平方向帰線期間 = ((REG[08h] bits 4-0) + 4) × 8 ピクセル

VDP = 垂直方向表示期間 = ((REG[06h] bits 1-0, REG[05h] bits 7-0) + 1) ライン

VNDP = 垂直方向帰線期間 = (REG[0Ah] bits 5-0) ライン

パッシブデュアル STN パネルモード

$$\text{フレームレート} = \frac{f_{\text{PCLK}}}{2 \times (\text{HDP} + \text{HNDP}) \times \left(\frac{\text{VDP}}{2} + \text{VNDP} \right)}$$

f_{PCLK} = PCLK 周波数 (Hz)

HDP = 水平方向表示期間 = ((REG[04h] bits 6-0) + 1) × 8 ピクセル

HNDP = 水平方向帰線期間 = ((REG[08h] bits 4-0) + 4) × 8 ピクセル

VDP = 垂直方向表示期間 = ((REG[06h] bits 1-0, REG[05h] bits 7-0) + 1) ライン

VNDP = 垂直方向帰線期間 = (REG[0Ah] bits 5-0) ライン

8 ルックアップテーブルアーキテクチャ

各モードの図は、表示データの出力経路のみを示しています。

注: ビデオデータインバートが可能であれば、ビデオデータはルックアップテーブル後にインバートされます。

8.1 グレースケール表示モード

緑のルックアップテーブル (LUT) は、あらゆるグレースケールモードで使用されます。

1ビット/ピクセルグレースケールモード




図8-1 ルックアップテーブルの構造 (1ビット/ピクセル - 2階調グレースケールモード)

2ビット/ピクセルグレースケールモード




図8-2 ルックアップテーブルの構造 (2ビット/ピクセル - 4階調グレースケールモード)

4ビット/ピクセルグレースケールモード




図8-3 ルックアップテーブルの構造 (4ビット/ピクセル - 16階調グレースケールモード)

8.2 カラー表示モード

1ビット/ピクセルカラーモード




図8-4 ルックアップテーブルの構造 (1ビット/ピクセル - 2色モード)

2ビット/ピクセルカラーモード




図8-5 ルックアップテーブルの構造 (2ビット/ピクセル - 4色モード)

4ビット/ピクセルカラーモード




図8-6 ルックアップテーブルの構造 (4ビット/ピクセル - 16色モード)

8ビット/ピクセルカラーモード




図8-7 ルックアップテーブルの構造 (8ビット/ピクセル - 256色モード)

9 ポートレートモード

LCD パネルを用いたシステムでは、通常の横長置き表示の他に画像を 90° 回転した縦長置きポートレートサイズでの表示が求められる場合があります。これを実現するためには縦横の表示変換が必要となります。この縦横変換をソフトウェアで処理する場合がありますが、システム全体の表示パフォーマンスの低下といったデメリットが多くなります。

SID13705 ブロックは、このような CPU に負荷をかけることなく縦横表示変換を実現するハードウェアポートレートモードをサポートしています。SID13705 ブロックがサポートするポートレートモードには、デフォルトポートレートモードとオルタネートポートレートモードの 2 種類があります。

9.1 デフォルトポートレートモード

デフォルトポートレートモードでは、回転した画像の幅は、2 の階乗でなければなりません。すなわち、240 ラインのパネルは、256 の最低仮想画像幅を必要とします。このモードは、必要な仮想画像が集積した画像バッファ (仮想画像サイズ ≤ 40K バイト) 内であれば、常に使用することができます。

たとえばパネルサイズが 320 × 240 で表示の場合、仮想イメージサイズは 320 × 256 となります。このモードでは常に仮想イメージを使用しその含めた画像データの総和が SID13705 ブロックの内蔵する表示メモリ 40KB 内に収まることが絶対条件となります。

またデフォルトポートレートモードではメモリクロック (MCLK) とピクセルクロック (PCLK) の関係が以下であることが必要です。

デフォルトポートレートモード: メモリクロック (MCLK) ≥ ピクセルクロック (PCLK)

320 × 240 の画像をどのように 240 × 320 に変換させて表示するかを図で示します。システム側からは A-B-C-D のイメージで画像データを書き込み、そのデータを SID13705 ブロックは B-D-A-C のイメージで表示させます。




図9-1 SID13705 ブロックデフォルトモードでのスクリーンイメージとリフレッシュされたイメージの関係

デフォルトポートレートモードの設定方法

デフォルトポートレートモードで240×320×2bppの表示を実施する場合には以下のように設定してください。

- デフォルトポートレートモードの設定

0 : REG[1Bh] bit 7 = 1, bit 6 = 0

- 表示のスタートアドレスとなる“B”のポイントを、第一画面スタートアドレスレジスタでアドレス値としてまたは次のようなオフセット値として設定

$$\begin{aligned} \text{REG}[10\text{Eh}], \text{REG}[0\text{Dh}], \text{REG}[0\text{Ch}] &= \text{Address Of Pixel B} \\ &= (\text{Address Of Pixel A} + \text{Byte Offset}) \\ &= \text{Address Of Pixel A} + \left(\frac{240\text{pixels} \times 2\text{bpp}}{8\text{bpb}} \right) - 1 \\ &= \text{Address Of Pixel A} + 3\text{Bh} \end{aligned}$$

bpp : ビット / ピクセル、bpb : ビット / バイト

- デフォルトポートレートモードで必要な仮想イメージ幅をラインバイトカウンタレジスタで設定

$$\text{REG}[1\text{Ch}] = \frac{256}{(8\text{bpb}) \div (2\text{bpp})} = \frac{256}{4} = 64 = 40\text{h}$$

bpp : ビット / ピクセル、bpb : ビット / バイト

- パンニングは第一画面スタートアドレスレジスタを変更することで実施可能
- 水平方向はバイト単位でのパンニング (2bpp モードで 4 ピクセル)
- 垂直方向は2ライン単位でのパンニング (上記例では、2 ライン単位でパンニングすると 80h 加算)

注: デフォルトポートレートモードでは垂直方向の1ライン毎のパンニングはサポートしていません。

9.2 オルタネートポートレートモード

デフォルトポートレートモードで仮想イメージが内蔵する 40KB の表示メモリを超える場合にはもうひとつのオルタネートポートレートモードを使用できます。オルタネートポートレートモードでは仮想イメージを必要としないため、実際に表示する必要最小限のデータで実施できます。たとえばパネルサイズが 480×320 で 2bpp 表示をする場合、デフォルトモードでは 480×512 で 61,440 バイトのメモリ容量を必要としますが、オルタネートモードでは 480×320 で 38,400 バイトでメモリ容量を少なくできます。

またオルタネートポートレートモードではメモリクロック (MCLK) とピクセルクロック (PCLK) の関係が以下であることが必要です。

$$1: \text{MCLK} \geq 2 \times \text{PCLK}$$

このためオルタネートポートレートモードではデフォルトモードに比較して若干高めの消費電力となります。

480×320 の画像をどのように 480×320 に変換させて表示するかを図で示します。システム側からは A-B-C-D のイメージで画像データを書き込み、そのデータを SID13705 ブロックは B-D-A-C のイメージで表示させます。




図9-2 SID13705 ブロックオルタネートモードでのスクリーンイメージと表示イメージの関係

オルタネートポートレートモードの設定方法

オルタネートポートレートモードで 320×240×4bpp の表示を実施する場合には以下のように設定してください。

- オルタネートポートレートモードの設定

0 : REG[1Bh] bit 7 = 1, bit 6 = 1

- 表示のスタートアドレスとなる“B”のポイントを、第一画面スタートアドレスレジスタでアドレス値としてまたは次のようなオフセット値として設定

$$\begin{aligned}\text{REG}[10\text{Eh}], \text{REG}[0\text{Dh}], \text{REG}[0\text{Ch}] &= \text{Address Of Pixel B} \\ &= (\text{Address Of Pixel A} + \text{Byte Offset}) \\ &= \text{Address Of Pixel A} + \left(\frac{320\text{pixels} \times 4\text{bpp}}{8\text{bpb}} \right) - 1 \\ &= \text{Address Of Pixel A} + 9\text{Fh}\end{aligned}$$

bpp : ビット / ピクセル、 bpb : ビット / バイト

- イメージ幅をラインバイトカウンタレジスタで設定

$$\text{REG}[1\text{Ch}] = \frac{320}{(8\text{bpb}) \div (4\text{bpp})} = \frac{320}{2} = 160 = \text{A0h}$$

bpp : ビット / ピクセル、 bpb : ビット / バイト

- パンニングは第一画面スタートアドレスレジスタを変更することで実施可能
- 水平方向はバイト単位でのパンニング (4bpp モードで 2 ピクセル)
- 垂直方向は 1 ライン単位でのパンニング (上記例では、1 ライン単位でパンニングするためには A0h 加算)

9.3 デフォルト/オルタネート ポートレートモードの比較

表9-1 デフォルト/オルタネート ポートレートモードの比較

項 目	デフォルトポートレートモード	オルタネートポートレートモード
メモリへの要求	回転した画像の幅は、2 の階乗でなければなりません。多くの場合、仮想画像はその使用しない右側の領域と不必要なメモリ空間を必要とします。たとえば、320×240×4bpp の画像は 38,400 バイトのメモリを必要としますが、40k バイトのアドレス空間があれば可能となります。ところが仮想画像が 512×240×4bpp となり、61,440 バイトのメモリを必要としますの で、40k バイトのアドレス空間には収まらず不可能となります。	仮想イメージは必要なし
クロックへの要求	CLK は PCLK と同速	MCLK は PCLK の 2 倍が必要 たとえば、パネルが 3MHz PCLK を必要とするとき、CLK は 6MHz であることが必要です。CLK の上限が 25MHz であるため PCLK が 12.5MHz を超える場合には使用できません。
消費電力	低消費電力	デフォルトモードより消費電力は高い
パンニング	垂直方向パンニングは 2 ライン毎	垂直方向パンニングは 1 ライン毎
パフォーマンス	標準のパフォーマンス	デフォルトモードよりハイパフォーマンス

9.4 ポートレートモードの制限

SID13705 ブロックでポートレートモードを使用する時、スプライト画像操作はサポートされていません。

10 パワーセーブモード

SID13705 ブロックには低消費電力を実現するためのパワーセーブモード機能があります。ハンドヘルドデバイス市場では、特にパワーセーブは必要です。パワーセーブモードの設定はハードウェアとソフトウェアによる2種類があります。各モードについては下表を参照してください。

表10-1 パワーセーブモード

ハードウェア パワーセーブ	ソフトウェア パワーセーブ ビット1	ソフトウェア パワーセーブ ビット0	モード
使用せず または 0	0	0	ソフトウェアパワーセーブモード
使用せず または 0	0	1	リザーブ
使用せず または 0	1	0	リザーブ
使用せず または 0	1	1	ノーマル動作モード
使用して1	X	X	ハードウェアパワーセーブモード

10.1 ソフトウェアパワーセーブモード

ソフトウェアパワーセーブモードは、パネル表示を停止して表示メモリへのアクセスを禁止してパワーセーブを実施します。

表10-2 ソフトウェアパワーセーブモードの状態

・レジスタ リード/ライト アクセス可能
・メモリ リード/ライト アクセス可能
・ルックアップテーブルへのアクセス不可
・LCD 出力ロー固定 (表示禁止)

10.2 ハードウェアパワーセーブモード

ハードウェアパワーセーブモードは、LCD表示を停止して表示メモリおよびホストインタフェース全てのアクセスを禁止してパワーセーブを実施します。

表10-3 ハードウェアパワーセーブモードの状態

・ホストインターフェース リード/ライト アクセス禁止
・メモリ リード/ライト アクセス禁止
・ルックアップテーブルへのアクセス不可
・LCD 出力ロー固定 (表示禁止)

10.3 パワーセーブモードの端子状態

表10-4 パワーセーブモードの端子状態

	ハードウェア パワーセーブ	ソフトウェア パワーセーブ	ノーマル
IO アクセス可能?	いいえ	はい	はい
メモリアクセス可能?	いいえ	はい	はい
ルックアップテーブルアクセス可能?	いいえ	いいえ	はい
シーケンスコントローラ動作?	いいえ	いいえ	はい
表示可能?	いいえ	いいえ	はい
LCDPWR	インアクティブ	インアクティブ	アクティブ
FPDAT[11:0], FPSHIFT	ロー固定	ロー固定	アクティブ
FPLINE, FPFRAME, DRDY	ロー固定	ロー固定	アクティブ

注: FPDAT[11:8] が GPIO として設計されている時、それらの端子はローに固定せず、使用しない GPIO 端子は V_{DDE2} に接続させてください。“表4-5 LCDインタフェースピンマッピング” (C-1-8 ページ) を参照してください。

10.4 パネルパワーオン/オフシーケンス

パワーオン時あるいはパワーセーブモード ON/OFF 時には、パネル I/F の出力信号は下図に示すようなパワー ON/OFF シーケンスを構成します。これらのシーケンスは LCD パネルと接続して正常に表示させる上で守らなければならない電源シーケンスとなる場合がありますので LCD パネルの仕様に合わせて注意することが必要です。




図10-1 パネルオン/オフシーケンス

リセット後は、LCDPWR 信号はまだインアクティブ状態であり、パネルインタフェース信号はロー固定になっています。レジスタ設定による初期設定時には、最後のステップとしてソフトウェアパワーセーブモードを解除して (ルックアップテーブルレジスタ以外の全レジスタ) ノーマル状態に設定 (REG[03h] ビット [1:0] を 11b に設定) してください。または GPIO0 端子でのハードウェアパワーセーブモードを解除してください。これらによってパネルオンシーケンスが開始されます。パネルオンオフシーケンス時のパネルインタフェース信号の遅延は REG[03h] ビット 3 の LCDPWR Override レジスタの設定値で決定されます。REG[03h] ビット 3=1 で 1 フレーム、REG[03h] ビット 3=0 で 127 フレームとなります。

ルックアップテーブルレジスタは、REG[03h] ビット [1:0]=11b 後にいつでもプログラムされます。パワーアップ/ダウンシーケンスは、ソフトウェアパワーセーブモードがアクティブ時にも起こります。

10.5クロック要求

下記の表に、SID13705 ブロックの動作モードとそれぞれの場合に要求されるクロックについて説明します。

表10-5 SID13705 ブロック動作モードとクロック

動 作	BCLK	CLKI
レジスタ リード/ライト	必要です。	必要ありません。
メモリ リード/ライト	必要です。	必要です。
ルックアップテーブル レジスタ リード/ライト	必要です。	必要ありません。
ソフトウェア パワーセーブ	必要です。	ソフトウェアパワーセーブに入ってから 128 フレーム後 (つまり、REG[03h] ビット 1～0 = 11 後) に停止することができます。
ハードウェア パワーセーブ	必要ありません。	ハードウェアパワーセーブに入ってから 128 フレーム後に停止することができます。

SID13705 Block LCD Controller

Programming Notes and Examples

1 はじめに

本書は、SID13705 ブロックエンベディッドメモリカラー LCD コントローラのプログラミングする方法について解説します。また、LCD コントローラの基本的な概念およびレジスタを直接プログラミングする方法を示すと共に、SID13705 ブロックを使用した最新技法とその特性について説明します。

2 初期化

最初に、SID13705 ブロックのコントローラを初期化します。初期化は、正常な表示信号が生成されるようコントロールレジスタの初期値を設定する処理です。

2.1 レジスタ値

この章では、レジスタ設定とレジスタを設定する手順について説明します。ただし、ルックアップテーブルの設定については、適切な色値でプログラミングしなければなりませんので、ここでは説明しません。ルックアップテーブルのプログラミングについての詳細は、“4 ルックアップテーブル (LUT)” (C-2-7ページ) を参照してください。

表2-1 にレジスタを設定するための手順と初期値を表形式の手順で示します。またその記述欄には、その値を設定する説明を述べています。

表2-1 の例では、全ての必要なレジスタに初期値を書き込んでいます。最初に SID13705 ブロックを起動した時、仕様に特に決められていなければ、全てのレジスタは、“0” に設定されます。この例のプログラムでは、既知の状態にするために、これらのレジスタに“0”を設定しています。実際にはサブセットのレジスタにだけ書き込むことが可能です。

下記の仕様にしたがってパネルを制御するために、SID13705 ブロックの初期値を設定してください。

- 70Hz 320×240 カラーシングルパッシブ LCD パネル
- カラーフォーマット 2, 8-ビットデータインタフェース
- 4 bpp
- 6MHz 入力クロック (CLKI)

表2-1 SID13705 ブロック初期化手順

レジスタ	値 (hex)	記 述	参 照
[01]	0010 0011 (23)	データ幅8ビットでパッシブ、シングル、カラーパネルを選択	
[02]	1000 0000 (80)	4bpp 色深度選択	
[03]	0000 0011 (03)	ノーマル電力動作を選択	
[04]	0010 0111 (27)	水平表示サイズ = (Reg[04]+1) × 8 = (39+1) × 8 = 320ピクセル	
[05]	1110 1111 (EF)	垂直表示サイズ = Reg[06][05] + 1	
[06]	0000 0000 (00)	= 0000 0000 1110 1111 + 1 = 239 + 1 = 240ライン	
[07]	0000 0000 (00)	FPLINE開始位置 (TFT設定が必要)	
[08]	0000 0000 (00)	水平非表示期間 = (Reg[08] + 4) × 8 = 4 × 8 = 32ピクセル	フレームレート計算
[09]	0000 0000 (00)	FPFRAME開始位置 (TFT設定が必要)	
[0A]	0000 0011 (03)	垂直非表示周期 = REG[0A] = 3ライン	フレームレート計算
[0B]	0000 0000 (00)	モノクロパネルは、MODレートが必要	
[0C]	0000 0000 (00)	画面1開始アドレス—初期化用に0に設定	“5.3 画面分割” (C-2-20ページ)
[0D]	0000 0000 (00)	画面2開始アドレス—初期化用に0に設定	“5.3 画面分割” (C-2-20ページ)
[0E]	0000 0000 (00)	画面2開始アドレス—初期化用に0に設定	“5.3 画面分割” (C-2-20ページ)
[0F]	0000 0000 (00)	画面2開始アドレス—初期化用に0に設定	“5.3 画面分割” (C-2-20ページ)
[10]	0000 0000 (00)	画面1 / 画面2開始アドレスMSB – “0”を設定	
[11]	0000 0000 (00)	メモリアドレスオフセット—非仮想セットアップであるため“0”に設定	“5.1 仮想画面” (C-2-15ページ)
[12]	1111 1111 (FF)	垂直サイズを最大値に設定.	“5.3 画面分割” (C-2-20ページ)
[13]	0000 0011 (03)	垂直サイズを最大値に設定.	“5.3 画面分割” (C-2-20ページ)
[15]		“LUT”は現状値を維持	“4 ルックアップテーブル (LUT)” (C-2-7ページ)
[17]		“LUT”は現状値を維持	“4 ルックアップテーブル (LUT)” (C-2-7ページ)
[18]	0000 0000 (00)	GPIOコントロールおよびステータスレジスタを“0”に設定	
[19]	0000 0000 (00)	GPIOコントロールおよびステータスレジスタを“0”に設定	
[1A]	0000 0000 (00)	スクラッチパッドビットを“0”に設定	
[1B]	0000 0000 (00)	ポートレートモードではないのでこのレジスタに“0”を設定	“7 ハードウェア回転”
[1C]	0000 0000 (00)	ラインバイトカウントはポートレートモードにのみ必要	(C-2-25ページ)

2.2 フレームレート計算

フレームレートは、1秒間に画面上に描画するために必要な最適値を指定します。大きすぎたり小さすぎたりするフレームレートは、表示する画像の品質に影響します。

システム設定は、変数でないある確かな規定値を指定します。たとえば、固定された表示パネルの幅や高さがあり、代表的には SID13705 ブロックの入力クロックです。以下の計算式から、プログラム開発者はフレームレートを調整する時、水平および垂直の非表示期間を示す2つの変数を使用して調整することができます。

以下はパネルのフレームレートを決定するための式です。シングルパッシブもしくは TFT パネルのフレームレートは次のように計算します：

$$\text{フレームレート} = \frac{PCLK}{(HDP + HNDP) \times (VDP + VNDP)}$$

デュアルパッシブパネルについては次のような式になります：

$$\text{フレームレート} = \frac{PCLK}{2 \times (HDP + HNDP) \times \left(\frac{VDP}{2} + VNDP \right)}$$

ここで：

- PCLK = ピクセルクロック (単位Hz)
- HDP = 水平表示期間 (ピクセル数)
- HNDP = 水平非表示期間 (ピクセル数)
- VDP = 垂直表示期間 (ライン数)
- VNDP = 垂直非表示期間 (ライン数)

2 初期化

HNDP と VNDP 回数を変更し、さらに、CLKI 値を 2 分の 1、4 分の 1、8 分の 1 までに減ずる分周値を選択します。下記の例は、必要なフレームレートの HNDP と VNDP を計算する C プログラムの一部です。

```
for (int loop = 0; loop < 2; loop++)
{
    for (VNDP = 2; VNDP < 0x3F; VNDP += 3)
    {
        // Solve for HNDP
        HNDP = (PCLK / (FrameRate * (VDP + VNDP))) - HDP;
        if ((HNDP >= 32) && (HNDP <= 280))
        {
            // Solve for VNDP.
            VNDP = (PCLK / (FrameRate * (HDP + HNDP))) - VDP;

            // If we have satisfied VNDP then we're done.
            if ((VNDP >= 0) && (VNDP <= 0x3F))
                goto DoneCalc;
        }
        // Divide ClkI and try again.
        // (Reg[02] allows us to divided CLKI by 2)
        PCLK /= 2;
    }
    // If we still can't hit the frame rate - throw an error.
    if ((VNDP < 0) || (VNDP > 0x3F) || (HNDP < 32) || (HNDP > 280))
    {
        sprintf("ERROR: Unable to set the desired frame rate.\n");
        exit(1);
    }
}
```

このプログラムでは、最初に、HNDP または VNDP が算出できるように式の整理を行なっています。VNDP を小さい値に設定して実行を開始します。適切な HNDP および VNDP の値が見つかるまで、VNDP の値を増加し、HNDP についての等式を解くための処理をループさせます。適切な値が見つからなかった場合、CLKI を除算し、同じ処理を繰り返します。それでも、適切なフレームレートが見つからなかった場合、リターン値でエラーを返します。

注: ほとんどのパッシブ (STN) パネルは、HNDP と VNDP 値のほとんどの組み合わせをカバーしていますが、一般的に、パネル仕様で垂直非表示期間は 2~3 ラインを指定します。SID13705 ブロックでは、垂直非表示期間を最高 63 ラインまで生成することができます。この VNDP のライン数は、あまりにも非表示期間を大きくし、表示品質を落すことになります。同様に、大きな HNDP 値の設定も表示品質を落とす原因になります。

できるならば、システムは、VNDP 値は 7 ライン以下で HNDP 値は 20 文字以下を選択するような設計を行ってください。

3 メモリモデル

SID13705 ブロックは、4つの異なる色深度で動作可能です。各色深度のデータフォーマットは、ピクセル数を1つにパックして行います。SID13705 ブロックのパックされたピクセルモードは、8つの連続したピクセルを格納する1バイト (1bpp) から1ピクセルだけを格納した1バイト (8bpp) までの範囲で取ることができます。

パックされたピクセルデータメモリは、データの1つの流れと考えることができます。この流れは、パックされた1ピクセルずつ順にピクセルで満たされていきます。1ピクセルに4ビット必要な場合、そのピクセルは1バイトの最上位4ビットに設定されます。画面上ですぐ右のピクセルは同じバイトの下位4ビットに設定されます。次のすぐ右の2ピクセルは、その次のバイト内に設定されます。以下同じように、パックされたピクセルが次のバイト内に設定されていきます。

3.1 1ビット/ピクセル (2色/2階調グレースケール)

1ビットピクセルでカラー / グレースケールの2つをサポートします。このメモリフォーマットでは、表示バッファの各バイトに、8つの連続したピクセルを格納します。ピクセルを設定または再設定するためには全バイトを読み出し、適用するビットをマスクし、さらに必要ならば、それらのビットに“1”を設定します。

カラーパネルを使用する場合、ルックアップテーブルの“0”から“1”をインデックスすることで2色を表示させることができます。LUTの最初の2要素が、黒 (RGB = 000) および白 (RGB = FFF) に設定されている場合、表示メモリの各“0”ビットは、黒ピクセルとして表示され、各“1”ビットは白ピクセルとして表示されます。2つのLUTエントリは必要なあらゆる色、たとえば、赤 / 緑もしくはシアン / 黄に設定することができます。

モノクロパネルについては、ルックアップテーブル (LUT) の緑の構成要素の最初の2要素をインデックスすることで2階調の表示ができます。このように、緑のLUT構成要素を操作することによって、16レベルのいずれにも2階調を設定することができます。

ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0
ピクセル0	ピクセル1	ピクセル2	ピクセル3	ピクセル4	ピクセル5	ピクセル6	ピクセル7

図3-1 表示バッファ 1バイト内のピクセル構成 / 1bpp (2色/2階調) モード時

3.2 2ビット/ピクセル (4色/4階調グレースケール)

2ビットピクセルは、4色 / 4階調グレースケールをサポートします。このメモリフォーマットでは、表示バッファの各バイトに、4つの連続したピクセルを格納します。ピクセルを設定または再設定するためには、全バイトを読み出し、適用するビットをマスクし、さらに必要ならば、それらのビットに“1”を設定します。

カラーパネルで、ルックアップテーブルの“0”から“3”までをインデックスすることにより4色を表示させることができます。それらの4つのLUTエントリで、4,096の可能なカラーの組み合わせのいずれかを設定することができます。

3 メモリモデル

モノクロパネルについては、ルックアップテーブルの緑の構成要素の最初の 4 要素をインデックスすることで、4 階調グレースケールを表示させることができます。4 つの LUT エントリのいずれにも 16 の可能な階調を設定することができます。

ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0
ピクセル0 ビット1	ピクセル0 ビット0	ピクセル1 ビット1	ピクセル1 ビット0	ピクセル2 ビット1	ピクセル2 ビット0	ピクセル3 ビット1	ピクセル3 ビット0

図3-2 表示バッファ 1 バイト内のピクセル構成 / 2bpp (4色/4階調) モード時

3.3 4ビット/ピクセル (16色/16階調グレースケール)

4 ビットピクセルは 16 色 / 16 階調グレースケールをサポートします。このメモリフォーマットでは、表示バッファの各バイトに、2 つの連続したピクセルを格納します。ピクセルを設定または再設定するためには全バイトを読み出し、上位または下位のニブル (4ビット) をマスクし、適用するビットに “1” を設定します。

カラーパネルでは、最高 16 色まで同時に表示させることができます。それらの 16 色は、ルックアップテーブルの最初の 16 要素をインデックスすることで取得します。それらの各色は、4,096 の可能な色のいずれかを選択することもできます。

モノクロパネルについては、ルックアップテーブル (LUT) の緑の構成要素の最初の 16 要素をインデックスすることでグレースケールを表示させることができます。各 16 の可能な階調は、16 の可能な階調のいずれにも調整することができます。たとえば、最初の 8 つの緑の LUT エントリを “0” に、2 回目の 8 つの緑の LUT エントリを “FFh” にプログラミングします。これは、結果として “0” から “7” までのニブル値は黒を表示し、“8” から “0Fh” までのニブル値は白を表示します。

ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0
ピクセル0 ビット3	ピクセル0 ビット2	ピクセル0 ビット1	ピクセル0 ビット0	ピクセル1 ビット3	ピクセル1 ビット2	ピクセル1 ビット1	ピクセル1 ビット0

図3-3 表示バッファ 1 バイト内のピクセル構成 / 4bpp (16色/16階調) モード時

3.4 8ビット/ピクセル (256色)

8bpp モードでは、表示バッファの 1 バイトが表示画面上で 1 ピクセルを表わします。この色深度では、これより低い色深度の読み出し—修正—書き込みサイクルは省略されます。

カラーパネルを使用する場合、表示メモリの各バイト毎に実行し LUT の 1 つの要素にインデックスします。表示される色は、表示メモリの値を LUT の 1 つのインデックスとして置き換えることで得られます。

8bpp の色深度は、モノクロ表示をサポートしていません。これは、LUT の各要素が 赤、緑そして青の 4-ビット (16 値) レベルをサポートしているためです。緑値でのモノクロ表示モードでは、グレイ強度を設定して使用します。このように 16 の可能なグレイ値はありますが、カラーに使用します。

ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0
赤ビット2	赤ビット1	赤ビット0	緑ビット2	緑ビット1	緑ビット0	青ビット1	青ビット0

図3-4 表示バッファ 1 バイト内のピクセル構成 / 8bpp (256色) モード時

4 ルックアップテーブル (LUT)

この章では、“SID13705 Hardware Functional Specification” (X27A-A-001-02) で解説されているルックアップテーブルアーキテクチャについて説明します。ここでは、LUTレジスタについて再度説明し、カラーおよびグレースケール LUT 値の推奨値を紹介し、LUT のプログラミングについてさらに考察します。

詳細については、“SID13705 Hardware Functional Specification” (X27A-A-001-02) を参照してください。

SID13705 ブロックルックアップテーブルは、赤 / 緑 / 青のエントリ各 256 のインデックスから構成されています。各エントリは、4 ビット幅です。[15h] と [17h] の 2 つのレジスタは、LUT へのアクセスを制御します。

各ルックアップテーブルのエントリは、赤、緑、青の構成要素で成り立っています。各構成要素は、4 ビット構成または 16 強度構成です。いずれのルックアップテーブルの要素も、4,096 (16 × 16 × 16) のパレットから選択することができます。

カラー表示モードで、ピクセル値はルックアップテーブルに格納された RGB 値のインデックスとして使用されます。モノクロモードでは、ピクセル値は LUT のインデックスですが、緑の構成要素だけが、表示強度の決定に使用されます。

選択した色深度によって、どのくらいのインデックス数が画像表示で使用されるかを決定します。たとえば、1-bpp は、ルックアップテーブルのインデックス “0” と “1” だけが使用されます。4-bpp では、ルックアップテーブルの最初の 16 インデックスが使用され、8-bpp では全 256 ルックアップテーブルのインデックスが使用されます。

ルックアップテーブルそのものの機能は、インデックスレジスタとデータレジスタで実行されます。インデックスまたはアドレスのレジスタにより、ルックアップテーブルのどの要素がアクセスされるかを決定します。インデックスを設定した後、LUT はデータレジスタから読み出されたり / 書き込まれたりすることができます。読み出されたり書き込まれた最初のデータ要素は、エントリ赤の構成要素です。続けて、読み出し / 書き込み動作がルックアップテーブルの緑の要素に、次は青の要素にアクセスされます。SID13705 ブロック LUT アーキテクチャは、標準 VGA RAMDAC の動作で高度な類似性を提供する設計となっております。ここで、2 つのことに考慮していただく必要があります。

- SID13705 ブロックルックアップテーブルは、初期の色毎に 4 ビット (16 密度) の強度があります。標準 VGA RAMDAC は、6 ビット (64 密度) があります。この 4 対 1 の違いは、VGA パレットから LUT パレットへ変換する時、考慮されねばなりません。1 つの提案としては、LUT 強度と同じくするために VGA 強度を 4 分の 1 にすることです。

けれども、多くのアプリケーションでは、赤、緑、青の構成要素を 8 ビットの強度として指定しています。適用する SID13705 ブロックルックアップテーブルの値を決定するには、最上位 4 ビットを使用することを推奨します。

4.1 ルックアップテーブルレジスタ

REG[15h] ルックアップテーブルレジスタ							リード / ライト
LUT アドレス ビット 7	LUT アドレス ビット 6	LUT アドレス ビット 5	LUT アドレス ビット 4	LUT アドレス ビット 3	LUT アドレス ビット 2	LUT アドレス ビット 1	LUT アドレス ビット 0

LUT アドレス

LUT アドレスレジスタは、どの 256 LUT エントリがアクセスされるかを選択します。3 回連続してデータレジスタへの読み出し / 書き込みを行った後、このレジスタは自動的に次のアドレスを指示するためにインクリメントされます。

REG[17h] ルックアップテーブルレジスタ							リード / ライト
LUT データ ビット 3	LUT データ ビット 2	LUT データ ビット 1	LUT データ ビット 0	n/a	n/a	n/a	n/a

LUT データ

このレジスタで、赤、緑、青の各 4-ビットデータ値を読み出したり書き込んだりします。レジスタ [15h] で LUT インデックスを設定した直後に、このレジスタからルックアップテーブルの赤要素がアクセスされます。各連続する書き込み / 読み出し動作で、内部バンク選択がインクリメントされます。このようにして、第 2 のアクセスは緑要素からで第 3 のアクセスは青要素からになります。

第 3 回目のアクセス後、LUT アドレスは、1 つ増加し、そしてこのレジスタへの次のアクセスは、次のルックアップテーブルインデックスの赤要素になります。

4.2 ルックアップテーブル (LUT) の構成

カラーモード

1 bpp カラー

SID13705 ブロックが 1 bpp カラーモード用の設定になっている場合、LUT は最初の 2 つのエントリから選択された色に限定されます。2 つの LUT エントリは、2 色の RGB 値ではありますが、通常は白黒に設定されます。

表示バッファの各バイトは、8 つの連続するピクセルを格納します。1 ビットに “0” が設定されていれば LUT 0 のインデックスの色が表示されます。また 1 ビットに “1” が設定されていれば LUT 1 のインデックスの色が表示されます。

下の表は、カラーパネルで 1bpp を設定し、白黒モードにする推奨値を示します。

表4-1 1bppカラーモードの推奨LUT値

インデックス	赤	緑	青
00	00	00	00
01	F0	F0	F0
02	00	00	00
...	00	00	00
FF	00	00	00

 未使用エントリ

2 bpp カラー

SID13705 ブロックが 2bpp カラーモード用の設定になっている場合、表示色は、LUT の最初の 4 つのエントリより選択されます。LUT エントリでは、4,096 の可能な色のいずれでも設定することができます。

表示バッファの各バイトには、4 つの連続するピクセルが格納されます。1 ビットの値の組み合わせが “00” であるならば、LUT インデックス 0 の色が表示されます。1 ビットの値 “01” は、LUT インデックス 1 の色が表示されます。同様に、“10” のビット値の組み合わせは、3 番目の LUT エントリから表示され、さらに “11” のビット値の組み合わせは、4 番目の LUT エントリより表示されます。

表4-2 は、2 bpp 表示モードの LUT 値の例を示しています。

表4-2 2bppカラーモードのLUT値の例

インデックス	赤	緑	青
00	00	00	00
01	70	70	70
02	A0	A0	A0
03	F0	F0	F0
04	00	00	00
...	00	00	00
FF	00	00	00

 未使用エントリ

4 ルックアップテーブル (LUT)

4 bpp カラー


SID13705 ブロックが 4 bpp カラーモードに設定されている場合、表示される色は LUT の最初の 16 エントリから選択されます。LUT エントリは、4,096 の可能な色のいずれでも設定することができます。

表示バッファ中の各バイトには、2 つの連続するピクセルが格納されます。“0000” のニブル値であれば、LUT インデックス 0 の色が表示されます。“0001” のニブル値は、LUT インデックス 1 の色が表示されます。そのニブル値のパターンから“1111”までのニブル値のパターンを連続させると、LUT インデックス 16 の色を表示させることができます。

表4-3 は、4bpp 表示モードの LUT 値の例を示しています。それらの色は、VGA の 16 カラーモードで使用された色をシミュレートしています。

表4-3 VGAデフォルト16カラーパレットをシュミレートする推奨LUT値

インデックス	赤	緑	青
00	00	00	00
01	00	00	A0
02	00	A0	00
03	00	A0	A0
04	A0	00	00
05	A0	00	A0
06	A0	A0	00
07	A0	A0	A0
08	00	00	00
09	00	00	F0
0A	00	F0	00
0B	00	F0	F0
0C	F0	00	00
0D	F0	00	F0
0E	F0	F0	00
0F	F0	F0	F0
10	00	00	00
...	00	00	00
FF	00	00	00

 未使用エントリ

8 bpp カラー

SID13705 ブロックが 8bpp カラーモードに設定されている場合、全 LUT を、画像表示に使用します。各 LUT エントリは、4,096 の可能な色のいずれかに設定されます。

表示バッファの各バイトから、1 ピクセルずつ表示されます。そのバイトの値は、256 LUT エントリの 1 つのインデックスに直接使用されます。“00h” 値の表示メモリバイトは、最初の LUT エントリにある色を表示し、“FFh” 値の表示メモリバイトは、256 番目の LUT エントリにある色を表示します。

表4-4 に、VGA デフォルト 256 カラーパレットの推奨する LUT 値を示します。

表4-4 VGA デフォルト 256 カラーパレットをシミュレートするための推奨 LUT 値 (Sheet 1 of 2)

Index	R	G	B	Index	R	G	B	Index	R	G	B	Index	R	G	B
00	00	00	00	40	F0	70	70	80	30	30	70	C0	00	40	00
01	00	00	A0	41	F0	90	70	81	40	30	70	C1	00	40	10
02	00	A0	00	42	F0	B0	70	82	50	30	70	C2	00	40	20
03	00	A0	A0	43	F0	D0	70	83	60	30	70	C3	00	40	30
04	A0	00	00	44	F0	F0	70	84	70	30	70	C4	00	40	40
05	A0	00	A0	45	D0	F0	70	85	70	30	60	C5	00	30	40
06	A0	50	00	46	B0	F0	70	86	70	30	50	C6	00	20	40
07	A0	A0	A0	47	90	F0	70	87	70	30	40	C7	00	10	40
08	50	50	50	48	70	F0	70	88	70	30	30	C8	20	20	40
09	50	50	F0	49	70	F0	90	89	70	40	30	C9	20	20	40
0A	50	F0	50	4A	70	F0	B0	8A	70	50	30	CA	30	20	40
0B	50	F0	F0	4B	70	F0	D0	8B	70	60	30	CB	30	20	40
0C	F0	50	50	4C	70	F0	F0	8C	70	70	30	CC	40	20	40
0D	F0	50	F0	4D	70	D0	F0	8D	60	70	30	CD	40	20	30
0E	F0	F0	50	4E	70	B0	F0	8E	50	70	30	CE	40	20	30
0F	F0	F0	F0	4F	70	90	F0	8F	40	70	30	CF	40	20	20
10	00	00	00	50	B0	B0	F0	90	30	70	30	D0	40	20	20
11	10	10	10	51	C0	B0	F0	91	30	70	40	D1	40	20	20
12	20	20	20	52	D0	B0	F0	92	30	70	50	D2	40	30	20
13	20	20	20	53	E0	B0	F0	93	30	70	60	D3	40	30	20
14	30	30	30	54	F0	B0	F0	94	30	70	70	D4	40	40	20
15	40	40	40	55	F0	B0	E0	95	30	60	70	D5	30	40	20
16	50	50	50	56	F0	B0	D0	96	30	50	70	D6	30	40	20
17	60	60	60	57	F0	B0	C0	97	30	40	70	D7	20	40	20
18	70	70	70	58	F0	B0	B0	98	50	50	70	D8	20	40	20
19	80	80	80	59	F0	C0	B0	99	50	50	70	D9	20	40	20
1A	90	90	90	5A	F0	D0	B0	9A	60	50	70	DA	20	40	30
1B	A0	A0	A0	5B	F0	E0	B0	9B	60	50	70	DB	20	40	30
1C	B0	B0	B0	5C	F0	F0	B0	9C	70	50	70	DC	20	40	40
1D	C0	C0	C0	5D	E0	F0	B0	9D	70	50	60	DD	20	30	40
1E	E0	E0	E0	5E	D0	F0	B0	9E	70	50	60	DE	20	30	40
1F	F0	F0	F0	5F	C0	F0	B0	9F	70	50	50	DF	20	20	40
20	00	00	F0	60	B0	F0	B0	A0	70	50	50	E0	20	20	40
21	40	00	F0	61	B0	F0	C0	A1	70	50	50	E1	30	20	40
22	70	00	F0	62	B0	F0	D0	A2	70	60	50	E2	30	20	40
23	B0	00	F0	63	B0	F0	E0	A3	70	60	50	E3	30	20	40
24	F0	00	F0	64	B0	F0	F0	A4	70	70	50	E4	40	20	40
25	F0	00	B0	65	B0	E0	F0	A5	60	70	50	E5	40	20	30
26	F0	00	70	66	B0	D0	F0	A6	60	70	50	E6	40	20	30
27	F0	00	40	67	B0	C0	F0	A7	50	70	50	E7	40	20	30
28	F0	00	00	68	00	00	70	A8	50	70	50	E8	40	20	20
29	F0	40	00	69	10	00	70	A9	50	70	50	E9	40	30	20
2A	F0	70	00	6A	30	00	70	AA	50	70	60	EA	40	30	20
2B	F0	B0	00	6B	50	00	70	AB	50	70	60	EB	40	30	20
2C	F0	F0	00	6C	70	00	70	AC	50	70	70	EC	40	40	20

表4-4 VGA デフォルト 256 カラーパレットをシミュレートするための推奨 LUT 値 (Sheet 2 of 2)

Index	R	G	B	Index	R	G	B	Index	R	G	B	Index	R	G	B
2D	B0	F0	00	6D	70	00	50	AD	50	60	70	ED	30	40	20
2E	70	F0	00	6E	70	00	30	AE	50	60	70	EE	30	40	20
2F	40	F0	00	6F	70	00	10	AF	50	50	70	EF	30	40	20
30	00	F0	00	70	70	00	00	B0	00	00	40	F0	20	40	20
31	00	F0	40	71	70	10	00	B1	10	00	40	F1	20	40	30
32	00	F0	70	72	70	30	00	B2	20	00	40	F2	20	40	30
33	00	F0	B0	73	70	50	00	B3	30	00	40	F3	20	40	30
34	00	F0	F0	74	70	70	00	B4	40	00	40	F4	20	40	40
35	00	B0	F0	75	50	70	00	B5	40	00	30	F5	20	30	40
36	00	70	F0	76	30	70	00	B6	40	00	20	F6	20	30	40
37	00	40	F0	77	10	70	00	B7	40	00	10	F7	20	30	40
38	70	70	F0	78	00	70	00	B8	40	00	00	F8	00	00	00
39	90	70	F0	79	00	70	10	B9	40	10	00	F9	00	00	00
3A	B0	70	F0	7A	00	70	30	BA	40	20	00	FA	00	00	00
3B	D0	70	F0	7B	00	70	50	BB	40	30	00	FB	00	00	00
3C	F0	70	F0	7C	00	70	70	BC	40	40	00	FC	00	00	00
3D	F0	70	D0	7D	00	50	70	BD	30	40	00	FD	00	00	00
3E	F0	70	B0	7E	00	30	70	BE	20	40	00	FE	00	00	00
3F	F0	70	90	7F	00	10	70	BF	10	40	00	FF	00	00	00

グレースケールモード

グレースケールモードは、モノクロ表示モードです。モノクロ表示モードは、カラーモードと同じような方法でルックアップテーブル (LUT) を使用します。ここで最も重要な違いは、グレースケールモードは、強度を出すために緑の LUT のみを使用します。強度の選択で唯一緑の LUT を使用するの、グレースケールモードでは 16 種類の強度があるからです。8bpp のグレースケールは、サポートしておりません。

1 bpp グレースケール

SID13705 ブロックが 1bpp グレースケールモードが設定されている場合、緑 LUT の最初の 2 つのエントリだけを使用します。2 つの LUT エントリは、16 種類の強度のいずれでも設定することができます。代表的なものとして、それらのエントリは、“0h” (黒) と “Fh” (白) に設定されます。

表示バッファ中の各バイトには、8 つの連続するピクセル数が格納されています。あるビットが “0” であれば、緑の LUT 0 インデックスの色が表示されます。また、ビット値が “1” であれば、緑の LUT 1 インデックスの色が表示されます。

表4-5 は、1bpp グレースケール表示モードの推奨する値を示しています。

表4-5 1bppグレースケールモードの推奨LUT値

アドレス	赤	緑	青
00	00	00	00
01	00	F0	00
02	00	00	00
...	00	00	00
FF	00	00	00

 未使用エントリ

2 bpp グレースケール

SID13705 ブロックが 2bpp グレースケールモードが設定されている場合、LUT の緑の最初の 4 つのエントリだけを使用します。その他の LUT のエントリは、使用しません。4 エントリの各々には、16 種類の強度のいずれでも設定することができます。

表示バッファ中の各バイトには、4 つの連続するピクセル数が格納されています。あるビットが“00”であれば、緑の LUT インデックス 0 の強度が表示されます。また、ビット値が“01”であれば、緑の LUT インデックス 1 の強度が表示されます。さらにビット値が“10”であれば、3 番目の緑の LUT インデックスの強度が表示され、“11”であれば、4 番目の緑の LUT インデックスの強度が表示されます。

表 4-6 は、2bpp グレースケール表示モードの推奨する値を示しています。

表4-6 2bpp グレースケールモードの推奨 LUT 値

インデックス	赤	緑	青
0	00	00	00
1	00	50	00
2	00	A0	00
3	00	F0	00
4	00	00	00
...	00	00	00
FF	00	00	00

未使用エントリ

4 bpp グレースケール


SID13705 ブロックが 4bpp グレースケールモードが設定されている場合、表示する色は、緑の LUT の最初の 16 のエントリから選択されます。16 エントリの各々には、16 種類の強度レベルのいずれでも設定することができます。

表示バッファ中の各バイトには、2 つの連続するピクセル数が格納されています。あるニブルパターン値が “0000” であれば、緑の LUT インデックス 0 の強度が表示されます。また、ニブルパターン値が “0001” であれば、緑の LUT インデックス 1 の強度が表示されます。さらにニブルパターン値が “1111” まで続けば、LUT の 16 番目のエントリの色が表示されます。

表4-7 は、4bpp グレースケール表示モードの推奨する値を示しています。

表4-7 4bpp グレースケールモードの推奨 LUT 値

インデックス	赤	緑	青
00	00	00	00
01	00	10	00
02	00	20	00
03	00	30	00
04	00	40	00
05	00	50	00
06	00	60	00
07	00	70	00
08	00	80	00
09	00	90	00
0A	00	A0	00
0B	00	B0	00
0C	00	C0	00
0D	00	D0	00
0E	00	E0	00
0F	00	F0	00
10	00	00	00
...	00	00	00
FF	00	00	00

 未使用エントリ

5 高度テクニック

ここでは、以下の内容についての説明を行います。

- 仮想画面
- パンとスクロール
- 画面分割表示

5.1 仮想画面

実際の表示サイズよりも大きな画像を表示させる仮想画面について説明します。表示する画像の水平サイズまたは垂直サイズ、あるいはその両方が実際の表示画面よりも大きな場合でも、結果的に全体を見ることができます。実際の表示を仮想画面内の一部を表示するウィンドウを使用し、パンやスクロールによって表示位置を任意に変え画像全体を表示することができます。

メモリアドレスオフセットレジスタは、仮想イメージの水平方向ピクセルの数を決定します。このオフセットレジスタを使用すると各走査ラインに対して 0 から 255 の追加ワードを指定することができます。1bpp では、255 ワードは、4,080 ピクセルの追加となります。8pp では、255 ワードは 510 ピクセルの追加となります。

仮想イメージの垂直方向最大サイズは、各ライン上のバイト数で、40,960 バイト表示メモリを割った値です。(すなわち、垂直幅 640×480 に対して 320×240 のパネル設定が 1 bpp とすると、512 ラインに対して十分なメモリがあります。)

“図5-1 仮想表示内のビューポート” に、仮想画面の一般的な使用法を示します。320×240ピクセルのビューポートをパンあるいはスクロールするすることで、640×480ピクセルの画像を表示させることができます。




図5-1 仮想表示内のビューポート

レジスタ

REG[11h] メモリアドレスオフセットレジスタ							
メモリ アドレス オフセット ビット7	メモリ アドレス オフセット ビット6	メモリ アドレス オフセット ビット5	メモリ アドレス オフセット ビット4	メモリ アドレス オフセット ビット3	メモリ アドレス オフセット ビット2	メモリ アドレス オフセット ビット1	メモリ アドレス オフセット ビット0

メモリアドレスオフセットレジスタ

REG[11h] は、メモリアドレスオフセットと呼ばれる 8 ビット値を構成します。このオフセットは、表示の各ライン上での追加バイト数です。オフセットが、“0” に設定されている場合、仮想幅はありません。

注: この値は、表示画面のワード数を表しているのではありません。表示幅は、水平表示幅レジスタで指定されます。

例

例1： この例では 1bpp での 320 × 240 パネルに、640 × 480 イメージを表示する計算を行ないます。

ステップ1： この色深度についてワードあたりのピクセルの数を計算します。

1bpp では、各バイトは 8 ピクセルで構成されます。したがって、各ワードには、16 ピクセルが格納されています。

$$(式) 1ワードあたりのピクセル数 = 16 / bpp = 16 / 1 = 16$$

ステップ2： メモリアドレスオフセットレジスタ値を計算します。

合計 640 ピクセルを必要とします。水平表示レジスタは、320 ピクセルを処理します。さらに、メモリアドレスオフセットレジスタが、残りの 320 ピクセルを処理することになります。

$$(式) オフセット = 1ラインあたりのピクセル数 / 1ワードあたりのピクセル数 \\ = 320 / 16 = 20 = 14h$$

上記の条件を満たすためには、メモリアドレスオフセットレジスタ REG[12h]に、14h を設定しなければなりません。

例2： 上記の例から、イメージが格納できる最大ライン数はいくつになるでしょうか？

ステップ1： 各ラインのバイト数を計算します。

$$1ラインのバイト数 = (ピクセル数 / 1ライン) / (ピクセル数 / 1バイト) \\ = 640 / 8 = 80$$

表示画面の各ラインには 80 バイトが必要です。

ステップ2： SID13705 ブロックが操作可能なライン数を計算します。

$$総ライン数 = メモリ / (バイト数 / 1ライン) = 40960 / 80 = 512$$

最大 512 ラインが表示されます。この例では、480 ラインが必要です。

5.2 パンとスクロール

パンとスクロールは、全体の画像を小さな画面内に表示した仮想画像を表示ビューポートで物理的に動かすための操作です。たとえば、前章の例 (仮想表示) を設定してそこにある絵を描くと、その絵のサイズの 4 分の 1 が見えるだけです。パンとスクロールは、その絵の残りの 3/4 を見るために使用します。

パンとスクロールは、ビューポートが移動する方向を表します。パンはビューポートを横方向に移動します。ビューポートを右にパンすると画像は左にスライドしているように見え、左にパンすると画像が右にスライドして見えます。スクロールは、ビューポートを上下方向に移動します。ビューポートを下にスクロールすると、画像が上方向にスライドしているように見え、上にスクロールすると画像が下方向にスクロールして見えます。

パンとスクロールは、どちらも開始アドレスレジスタを修正することで実行されます。開始アドレスは、イメージの表示が始まる表示バッファ中のワードオフセットを参照します。SID13705 ブロックの開始アドレスレジスタは、各フレームの左上隅に表示される最初のワードへのオフセット値が格納されています。

開始アドレスがワードオフセット値であることを確認してください。開始アドレスを 1 だけ変更することは、1 ワード分のピクセルを変更することを意味します。ワードのピクセル数は色深度により様々です。1bpp では、ワードは 16 ピクセルを格納します。同様に各ワード中に 2bpp では、8 ピクセルとなり、4bpp では 4 ピクセルであり、8bpp では 2 ピクセルが格納されています。各ワードのピクセル数は、SID13705 ブロックが可能な最適のパンステップを表わします。(たとえば、4bpp で、表示は、開始アドレスレジスタに対する変更ごとに 4 ピクセル横方向に移動します。)

ポートレートモード (C-2-25 ページの“7 ハードウェア回転”を参照) が使用可能の場合、開始アドレスレジスタには、オフセットがバイト数で入っています。このモードでは、開始アドレスレジスタのステップレートを 1/2 にした場合、よりスムーズなパンを行なえるようになります。

レジスタ

REG[0Ch] 画面 1 表示開始アドレス 0 (LSB)							
開始Addr ビット7	開始Addr ビット6	開始Addr ビット5	開始Addr ビット4	開始Addr ビット3	開始Addr ビット2	開始Addr ビット1	開始Addr ビット0

REG[0Dh] 画面 1 表示開始アドレス 1 (MSB)							
開始Addr ビット15	開始Addr ビット14	開始Addr ビット13	開始Addr ビット12	開始Addr ビット11	開始Addr ビット10	開始Addr ビット9	開始Addr ビット8

REG[10h] 画面 1 表示開始アドレス 2 (MSB)							
n/a	n/a	n/a	n/a	n/a	n/a	n/a	開始 Addr ビット 16

画面 1 表示開始アドレスレジスタ

これらの 3 つのレジスタは、17 ビットで画面 1 開始アドレスを構成しています。画面 1 は、表示画面の左上隅から表示されます。

ランデスケープモードでは、これらのレジスタは、画面の左上隅に表示される表示メモリの最初のバイトに対して、オフセット値をワードで構成しています。これらのレジスタを 1 だけ変更すると、色深度にしたがって表示画像を 2~16 ピクセルの範囲で表示開始位置が変更されます。

ポートレートモードでは、これらのレジスタ中の画面1が表示を開始する位置の表示メモリは、そのオフセット値をワードで構成されています。ポートレートモードでこれらのレジスタを変更すると、色深度にしたがって 1 から 8 ピクセルの範囲で表示開始位置が変更されます。

これらの場合の色深度毎の最小移動ピクセル数については、表5-1 を参照してください。

表5-1 開始アドレスを使用してパンされるピクセルの数

色深度 (bpp)	ピクセル数 / ワード	ランドスケープモード パンされるピクセル数	ピクセル数 / バイト	ポートレートモード パンされるピクセル数
1	16	16	8	8
2	8	8	4	4
4	4	4	2	2
8	2	2	1	1

例

以下の例については、表示システムが 256(w)×64(h) ビューポートにおいて、320(w)×240(h) 4bpp で画像を表示するようにセットアップされていることを前提とします。ランドスケープ表示モードでは、幅 (w) は高さ (h) より大きいです。これらの設定についての詳細は、“2 初期化” (C-2-2ページ) および “5.1 仮想画面” (C-2-15ページ) を参照してください。

下記の例には、C 言語のような構文を使用しています。

例3： パン (左右方向)

右にパンするには、開始アドレス値を 1 増加します。左にパンするには、開始アドレス値を減少させます。8bpp ポートレート表示モードは例外ですが、開始アドレスレジスタを変更すると、表示画面が 1 ピクセル以上移動してしまうことに注意してください。

右方向へのパン

```
StartWord = GetStartAddress();
StartWord ++;
SetStartAddress(StartWord);
```

左方向へのパン

```
StartWord = GetStartAddress();
StartWord --;
if (StartWord < 0)
    StartWord = 0;
SetStartAddress(StartWord);
```

ルーチン GetAddress() は、開始アドレスレジスタを読み出し、長い値の開始アドレスを戻します。それは、次のように書き出されます:

```
long GetStartAddress()
{
    return ((REG[10] & 1) * 65536) + (REG[0D] * 256) + (REG[0C]);
}
```

ルーチン SetStartAddress () は、3つのレジスタ値の長い正数の引き数を分割して格納します。

```
void SetStartAddress(long SA)
{
    REG[0C] = SA & 0xFF;
    REG[0D] = (SA >> 8) & 0xFF;
    REG[10] = (SA >> 16) & 0xFF;
}
```

例4： スクロール (上下方向)

下方向にスクロールするには、1つの仮想走査ラインのワード数だけスクリーン1表示開始アドレスレジスタの値を増加させます。上方向にスクロールするには、1つの仮想走査ラインのワード数だけスクリーン1表示開始アドレスレジスタの値を減少させます。

仮想走査ラインは、物理的表示に必要なバイト数と画面上で仮想幅を作成するのに必要なバイト数を含んでいます。

前回の例の寸法をこの例でも使用します。(すなわち、320w × 240h 仮想サイズ, 256h × 64w 4bpp での物理サイズ)

ステップ1： 1 仮想走査ラインのワード数を決定します。

1 ラインのバイト数 = (ピクセル数 / 1 ライン) / (ピクセル数 / 1 バイト) = 320 / 2 = 160

1 ラインのワード数 = (バイト数 / ライン) / 2 = 160 / 2 = 80

ステップ2： 上方向または下方向のスクロール

上方向へスクロール

```
StartWord = GetStartAddress();
StartWord -= words_per_line;
if (StartWord < 0)
    StartWord = 0;
SetStartAddress(StartWord);
```

下方向へスクロール

```
StartWord = GetStartAddress();
StartWord += words_per_line;
SetStartAddress(StartWord);

}
```

5.3 画面分割

時には、画面上に2つの異なる画像を表示しなくてはならないこともあります。たとえば、1つのゲームでは、メインのプレイ領域は操作にしたがってすぐに、また頻繁に更新されるようにしておき、画面の下には、ゲームステータス領域を置きます。このゲームステータス領域には、めったに更新しない内容を表示させておくことができます。

SID13705 ブロックの画面分割機能を使用すると、下記のような分割した画面を設定することができます。プログラム開発者が正確に画像領域を設定すれば、基本画面のメイン領域を更新させることができます。さらに、必要ならば、第2の領域も更新できます。

次の図は、320×240 パネルの走査ライン 0～199 に画像 1 を表示し、走査ライン 200～239 に画像 2 を表示する場合の例を示しています。画像 1 と画像 2 の分割するラインは任意に変更可能です。




図5-2 320×240 シングルパネルの画面分割例

画面分割処理では、“画像 1” は、表示メモリ位置を画面1開始アドレスレジスタより指定され、常にその画面の先頭に置かれます。“画像 2” は、表示メモリ位置を画面 2 開始アドレスレジスタより指定され、画面 1 垂直サイズラインの後から画像の先頭が置かれます。

“画面 1” の終わりと “画面 2” の始まりの間の区分線は、“画面 1 垂直サイズ” レジスタで決まります。

レジスタ

主として、分割画面は、3つのレジスタ設定の操作によって実行されます。画面 1 開始アドレスと画面 2 開始アドレスは、第 1 と第 2 の画像が表示メモリのどこから使用されるかを決定します。垂直サイズレジスタは、画面 1 が何本のラインを使用するかを決定します。下記に画面分割を行うレジスタについて説明します。

REG[13] 画面 1 垂直サイズ (LSB)							
ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0

REG[14] 画面 1 垂直サイズ (MSB)							
n/a	n/a	n/a	n/a	n/a	n/a	ビット9	ビット8

画面 1 垂直サイズ

これら 2 つのレジスタの 10 ビットで画面 1 用の表示ライン数を設定します。この設定値が実際の画面のライン数に等しいか、または大きい場合、画面分割は行われず通常の表示となります。設定値が実際の表示ライン数より小さい場合には、次のように表示されます。

1. 垂直非表示期間の終わってから (1 フレームの開始) 画面 1 ライン数設定レジスタによって指定されたライン数まで、画面 1 表示開始アドレスによって指示されているアドレスから始まる画像が表示されます。
2. 指定のライン数を表示後、画面 2 表示開始アドレスから始まる画像の表示を開始します。

画面 1 メモリは、必ず画面の先頭に表示され、その後に画面 2 メモリが続きます。この関係では、画面 1 開始アドレスと画面 2 開始アドレスが表示メモリのどこであるかの指定は無意味です。たとえば、画面 2 開始アドレスは、表示メモリのオフセット 0 で位置し、一方画面 1 開始アドレスが数千バイト以上の位置に指定したとします。それでも、画面 1 は、表示画面に最初に表示されます。特に便利というわけでもありませんが、画面 1 と画面 2 が同じアドレスに設定することも可能です。

REG[0Eh] 画面 2 表示開始アドレス 0 (LSB)							
開始Addr ビット7	開始Addr ビット6	開始Addr ビット5	開始Addr ビット4	開始Addr ビット3	開始Addr ビット2	開始Addr ビット1	開始Addr ビット0

REG[0Fh] 画面 2 表示開始アドレス 1 (MSB)							
開始Addr ビット15	開始Addr ビット14	開始Addr ビット13	開始Addr ビット12	開始Addr ビット11	開始Addr ビット10	開始Addr ビット9	開始Addr ビット8

画面 2 開始アドレスレジスタ

これら 2 つのレジスタの 16 ビットで画面 2 開始アドレスを設定します。画面 2 は、画面 1 データの直ぐ次に表示され、1 ライン上の左端のピクセルから開始します。画面 1 の垂直サイズが実際の表示以上である場合、画面 2 を見ることはできません。

ランドスケープモードでは、これらのレジスタは、表示させる画面のオフセット値を表示メモリの最初のバイトにワードで設定しています。これらのアドレスを 1 ワード分変更すると、現在の色深度にしたがって、2~16 ピクセルの範囲で表示開始位置が変更されます。

分割画面処理はポートレートモードではサポートされておらず、ポートレートモードが選択されていればこのレジスタは使用されません。この場合の色深度ごとの最小移動ピクセル数については、

“表5-1 開始アドレスを使用してパンされるピクセルの数”を参照してください。

画面 1 開始アドレスレジスタ REG[0C]、REG[0D] と REG[10] については、“レジスタ”(C-2-17ページ)を参照してください。

例

例5： 200 走査線の画像 1 と 40 走査線の画像 2 を表示します。画像 2 は表示バッファの最初 (オフセット0) に位置し、すぐ後に画像 1 がきます。320 × 240 の画面と 4bpp の色深度を想定しています。

- 画面 1 の垂直サイズレジスタ値を計算します。
- 垂直サイズ = 200 = C8h
- C8h を垂直サイズ LSB の REG[13h] に書き込み、00h を垂直サイズ MSB の REG[14h] に書き込みます。
- 画面 1 開始ワードアドレスレジスタ値を計算します。
- 画面 2 は表示メモリの最初に位置しています。そのため、画面 2 データが占めるバイト数を計算しなければなりません。
- バイト数 / 1ライン = ピクセル数 / 1ライン = ピクセル数 / 1バイト = $320 / 2 = 160$
- 総バイト数 = (バイト数 / 1ライン) × ライン数 = $160 \times 40 = 6,400$
- 画面 2 は、6,400 バイト (0 から 6399) 必要とします。そのため、画面 1 の開始アドレスオフセットは、6,400 バイトでなければなりません。(6400 バイト = 3200 ワード = C80h ワード)
- 画面 1 開始ワードアドレス MSB の REG[0Dh] に 0Ch を設定し、画面 1 開始ワードアドレス LSB の REG[0Ch] に 80h を設定します。
- 画面 2 の開始ワードアドレスレジスタ値を計算します。

画面 2 表示データは、表示バッファの先頭から読み出されます。ここでは、画面 2 の開始ワードアドレスレジスタの LSB および MSB が、両方共、0 に設定されていることを確認してください。

6 LCD電源制御とパワーセーブモード

6.1 LCD電源制御

適切にLCD 電源を制御して、LCD パネルの長期的な劣化を防止したり、電源遮断時や電源投入時に目障りなラインが表示するのを防止する必要があります。また、LCD 回路の信号を遮断する前にLCD 電源を放電させることができます。

正常な LCD 電源制御では、LCD 電源を使用不可にしてから、LCD 信号が遮断されるまで時間的な遅延があります。LCD 信号は、電源投入中、LCD への電源供給前にアクティブになっている必要があります。時間間隔は、電源供給の設計により決まります。

SID13705 ブロックは、ソフトウェアパワーセーブビット (REG[03h]) を用いて、またはハードウェアパワーセーブ要求に対応して自動的に電源制御を行います。SID13705 ブロックは、パワーセーブモードが設定された後の 1 フレーム、LCD 電源を使用不可にし、また LCD 回路信号によって、127 フレーム間完全に LCD 電源供給を放電させ続けます。大多数のアプリケーションについて、内部電源制御は適した方法です。

LCD 回路信号を遮断する前に、LCD 電源供給を放電するためには、内部的な時間遅延が、不十分であるか、または、遅延が余りにも長いので、設計者が短くしようとする状況が発生する場合があります。本章では、手動で LCD インタフェースを電源投入または電源遮断するための手順について詳細に説明します。

6.2 レジスタ

REG[03h] モードレジスタ 2							
				LCDPWR Override	ハードウェア パワーセーブ 使用可能	ソフトウェア パワーセーブ ビット1	ソフトウェア パワーセーブ ビット0

LCD 電源 (LCDPWR) Override ビットは、トグル後に、LCD 電源を 1 フレーム間強制的に非アクティブにします。このビットに“1”が設定されている限り、LCD 電源は、使用不可になります。

ハードウェアパワーセーブ使用可能ビットは、ハードウェアパワーセーブ要求 (GPIO0) に応じて、アクティブにするために設定しなければなりません。

ソフトウェアパワーセーブビットは、ソフトウェアパワーセーブモードを設定および再設定するために使用します。ノーマル動作のためには“11”が、またパワーセーブには“00”が設定されます。

ハードウェアまたはソフトウェアパワーセーブモードのどちらかを設定した後、表示パネルの LCD 回路信号は、128 フレームをアクティブにします。パワーオフ制御のパワーセーブモードを設定する前に、LCDPWR Override ビットを設定することにより電源供給停止状態になります。パワーオン状態で、LCDPWR Override がリセットされる前にパワーセーブモードがリセットされてしまうと、電源がパネルに供給される前に LCD 回路信号がアクティブになります。

6.3 LCD イネーブル/ディセーブル

この章では、手動による LCD パネルの電源投入および電源切断の手順を説明します。これらは、パネルに接続した電源供給が、電源遮断による放電で 127 フレーム以上必要な場合、もしくはパネルが LCD 電源を使用可能にする前に LCD 回路を起動させることが必要である場合に、ここで説明する手順を使用してください。

現在、LCD 回路には、LCD パワーより先行してアクティブになるような環境はありません。

注: 127 フレーム期間が長く表示がブランクであれば、いろいろな手段を行う前に、フレーム期間を短くするように水平と垂直のサイズの再プログラミングを行ってください。

電源オン/イネーブル手順

以下に、手動で LCD パネルに電源投入するための推奨的な手順を述べます。

また、これは LCD 電源が LCD 回路より後に供給されなければならない場合に使用します。

1. REG[03h]ビット3 (LCDPWR Override) を“1”に設定します。LCD 電源が使用不可になっていることを確認してください。
2. LCD 回路を使用可能にします。これは、ハードウェアパワーセーブモードを使用不可にするために、GPIO0 を“ロー”に設定するか、および / もしくは REG[03h]ビット1-0 に“11”を設定してソフトウェアパワーセーブを使用不可にすることによって行います。
3. 垂直非表示期間を“x”回カウントします。(オプション)
“x”は、LCD 回路が LCD 電源投入前に使用可能にされ、等価の垂直非表示期間に変換される時間と一致します。たとえば、72Hz では非表示期間を 36 回カウントすると 1 / 2 秒の遅延となります。
4. REG[03h]ビット3 に“0”を設定します (LCD 電源を使用可能にする)。

電源オフ/ディセーブル手順

以下に、手動で LCD パネルを電源切断するための推奨的な手順を述べます。この手順は、電源供給の放電の要求が、デフォルトの 127 フレームよりも大きい場合に使用します。

1. REG[03h] ビット3 (LCDPWR) を“1”に設定します – LCD電源が使用不可になります。
2. 垂直非表示期間を“x”回カウントします。“x”は、等価な垂直非表示期間に変換した電源供給放電時間と一致します。
3. REG[03h] にソフトウェアパワーセーブを設定するか、GPIO0 によりハードウェアパワーセーブを設定することで LCD 回路を使用不可にします。パワーセーブモード設定後、LCD 回路信号が使用不可になる以前は、127 フレームあることを忘れないでください。

7 ハードウェア回転

7.1 はじめに

最近のアプリケーションの多くは、ポートレートオリエンテーションでLCDパネルを使用します(主に、LCD パネルはランデスケープが主流です)。この場合、表示画像を回転させることが必要になります。この回転は、SID13705 ブロックの性能では実行せずにソフトウェアで行うことも可能ですが、SID13705 ブロックのハード機能によって十分実行させることができます。

ここでは、表示回転について“SID13705 Hardware Functional Specification”(X27A-A-001-01)に説明されているハードウェア機能説明に加えて説明します。

SID13705 ブロックは2つのポートレートモードをサポートしています。デフォルトポートレートモードと代替ポートレートモードです。


7.2 デフォルトポートレートモード

デフォルトポートレートモードは、ポートレートモード使用に対して消費電力を少なくするように設計されています。消費電力を少なくするには、交換条件が伴います。


2つのモードの最も明らかな違いは、デフォルトポートレートモードは、ポートレートモードで使用するポートレート画像の幅が、2の階乗—つまり240ラインパネルが256ピクセルの仮想幅を設定する必要があることです。さらに、デフォルトポートレートモードは、2ライン増分の表示画面をスクロールすることができます。

デフォルトポートレートモードを使用する利点として、より遅い入力クロックを使用することができます。消費電力を低く抑えることができます。下記の図は、デフォルトポートレートモードでSID13705 ブロックをメモリレイアウトして見る方法を描いています。この例では、320×240のパネルサイズです。

物理メモリ開始アドレス



プログラマーが見る画像
＝表示バッファ中の画像



SID13705 ブロックにより回転させられた
表示バッファ内の画像

図7-1 画面の画像と表示バッファ内に保存される画像の関係

プログラム開発者から見たメモリ内の画像は、図7-1に示された左側の図です。256ピクセルの水平ストライドがある寸法240×320でセットアップされたパネルとして、正確にメモリをアクセスします。そして画像のメモリアドレスは、A→BとC→D方向で書き込まれます。

SID13705 ブロックは、その画像をハードウェア透視画法によりB→DとA→C方向に回転させ画像データを保存します。

7.3 代替ポートレートモード

代替ポートレートモードは、ライン幅の2の階乗にはなりません。240ライン上で画像を回転させるには、240ピクセルのポートレートサイズが必要です。代替ポートレートモードでは、開始アドレスレジスタの変更に対応して、1回に1ライン上をスクロールさせることができます。しかし、同じフレームレートを達成するためには、2×高速な入力クロックを必要としますので、消費電力も大きくなります。

下記の図は、SID13705ブロックで代替ポートレートモードをメモリレイアウトして見る方法を描いています。この例では、480×320のパネルサイズです。代替ポートレートモードでは、ストライドが240ピクセルと同じくらい小さくなることがありますので注意してください。




図7-2 画面の画像と表示バッファ内に保存される画像

プログラム開発者から見たメモリ内の画像は、図7-2に示された左側の図です。寸法480×320のパネルとして正確にメモリにアクセスします。そして画像のメモリアドレスは、A→BとC→D方向で書き込まれます。

SID13705ブロックは、その画像をハードウェア透視画法によりB→DとA→C方向に回転させ画像データを保存します。

デフォルトポートレートモードと比べた代替ポートレートモードの重要な要因は、隣接しない画面メモリ領域を得ることができることです。たとえば、1bppでデフォルトポートレートモードの640×480パネルには、40,960バイト(40Kb)が必要になります。未使用メモリはありますが、連続していません。同じ条件での代替ポートレートモードでは、アプリケーションに使用する2,560バイトの連続するメモリを除いた38,400バイトが必要です。事実、メモリ使用の違いは、ポートレートモードで確実に実行できるかできないかによる違いです。

7.4 レジスタ

このセクションでは、ポートレートモード動作を構築するために使用するレジスタについて説明します。

REG[0Ch] 画面 1 開始ワードアドレス LSB							
ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0

REG[0Dh] 画面 1 開始ワードアドレス MSB							
ビット15	ビット14	ビット13	ビット12	ビット11	ビット10	ビット9	ビット8

REG[0Eh] 画面 1 開始ワードアドレス MSB							
n/a	n/a	n/a	n/a	n/a	n/a	n/a	bit 16

画面 1 開始アドレスレジスタは、ポートレートモード用に設定します。ポートレートモードでは、オフセット値は、1 バイトに対して開始アドレスレジスタに格納されます。反対に 1 ワードオフセットは表示メモリに格納されます。

初期に必要なオフセット値は、ポートレートモードストライド (バイトで) 1 以下です。

REG[1Ch] ラインバイトカウントレジスタ							
ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0

ラインバイトカウントレジスタより、SID13705 ブロックにポートレートモードの連続表示する 2 ライン間の幅をバイト数で通知します。ラインバイトカウントレジスタは、ポートレートモード動作において使用されます。SID13705 ブロックがランドスケープ表示モードの時、このレジスタの内容は使用されません。

REG[1Bh] ポートレートモードレジスタ							
ポートレートモード 使用可能	ポートレートモード選択	n/a	n/a	n/a	ポートレートモードメモリ クロック選択	ポートレートモード ピクセル クロック選択 ビット1	ポートレートモード ピクセル クロック選択 ビット0

ポートレートモードレジスタは、ポートレートモードをサポートする項目を格納します。

最初は、ポートレートモード使用可能ビットです。このビットが“0”の時、SID13705 ブロックはランドスケープモードとなり、このレジスタのこれ以降の設定および REG[1Ch] のラインバイトカウントは無視されます。このビットが“1”の時、ポートレート表示モードが使用可能になります。

ポートレートモード選択ビットは、“デフォルトモード”か“代替モード”かを選択します。

このビットに“0”を設定するとデフォルトポートレートモードであり、一方“1”を設定すると代替ポートレートモードになります。

ポートレートモードメモリクロック選択は、最終 MCLK 値が 25MHz 以下であれば、別の省電力測定が使用可能になります。メモリクロック選択は、SID13705 ブロックに CPU アクセス時、一時的にメモリクロック周期を増加させ、アクセスが終了した時、減速させます。これは、最小の消費電力を実現させます。

ポートレート表示モードでは、CLKI (入力クロック) は、CLK として SID13705 ブロックのポートレートのセクションを回っています。CLK 信号から MCLK 値は、“SID13705 Hardware Functional Specification” (X27A-A-001-01) の表8-8 で説明されたように決定されます。MCLK 値が 25MHz 以下であるならば、ポートレートモードメモリクロック選択は使用可能になります。

7.5 制限

SID13705 ブロックでポートレートモードを使用する場合、分割画面操作がサポートされていないという制限があります。

2つのポートレートモードの比較を次に示します：

表7-1 デフォルトおよび代替ポートレートモード比較

項 目	デフォルトポートレートモード	オルタネートポートレートモード
メモリへの要求	回転した画像の幅は、2の階乗でなければなりません。多くの場合、仮想画像はその使用しない右側の領域と不必要なメモリ空間を必要とします。たとえば、320×240×4bppの画像は38,400バイトのメモリを必要としますが、40kバイトのアドレス空間があれば可能となります。ところが仮想画像が512×240×4bppとなり、61,440バイトのメモリを必要としますので、40kバイトのアドレス空間には収まらず不可能となります。	仮想イメージは必要なし
クロックへの要求	CLKはPCLKと同速	MCLKはPCLKの2倍が必要 たとえば、パネルが3MHz PCLKを必要とするとき、CLKは6MHzであることが必要です。CLKの上限が25MHzであるためPCLKが12.5MHzを超える場合には使用できません。
消費電力	低消費電力	デフォルトモードより消費電力は高い
パンニング	垂直方向パンニングは2ライン毎	垂直方向パンニングは1ライン毎
パフォーマンス	標準のパフォーマンス	デフォルトモードよりハイパフォーマンス

7.6 例

例6： 2bpp で 320 × 240 パネルのデフォルトポートレートモードを使用可能にする方法

ランドスケープモードからポートレートモードに切り換える前に、変換をスムーズに行なうために表示メモリをクリアしておかなければなりません。ビデオメモリがクリアされていない場合、表示メモリ中の画像は、ハードウェアにより自動的に回転せず、歪曲された画像が短い時間表示されます。

代替ポートレートモードが使用されている場合、CLK 信号は、PCLK 信号の半分に分周されます。入力クロック分周ビット (REG[02]) が設定されていても、簡単に分周器をリセットすることができます。このようにすると、PCLK は、ランドスケープモードで使用している周波数と同じになり、現状の水平および垂直非表示期間を使用することができます。もし、入力クロック分周ビットが設定されていない場合、PCLK を基にフレームレートを再計算しなければなりません。この例では、デフォルトポートレートモード手法を選択することにより、水平および垂直非表示時間 (フレームレート) の再計算は行っておりません。

- 画面 1 開始ワードアドレスレジスタを計算して設定します。
- オフセットバイト数 = $(幅 \times (ビット数 / 1ピクセル) / 8) - 1 = (256 \times 2 / 8) - 1 = 63 = 003Fh$
 (“幅” は、ポートレートモード表示の幅です – この場合、240 ピクセルまたは 256 よりも 2 の階乗大きい)
- 画面 1 表示開始ワードアドレス LSB (REG[0Ch]) を “3Fh” に、画面 1 表示開始ワードアドレス MSB (REG[0Dh]) を “00h” に設定します。
- ラインバイトカウントを計算します。
- ラインバイトカウントは 2 の階乗幅でなければなりません。
- ラインバイトカウント = $幅 \times (ビット数 / 1ピクセル) / 8 = 256 \times 2 / 8 = 64 = 40h$ 。
- ラインバイトカウント (REG[1C]) を “40h” に設定します。
- ポートレートモードを使用可能にします。
- この例ではデフォルトポートレートモード手法を使用します。ポートレートモードピクセルクロック選択ビットを変更しない場合、フレームレートを訂正するために非表示タイミングを再計算する必要はありません。
- 40h をポートレートモードレジスタ (REG[1Bh]) に書き込みます。

ここで、表示画面は、ポートレートモードを使用した設定になっております。表示メモリに対するオフセット 0 は、表示画面の左上隅に対応します。留意しなければならない事は、1 つのラインの最初のピクセルから次のラインの最初のピクセルまでのカウント (ストライドと言われるもの) が 64 バイトであるということです。

例7： 2bppで320×240パネルの代替ポートレートモードを使用可能にする方法

注: このモードではフレームレートの計算が必要になるため、次のパネル特性を知っていなければなりません：つまり 320×240 8 ビットカラーが、16 MHz入力クロックの 80Hz で実行されるということです。

前の例と同じく、ポートレートモードに切り換える前に、表示メモリをクリアしておかなければなりません。ビデオメモリがクリアされていない場合、表示メモリ中の画像は、ハードウェアにより自動的に回転せず、歪曲した画像が短い時間、表示されます。

- 画面 1 開始ワードアドレスレジスタを計算し設定します。
- オフセットバイト数 = (幅 × (ビット数 / 1ピクセル) / 8) - 1 = (240 × 2 / 8) - 1 = 59 = 003Bh
- 画面 1 表示開始ワードアドレス LSB (REG[0Ch]) を “3Bh” に、画面 1 表示開始ワードアドレス MSB (REG[0Dh]) を “00h” に設定します。
- ラインバイト数を計算します。
- ラインバイト数 = 幅 × (ビット数 / 1ピクセル) / 8 = 240 × 2 / 8 = 60 = 3Ch
- ラインバイト数 (REG[1C]) を “3Ch” に設定します。
- ポートレートモードを使用可能にします。
- この例では、代替ポートレートモード手法を使用します。MCLKオートスイッチまたはピクセルクロック選択設定を変更しません。
- “C0h” をポートレートモードレジスタ (REG[1Bh]) に書き込みます。
- フレームレート依存を再計算します。

この例では、ポートレートモード手法の使用を前提にしています。この手法では、ピクセルクロック選択ビットを操作しなくとも、PCLK 値は CLK/2 に等しくなります。

これらの例ではピクセルクロック選択ビットを使用しません。PCLK 値をデフォルト値よりも更に小さく分割する機能が SID13705 ブロックに付加されています。それは、非常に小さいパネル上でハードウェアポートレートモードをサポートするためです。

ピクセルクロック値が変更されると、必要なフレームレートが得られるように水平および垂直非表示時間を計算します。ここではフレームレート計算を実際に行なうよりも、“2.2 フレームレート計算” (C-2-3 ページ) のフレームレート計算を参照しただけで次の結果を得ることができます。

水平非表示期間 = 88h

垂直非表示期間 = 03h

この値をフレームレート演算式中に入れます。

$$\text{フレームレート} = \frac{PCLK}{(HDP + HNDP) \times (VDP + VNDP)}$$

$$\text{フレームレート} = \frac{\frac{16,000,000}{2}}{(320 + 88) \times (240 + 3)} = 80.69$$

この例では、水平非表示レジスタ (REG[08h]) は “07h” に設定し、垂直非表示レジスタ (REG[0Ah]) は、“03h” に設定します。

上記の式で $16,000,000/2$ は、この代替ポートレートモードが選択された時、2 で除算される入力クロックを表わしています。この例で指定された値では、入力クロック除算ビット (REG[02h]b4) は (ランドスケープ表示モードについてのフレームレート計算の結果として設定される値) リセットされることを確認してください。

他のレジスタは変更する必要がありません。

ここで、表示画面は、ポートレートモードを使用した設定になっております。表示メモリのオフセット 0 は、画面の左上隅に対応します。表示メモリは、ランドスケープモードの場合とまったく同じようにアクセスされます

これは代替ポートレートモードであるため、デフォルトポートレートモードのように注意しなければならない 2 の階乗の幅は、ここでは問題となりません。その幅は、ポートレートモード幅と同じです。この場合は 60 バイトです。

例8： 前記のポートレート画像を右に4ピクセルパンし、それを6ピクセル上にスクロールする方法

4 ピクセルだけパンするには、開始アドレスを進める必要があります。

- 開始アドレスの変更量を計算します。

バイト数 = ピクセル数 × (ビット数 / 1ピクセル) / 8 = $4 \times 2 / 8 = 1$ bytes

- 上記の演算で、計算された値だけ開始アドレスレジスタが増加されます。

この場合、開始アドレスレジスタに書き込む値は、80h ($7Fh + 1 = 80h$)。

4 ラインだけスクロールするには、表示の 4 ラインのオフセット値だけ開始アドレスを変更します。

- 開始アドレスの変更量を計算します。

(バイト数 / 1 ライン) = ラインバイト数 = 64

バイト数 = ライン × (バイト数 / 1 ライン) = $4 \times 64 = 256 = 100h$

- 上記の演算で、計算された値だけ開始アドレスレジスタが増加されます。

この場合、181h ($81h + 100h$) が画面1開始アドレスレジスタに書き込まれます。

画面 1 表示開始ワードアドレスLSB (REG[0Ch]) を “81h” に、画面 1 表示開始ワードアドレスMSB (REG[0Dh]) を “01h” に設定します。

セイコーエプソン株式会社 電子デバイス営業本部

ED営業推進部	〒191-8501 東京都日野市日野421-8
IC営業技術G	TEL (042) 587-5816 (直通) FAX (042) 587-5624
〈東日本〉	
ED東京営業部	〒191-8501 東京都日野市日野421-8
東京IC営業G	TEL (042) 587-5313 (直通) FAX (042) 587-5116
〈西日本〉	
ED大阪営業部	〒541-0059 大阪市中央区博労町3-5-1 エプソン大阪ビル15F
	TEL (06) 6120-6000 (代表) FAX (06) 6120-6100
〈東海・北陸〉	
ED名古屋営業部	〒461-0005 名古屋市東区東桜1-10-24 栄大野ビル4F
	TEL (052) 953-8031 (代表) FAX (052) 953-8041
〈長野〉	
ED長野営業部	〒392-8502 長野県諏訪市大和3-3-5
	TEL (0266) 58-8171 (直通) FAX (0266) 58-9917
〈東北〉	
ED仙台営業所	〒980-0013 宮城県仙台市青葉区花京院1-1-20 花京院スクエア19F
	TEL (022) 263-7975 (代表) FAX (022) 263-7990

インターネットによる電子デバイスのご紹介 <http://www.epson.co.jp/device/>