ゲートアレイ

ゲートアレイ

エプソンのゲートアレイは電源、信号配置を自由に設定できるため、既存品の置換えにも最適です。2012年にはお客様のご要求にお応えし、0.35umプロセスで5V単一電源を対応するS1L5V000シリーズを新規に開発、集積度と消費電力の改善にも貢献します。

ラインアップ

ゲートアレイ ラインアップ

S1L70000シリーズ:低電圧・高速・高集積CMOSゲートアレイ

ステイタス MP
シリーズ名 S1L70000シリーズ
特長
  • 超高集積(0.18µm CMOS4 層/ 5 層/ 6 層配線プロセス採用)
  • 高速動作(内部ゲート遅延 1.8V 時 43.6ps 2 入力 NAND Typ.)
  • 駆動能力(IOL=2, 4, 8, 12mA / 3.3V 時, IOL=1, 2, 4, 6mA / 1.8V 時, IOL=0.75, 1.5, 3, 4.5mA / 1.5V 時)
  • RAM(同期型), 各種マクロセル搭載可能
機種名 4層Al S1L70084 S1L70174 S1L70314
5層Al S1L70085 S1L70175 S1L70315
6層Al S1L70086 S1L70176 S1L70316
搭載ゲート数 86.6K 173.0K 316.5K
使用可能ゲート数 4層Al 64.9K 112.5K 205.7K
5層Al 69.3K 121.1K 221.5K
6層Al 73.6K 129.8K 237.4K
トータル端子数
微細ピッチ
80µm 60 - -
70µm - 112 144
遅延時間 内部ゲート tpd=43.6ps(1.8V時, F/O=1,標準配線負荷)
入力バッファ tpd=181ps(3.3V時, F/O=2, 標準配線負荷)
出力バッファ tpd=1,510ps(3.3V/1.8V時, CL=15pF)
I/Oレベル LVCMOS、LVTTL、PCI-3.3V
入力モード LVCMOS、LVTTL、LVCMOSシュミット、PCI-3V、プルアップ/プルダウン、レベルシフタ、Fail-safe、Gated
出力モード ノーマル、オープンドレイン、3ステート、双方向、レベルシフタ、Fail-safe、Gated

使用可能ゲート数については、回路によって異なりますので目安としてお考えください。

S1L60000シリーズ:低電圧・高速・高集積CMOSゲートアレイ

ステイタス MP
マニュアル S1L60000シリーズ デザインガイド PDF (3,434kb)
マニュアル補足資料 S1L60000シリーズ 入出力バッファの一覧表/デザインガイド補足資料
シリーズ名 S1L60000シリーズ
特長
  • 超高集積(0.25µm CMOS3 層/ 4 層配線プロセス採用)
  • 高速動作(内部ゲート遅延 2.5V 時 107ps 2 入力 NAND Typ.)
  • 駆動能力(IOL=0.1, 1, 3, 6, 12mA / 3.3V 時, IOL=0.1, 1, 3, 6, 9,18mA / 2.5V 時,
    IOL=0.05, 0.3, 1, 2, 3, 6mA / 2.0V 時, IOL=0.045, 0.27, 0.9, 1.8, 2.7, 5.4mA / 1.8V 時)
  • RAM(同期型、非同期型), PLL, 各種マクロセル搭載可能
機種名 3層Al S1L60000シリーズマスタ一覧 PDF
4層Al
搭載ゲート数
使用
可能
ゲート数
3層Al
4層Al
トータル
端子数
微細
ピッチ
80µm
70µm
遅延
時間
内部
ゲート
tpd=107ps(2.5V時, F/O=1,標準配線負荷)
入力
バッファ
tpd=270ps(2.5V時, F/O=2, 標準配線負荷)
出力
バッファ
tpd=1600ps(2.5V時, CL=15pF)
I/Oレベル CMOS、LVTTL、PCI-3.3V
入力モード CMOS、LVTTL、プルアップ/プルダウン、シュミット、レベルシフタ、Fail-safe、Gated
出力モード ノーマル、オープンドレイン、3ステート、双方向、レベルシフタ、Fail-safe、Gated

使用可能ゲート数については、回路によって異なりますので目安としてお考えください。

S1L50000シリーズ:5V インタフェース対応 高速・高集積CMOSゲートアレイ

ステイタス MP
マニュアル S1L50000シリーズ デザインガイド PDF (2,955kb)
マニュアル補足資料 S1L50000シリーズ 入出力バッファの一覧表/デザインガイド補足資料
シリーズ名 S1L50000シリーズ
特長
  • 高集積(0.35µm CMOS2 層/ 3 層/ 4 層配線プロセス採用)
  • 高速動作(内部ゲート遅延 3.3V 時 0.14ns 2 入力 Power-NAND Typ.)
  • 低消費電力(内部セル3.3V 時0.7µW / MHz / BC)
  • 駆動能力(IOL=0.1, 1, 3, 8, 12, 24mA, PCI / 5.0V 時, IOL=0.1, 1, 2, 6, 12mA, PCI / 3.3V 時,
    IOL=0.1, 0.5, 1, 3, 6mA / 2.5V 時, IO L=0.05, 0.3, 0.6, 2, 4mA / 2.0V 時)
  • RAM(非同期型), PLL, 各種マクロセル搭載可能
機種名 2層Al S1L50000シリーズマスタ一覧 PDF
3層Al
4層Al
搭載ゲート数
使用可能
ゲート数
2層Al
3層Al
4層Al
トータル端子数
微細ピッチ
80µm
70µm
遅延時間 内部ゲート tpd=0.14ns(3.3V 時,F/O=2, 標準配線負荷)、0.21ns(2.0V 時,F/O=2, 標準配線負荷)
入力バッファ tpd=0.38ns (5.0V 時,F/O=2, 標準配線負荷)レベルシフタ、0.4ns (3.3V 時,F/O=2,標準配線負荷)、1.3ns(2.0V 時,F/O=2,標準配線負荷)
出力バッファ tpd=2.12ns (5.0V 時)レベルシフタ、2.02ns (3.3V 時) 、3.9ns(2.0V 時)、CL=15pF
I/Oレベル CMOS、LVTTL、PCI-5V、PCI-3.3V
入力モード LVTTL、CMOS、プルアップ/プルダウン、シュミット、Fail-safe、Gated
出力モード ノーマル、オープンドレイン、3 ステート、双方向、Fail-safe、Gated

使用可能ゲート数については、回路によって異なりますので目安としてお考えください。

S1L5V000 シリーズ:5V単一電源対応 高集積CMOSゲートアレイ

ステイタス MP
マニュアル S1L5V000シリーズデザインガイド PDF (2,396kb)
マニュアル補足資料 S1L5V000シリーズ 入出力バッファの一覧表/デザインガイド補足資料
シリーズ名 S1L5V000シリーズ
特長
  • 高集積(0.35µm CMOS2 層/ 3 層/ 4 層配線プロセス採用)
  • 高速動作(内部ゲート遅延:5.0V時 0.19ns、3.3V時 0.29ns、2入力Power-NAND Typ.)
  • 低消費電力(内部セル:5.0V時 1.3uW/MHz/BC、3.3V時 0.54uW/MHz/BC)
  • 駆動能力(IOL=0.1, 1, 3, 8, 12, 24mA/5.0V時、IOL=0.1, 1, 2, 6, 10mA/3.3V時)
機種名 2層Al S1L5V012 S1L5V042 - S1L5V112 - S1L5V252 -
3層Al S1L5V013 S1L5V043 S1X5V513 S1L5V113 S1X5V523 S1L5V253 S1X5V533
4層Al S1L5V014 S1L5V044 S1X5V514 S1L5V114 S1X5V524 S1L5V254 S1X5V534
搭載ゲート数 8.9K 42.0K 26.0K 109.3K 90.3K 254.4K 235.0K
使用可能
ゲート数
2層Al 2.7K 12.6K - 32.8K -

63.6K

-

3層Al 5.4K 25.2K 14.3K 65.6K 49.7K 139.9K 129.3K
4層Al 6.2K 29.4K 16.9K 76.5K 58.7K 165.4K 152.8K
トータル端子数
微細ピッチ
48 104 168 256
遅延時間 内部ゲート tpd=0.19ns(5.0V時、F/O=2、標準配線負荷)、 tpd=0.29ns(3.3V時、F/O=2、標準配線負荷)
入力バッファ tpd=0.45ns(5.0V時、F/O=2、標準配線負荷)、tpd=0.55ns(3.3V時、F/O=2、標準配線負荷)
出力バッファ tpd=2.07ns(5.0V時)、 tpd=2.95ns(3.3V時)、CL=15pF
I/Oレベル CMOS、TTL 、LVTTL
入力モード TTL、LVTTL、CMOS、プルアップ/プルダウン、シュミット、Fail-safe、Gated
出力モード ノーマル、オープンドレイン、3ステート、双方向、Fail-safe、Gated

使用可能ゲート数については、回路によって異なりますので目安としてお考えください。