エンベデッドアレイ

エンベデッドアレイ

エンベデッドアレイは、スタンダードセル、ASSP等の特定用途向ハードマクロを搭載し、かつお客さまの回路をSea of Gateで実現、混載可能なセミカスタムICです。
高集積・高機能セルのハードマクロ化により、システムオンチップが可能であり、ロジック部の Sea of Gate 化により配線工程以後は、ゲートアレイと同等の開発期間を実現します。
また、LSIの下地(ベースバルク)の再利用が可能で、ロジック部のみの変更であれば、ゲートアレイと同等の開発期間で改変が行えます。

ラインアップ

エンベデッドアレイ設計方法

エンベデッドアレイの設計方法は、最初にシステム設計を行い、ロジック部分のゲート数、および搭載するマクロセルを決定したのち、ベースバルクの製造を開始します。ベースバルクは必要なハードマクロセルを搭載し、あわせてロジック部の Sea of Gateを敷き詰めたもので、配線工程前まで製造を進めます。この製造作業と平行して、通常のゲートアレイと同様にロジック部回路設計~レイアウト後シミュレーションFixまでの作業を行い、サインオフ後に配線工程を行います。サインオフ後はゲートアレイと同等の納期でサンプル出荷されます。またLSIのベースバルクは再利用が可能ですので、ロジック部の回路変更のみであれば、ゲートアレイと同等の開発費・開発納期で改変が可能です。

エンベデッドアレイ設計方法

エンベデッドアレイ ラインアップ

S1X80000シリーズ

ステイタス MP
マニュアル

S1X80000/S1K80000シリーズデザインガイド PDF (1,519kb)

シリーズ名 S1X80000シリーズ
特長
  • 高集積(0.15μm CMOS 4/5層配線プロセス採用、74Kゲート/mm2)
  • 高速動作(内部ゲート遅延:33ps/1.8V、2入力NAND Typ.)
  • 電源電圧選択可能 単一電源動作(1.8V、LDO内蔵による3.3V)
    2電源動作(I/O:3.3V/内部:1.8V)
  • 低消費電力(内部セル:0.063μW/MHz/gate、2入力NAND標準/1.8V)
  • 駆動能力(IOL=2,4,8,12mA/3.3V)
マクロセル RAM、PLL, LVDS、RSDS、各種マクロセル搭載可能
パッケージ QFP48~256ピン、PBGA、PFBGA、QFN

S1X70000シリーズ

ステイタス MP
マニュアル

S1K70000/S1X70000シリーズ 5Vトレラントデザインガイド PDF (7,610kb)

S1K70000/S1X70000シリーズデザインガイド PDF (6,723kb)

シリーズ名 S1X70000シリーズ
特長
  • 高集積(0.18μm CMOS 3/4/5/6層配線プロセス採用、搭載ゲート数:最大530万ゲート)
  • 高速動作(内部ゲート遅延:43.6ps/1.8V、2入力NAND Typ.)
  • 電源電圧選択可能 単一電源動作(1.8V、1.5V)
    2電源動作(I/O:3.3V/内部:1.8V、I/O:2.5V/内部:1.8V、I/O:3.3V/内部:1.5V、I/O:2.5V/内部:1.5V)
  • 低消費電力(内部セル:0.077μW/MHz/gate、2入力NAND標準/1.8V)
  • 駆動能力(IOL=2,4,8,12mA/3.3V時、IOL=1.5,3,6,9mA/2.5V時、IOL=1,2,4,6mA/1.8V時、IOL=0.75,1.5,3,4.5mA/1.5V時)
マクロセル RAM、ROM、MCU、PLL, LVDS、RSDS、各種マクロセル搭載可能
パッケージ QFP48~256ピン、PBGA、PFBGA、QFN

S1X60000シリーズ

ステイタス MP
マニュアル S1X60000シリーズ デザインガイド PDF (11,440kb)
シリーズ名 S1X60000シリーズ
特長
  • 高集積(0.25μm CMOS 3/4/5層配線プロセス採用、搭載ゲート数:最大250万ゲート)
  • 高速動作(内部ゲート遅延:107ps/2.5V、2入力Power NAND Typ.)
  • 電源電圧選択可能 単一電源動作(2.0V、2.5V)
    2電源動作(I/O:3.3V/内部:2.5V、I/O:3.3V/内部:2.0V)
  • 低消費電力(内部セル:0.18μW/MHz/gate、2入力NAND標準/2.5V)
  • 駆動能力(IOL=0.1,1,3,6,12,24mA/3.3V時、IOL=0.1,1,3,6,12,24mA/2.5V時、IOL=0.05,0.3,1,2,4,8mA/2.0V時)
マクロセル RAM、ROM、Flash、MCU、PLL、LVDS、RSDS、各種マクロセル搭載可能
パッケージ QFP48~256ピン、PBGA、PFBGA、QFN

S1X50000シリーズ

ステイタス MP
マニュアル S1X50000シリーズ デザインガイド PDF (2,072kb)
シリーズ名 S1X50000シリーズ
特長
  • 高集積(0.35μm CMOS 3/4層配線プロセス採用)
  • 高速動作(内部ゲート遅延:150ps/3.3V、2入力Power NAND Typ.)
  • 電源電圧選択可能 単一電源動作(2.0V、2.5V、3.3V)
    2電源動作(I/O:5.0V/内部:3.3V、I/O:3.3V/内部:2.5V、I/O:3.3V/内部:2.0V)
  • 低消費電力(内部セル:0.37μW/MHz/gate、2入力NAND標準/3.3V)
  • 駆動能力(IOL=0.1,1,3,8,12,24mA/5.0V時、IOL=0.1,1,2,6,12mA/3.3V時、IOL=0.1,0.5,1,3,6mA/2.5V時、IOL=0.05,0.3,0.6,2,4mA/2.0V時)
マクロセル RAM、ROM、Flash、MCU、PLL、アナログセル、LVDS、RSDS、各種マクロセル搭載可能
パッケージ QFP48~256ピン、PBGA、PFBGA、QFN、WCSP