このページの先頭
EPSON
半導体


製品情報： ASIC [ゲートアレイ]

ゲートアレイ

エプソンのゲートアレイは0.25μmプロセスS1L60000シリーズをはじめ、高速・高集積、低消費電力を特長とする豊富なラインアップを取りそろえております。

ラインアップ

 

ゲートアレイ便利ツール

ライブラリパック用ツール

ゲートアレイ ラインアップ

S1L70000シリーズ：低電圧・高速・高集積CMOSゲートアレイ

ステイタス MP
シリーズ名 S1L70000シリーズ
特長
  • 超高集積（0.18μm CMOS4 層／ 5 層／ 6 層配線プロセス採用）
  • 高速動作（内部ゲート遅延　1.8V 時 43.6ps 2 入力 NAND Typ.）
  • 駆動能力（IOL=2, 4, 8, 12mA ／ 3.3V 時, IOL=1, 2, 4, 6mA ／ 1.8V 時, IOL=0.75, 1.5, 3, 4.5mA ／ 1.5V 時）
  • RAM（同期型）, 各種マクロセル搭載可能
機種名 4層Al S1L70084 S1L70174 S1L70314
5層Al S1L70085 S1L70175 S1L70315
6層Al S1L70086 S1L70176 S1L70316
搭載ゲート数 86,534 172,972 316,440
使用可能ゲート数 4層Al 64,901 112,432 205,686
5層Al 69,227 121,080 221,508
6層Al 73,554 129,729 237,330
トータル端子数
微細ピッチ		 80μm 60 - -
70μm - 112 144
遅延時間 内部ゲート tpd=43.6ps（1.8V時, F/O=1,標準配線負荷）
入力バッファ tpd=181ps（3.3V時, F/O=2, 標準配線負荷）
出力バッファ tpd=1,510ps（3.3V／1.8V時, CL=15pF）
I／Oレベル LVCMOS、LVTTL、PCI-3.3V
入力モード LVCMOS、LVTTL、LVCMOSシュミット、PCI-3V、プルアップ／プルダウン、レベルシフタ、Fail-safe、Gated
出力モード ノーマル、オープンドレイン、3ステート、双方向、レベルシフタ、Fail-safe、Gated

使用可能ゲート数については、回路によって異なりますので目安としてお考えください。

このページの先頭へ

S1L60000シリーズ：低電圧・高速・高集積CMOSゲートアレイ

ステイタス MP
マニュアル S1L60000シリーズ デザインガイド (3,434kb)
マニュアル補足資料 S1L60000シリーズ 入出力バッファの一覧表／デザインガイド補足資料
シリーズ名 S1L60000シリーズ
特長
  • 超高集積（0.25μm CMOS3 層／ 4 層配線プロセス採用）
  • 高速動作（内部ゲート遅延　2.5V 時 107ps 2 入力 NAND Typ.）
  • 駆動能力（IOL=0.1, 1, 3, 6, 12mA ／ 3.3V 時, IOL=0.1, 1, 3, 6, 9,18mA ／ 2.5V 時,
    IOL=0.05, 0.3, 1, 2, 3, 6mA ／ 2.0V 時, IOL=0.045, 0.27, 0.9, 1.8, 2.7, 5.4mA ／ 1.8V 時）
  • RAM（同期型、非同期型）, PLL, 各種マクロセル搭載可能
機種名 3層Al S1L60000シリーズマスタ一覧
4層Al
搭載ゲート数
使用
可能
ゲート数		 3層Al
4層Al
トータル
端子数
微細
ピッチ		 80μm
70μm
遅延
時間		 内部
ゲート		 tpd=107ps（2.5V時, F/O=1,標準配線負荷）
入力
バッファ		 tpd=270ps（2.5V時, F/O=2, 標準配線負荷）
出力
バッファ		 tpd=1600ps（2.5V時, CL=15pF）
I／Oレベル CMOS、LVTTL、PCI-3.3V
入力モード CMOS、LVTTL、プルアップ／プルダウン、シュミット、レベルシフタ、Fail-safe、Gated
出力モード ノーマル、オープンドレイン、3ステート、双方向、レベルシフタ、Fail-safe、Gated

使用可能ゲート数については、回路によって異なりますので目安としてお考えください。

このページの先頭へ

S1L50000シリーズ：5V インタフェース対応　高速・高集積CMOSゲートアレイ

ステイタス MP
マニュアル S1L50000シリーズ デザインガイド (3,362kb)
S1L50000シリーズ 2.5Voltage Library デザインガイド (1,672kb)
マニュアル補足資料 S1L50000シリーズ 入出力バッファの一覧表／デザインガイド補足資料
シリーズ名 S1L50000シリーズ
特長
  • 高集積（0.35μm CMOS2 層／ 3 層／ 4 層配線プロセス採用）
  • 高速動作（内部ゲート遅延　3.3V 時 0.14ns 2 入力 Power-NAND Typ.）
  • 低消費電力（内部セル3.3V 時0.7μW ／ MHz ／ BC）
  • 駆動能力（IOL=0.1, 1, 3, 8, 12, 24mA, PCI ／ 5.0V 時, IOL=0.1, 1, 2, 6, 12mA, PCI ／ 3.3V 時,
    IOL=0.1, 0.5, 1, 3, 6mA ／ 2.5V 時, IO L=0.05, 0.3, 0.6, 2, 4mA ／ 2.0V 時）
  • RAM（非同期型）, PLL, 各種マクロセル搭載可能
機種名 2層Al S1L50000シリーズマスタ一覧
3層Al
4層Al
搭載ゲート数
使用可能
ゲート数		 2層Al
3層Al
4層Al
トータル端子数
微細ピッチ		 80μm
70μm
遅延時間 内部ゲート tpd=0.14ns（3.3V 時,F/O=2, 標準配線負荷）、0.21ns（2.0V 時,F/O=2, 標準配線負荷）
入力バッファ tpd=0.38ns (5.0V 時,F/O=2, 標準配線負荷)レベルシフタ、0.4ns (3.3V 時,F/O=2,標準配線負荷)、1.3ns（2.0V 時,F/O=2,標準配線負荷）
出力バッファ tpd=2.12ns (5.0V 時)レベルシフタ、2.02ns (3.3V 時) 、3.9ns（2.0V 時）、CL=15pF
I／Oレベル CMOS、LVTTL、PCI-5V、PCI-3.3V、USB
入力モード LVTTL、CMOS、プルアップ／プルダウン、シュミット、Fail-safe、Gated
出力モード ノーマル、オープンドレイン、3 ステート、双方向、Fail-safe、Gated

使用可能ゲート数については、回路によって異なりますので目安としてお考えください。

このページの先頭へ

S1L30000シリーズ：5V・3.3V 単一および2電源対応　CMOSゲートアレイ

ステイタス MP
マニュアル S1L30000シリーズ デザインガイド (2,240kb)
マニュアル補足資料 S1L30000シリーズ 入出力バッファの一覧表（単一電源）／デザインガイド補足資料
S1L30000シリーズ 入出力バッファの一覧表（二電源）／デザインガイド補足資料
シリーズ名 S1L30000シリーズ
特長
  • 高集積（0.6μm CMOS2 層／ 3 層配線プロセス採用）
  • 高速動作（内部ゲート遅延：0.25ns ／ 5V、0.33ns ／ 3.3V　2 入力 Power-NAND Typ.）
  • 低消費電力（内部セル3.3V 時1.3μW ／ MHz ／ BC）
  • 駆動能力（IOL=0.1, 1, 4, 8, 12, 24mA, PCI ／ 5.0V 時、IOL=0.05, 0.5, 4, 6, 12mA, PCI ／ 3.3V 時）
  • RAM（非同期型）搭載可能
機種名 2層Al S1L30000シリーズマスタ一覧
3層Al
搭載
ゲート数		 単一電源
2電源
使用可能
ゲート数
（単一電源）		 2層Al
3層Al
使用可能
ゲート数
（2電源）		 2層Al
3層Al
トータル端子数
遅延時間 内部ゲート tpd=0.25ns（5.0V 時,F/O=2,標準配線負荷）、0.33ns（3.3V 時,F/O=2,標準配線負荷）
入力バッファ tpd=0.48ns（5.0V 時,F/O=2,標準配線負荷）、0.63ns（3.3V 時,F/O=2,標準配線負荷）
出力バッファ tpd=2.08ns（5.0V 時）、2.86ns（3.3V 時）、CL=50pF
I／Oレベル CMOS、LVTTL、PCI-5V、PCI-3.3V
入力モード TTL、CMOS、プルアップ／プルダウン、シュミット、レベルシフタ
出力モード ノーマル、オープンドレイン、3ステート、双方向、レベルシフタ

使用可能ゲート数については、回路によって異なりますので目安としてお考えください。

このページの先頭へ

S1L35000シリーズ：5V・3.3V単一電源対応　CMOSゲートアレイ

ステイタス MP
マニュアル S1L35000シリーズ デザインガイド ( 1,144kb)
シリーズ名 S1L35000シリーズ
特長
  • 高集積（0.6um CMOS3層プロセス採用）
  • 高速動作（内部ゲート遅延：0.3ns／5V、0.4ns／3.3V　2入力Power NAND typ.）
  • 低消費電力（内部セル3.3V時0.91uW/MHz／BC）
  • 駆動能力（IOL=1,4,8,12mA／5V時、IOL=0.5,2,4,6mA／3.3V時）
  • RAM（非同期型）搭載可能
機種名 S1X35063 S1X35073 S1L35043 S1L35063 S1L35093 S1L35163
搭載ゲート数 13,632 28,170 41,417 64,320 95,760 161,841
使用可能
ゲート数
 8,179 18,310 26,921 38,592 52,668 80,920
トータル端子数 58 90 110 130 162 210
遅延時間 内部ゲート tpd=0.3ns(5.0V時、F/O=2、標準配線負荷）、0.4ns(3.3V時、F/O=2、標準配線負荷）
入力バッファ tpd=0.48ns(5.0V時、F/O=2、標準配線負荷）、0.63ns（3.3V時、F/O=2、標準配線負荷）
出力バッファ tpd=2.08ns（5.0V時）、2.86ns（3.3V時）、CL=50pF
I／Oレベル TTL、CMOS
入力モード TTL、CMOS、シュミット、プルアップ／プルダウン
出力モード ノーマル、3ステート、双方向

使用可能ゲート数については、回路によって異なりますので目安としてお考えください。
S1X35063とS1X35073は小ピン対応マスタとして追加している、デザインガイドに記載していない機種です。

このページの先頭へ