このページの先頭

EPSON



半導体


製品情報:ASICの設計・開発について

ASICの設計・開発について

セイコーエプソンでは、ASIC設計に関するユーザーインターフェイスを下図のようなフローでお願いしております。

ASICの設計・開発について ライブラリパック ライブラリパック ライブラリパック シミュレーション結果(APF) タイミングエラーリスト Vcd2apf

「ライブラリ パック」とは

論理合成と、ネットリスト シミュレーションのためのライブラリ、及びそれらの説明書をまとめたものです。 デザイン キットと異なり、ライブラリだけをパックにしたものですので、必須のオプションや必要な設定以外は、お客様の自由にご使用いただけます。

また、以前のデザイン キットによるフローでは、APFファイル(エプソン独自形式のパターン ファイル)の作成と、そのシミュレーションをお客様にお願いしておりました。 しかし、現在のライブラリ パックによるフローでは、お客様のテストベンチによるシミュレーション結果を、VCDファイル(ほとんどのシミュレータから出力可能な、信号変化点のダンプ ファイル)でお送りいただくことになりました。 これにより、お客様の手間が、大幅に少なくなったと考えます。

ただし、その VCDファイルを弊社で APFファイルへ変換しますので、その変換に必要な情報ファイル(テンプレート)を、Vcd2apf変換ツールで作成して、VCDファイルと一緒にお送りくださいますようお願いします。

ライブラリサポート状況(2009年3月現在)

下記のシリーズで、下記のツールをサポートしています。 ライブラリ パックが必要な場合は、営業担当へご依頼ください。

サポートシリーズ

テクノロジー 0.6um 0.35um 0.25um 0.18um
ゲートアレイ S1L30000 S1L35000 S1L50000 S1L60000 (S1L70000)
エンベデッドアレイ - (S1X35000) S1X50000 S1X60000 (S1X70000)
スタンダードセル - - S1K50000 S1K60000 S1K70000

サポートツール

種類 ツール名
論理合成 Design Compiler
シミュレータ Verilog-XL, NC-Verilog, ModelSim(Verilog), ModelSim(VHDL)

「APF」とは

APFとは、セイコーエプソン独自のシミュレーションパターンのフォーマットです。比較的単純な 0/1のテーブル形式で、内容は下表のとおりです。

シミュレーションパターン

「タイミングエラーリスト」とは

シミュレーションで発生したタイミングエラーは、シミュレータのログとして単純に出力され、そのままでは解析が困難です。そこで、弊社では、それを以下の例のように、インスタンスごと、エラーごとにソートし、エラー発生時刻をサイクルタイムに変更するなどして、見やすくしたリストをお送りしております。

タイミングエラーリスト

ここで、リストの内容の概略説明は、次のとおりです:

(1)インスタンス行

「I=」の次の文字列: そのタイミングエラーが発生したセルのインスタンス名です。
その次の文字列: 特殊なエラーの場合、その種類を表す文字列が記述される場合があります。
「()」の内部: そのタイミングエラーが発生した入力ピンと、エラーとして認識した条件と、エラーの種類と、スペックが記述されます。

(2)データ行

最初の数字: スペックに対するシミュレーション結果の値です。
この数字がスペックに満たないためにエラーとなりました。
「/」の前の数字: そのエラーが発生したオフセット時刻(サイクル内のエラー発生時刻)です。
「/」の後の数字: そのエラーが発生したサイクルNo.です。