

# エプソン LCD コントローラの設定方法

## LCD コントローラの概要

LCD コントローラ(以下 LCDC)は、表示する画像データをホスト CPU から受け取り、LCD パネルの仕様に合ったタイミングおよびフォーマットで、データおよび同期信号を出力します。



## どのような場面で LCDC が役立つのでしょうか？

LCD パネルの表示制御を行う際にユーザーが直面する下記課題を LCDC が解決します。

### 課題

- SoC に内蔵された LCD コントローラはバンド幅やメモリを占有する
- 既存の製品の LCD パネルを TFT に変えたい
- LCD パネルの表示制御のため消費電力が大きい
- 顧客のプロジェクトで回転など特殊な機能が必要
- LCD コントローラを内蔵する SoC や CPU は価格が高い

### 解決方法

- LCDC で CPU 負荷低減
- LCDC で TFT 対応
- LCDC で消費電力低減
- LCDC で機能追加
- LCDC でコスト低減

様々な表示アプリケーションで幅広く**エプソン LCDC**をご使用いただいています。

## LCD コントローラの設定

エプソンの LCDC を特定の LCD パネルと組み合わせて使う場合の設定方法として下記の手段を提供しています。

- CFG 設定ツールを使用し、レジスタ初期設定シーケンスを生成する。
- パネル初期設定用エクセルシートを使用し、LCDC のパネルレジスタの基本的な設定値を導出する。
- Windows®の Application Programming Interface (API)を使用し、LCDC のプログラミングを簡易化する。

**注:** 製品によっては、上記ツール類の一部のみを提供しています。各製品の提供ツールについては、LCDC Resource Table (URL: <https://vdc.epson.com/lcd-resources>) にてご確認ください。

### CFG 設定ツール

CFG は、Windows®上で実行するインタラクティブな設定ツールで、ユーザーの使用条件に合った LCDC のレジスタ設定値を生成します。設定情報はアプリケーションに合わせ、様々なテキストファイルフォーマットで保存可能です。この設定ツールは、PLAY などのエプソンの LCDC 用ユーティリティ、Application Programming Interface (API) または Hardware Abstraction Layer (HAL) ライブラリを使ってビルドされたアプリケーションにも適用可能です。


## CFG の使い方

CFG 設定ツールの使用にあたっての基本的なフローは次の通りです。

1. CFG タブ (Features, Registers, Direct タブの記述を参照)を使った設定
2. 必要に応じ、レジスタ値を直接変更
3. 設定情報を所望のフォーマットで出力
4. 必要に応じ、Windows API でビルドした実行ファイルを直接編集

### Features タブ

Features タブでは、特定の LCDC の設定項目について設定が可能です。すべての設定項目はツリー構成になっています。変更したい項目については、その項目を選択し設定値を変更します。CFG ツールと同じフォルダに panels.xml ファイルがある場合は、予め保存された特定のパネル用設定値を使用できます。夫々の機能の詳細は、各機能の項目名の上にカーソルをホバリングすると表示されます。




## Registers タブ

Registers タブでは、初期化シーケンスに組み込まれる LCDC の各レジスタの設定値を表示または編集可能です。これらのレジスタは、アプリケーションによって初期化される順番でリストアップされています。

REG	REGISTER NAME	HEX	BIN	DEC
0408h	OSC1 Control Register	0001	0000000000000001	1
040Ah	OSC2 Control Register	0000	0000000000000000	0
DELAY	PLL Register Programming Delay (in ms)	000A	0000000000001010	10
040Ch	PLL1 Configuration Register 0	A319	1010001100011001	41753
040Eh	PLL1 Configuration Register 1	0040	0000000001000000	64
0410h	PLL1 Control Register	0001	0000000000000001	1
DELAY	PLL Register Programming Delay (in ms)	0001	0000000000000001	1
0414h	PLL2 Configuration Register 0	8123	1000000100100011	33059
0416h	PLL2 Configuration Register 1	0040	0000000001000000	64
0418h	PLL2 Control Register	0001	0000000000000001	1
DELAY	PLL Register Programming Delay (in ms)	0001	0000000000000001	1
0424h	PLL1 Reference Clock Divide Select Register	0000	0000000000000000	0
0426h	PLL1 Control Register 0	0000	0000000000000000	0
0428h	PLL1 Bypass Select Register	0001	0000000000000001	1
042Ch	Key Clock Control Register	0000	0000000000000000	0
042Eh	PWM Source Clock Control Register	0000	0000000000000000	0
0430h	I2C Clock Control Register	000A	0000000000001010	10
0440h	PLL2 Control Register 0	0000	0000000000000000	0
0442h	PLL2 Control Register 1	0000	0000000000000000	0
0444h	PLL2 Control Register 2	0005	0000000000000101	5
0446h	LCD Clock Control Register 0	0003	0000000000000011	3
0448h	LCD Clock Control Register 1	0001	0000000000000001	1
0462h	Clock Enable Register	000E	0000000000001110	14
0464h	GPIOC&D Pull-Down Resistor Control Register	0000	0000000000000000	0
0466h	GPIOE&F Pull-Down Resistor Control Register [RESERVED]	0000	0000000000000000	0
0468h	GPIOG&H Pull-Down Resistor Control Register	0000	0000000000000000	0
046Ah	MEMDQ Pull-Down Resistor Control Register 0	0000	0000000000000000	0
046Ch	MEMDQ Pull-Down Resistor Control Register 1	0000	0000000000000000	0

## Direct タブ

Direct タブでは、サポートしているエプソン製 LCDC 評価ボードに搭載された LCDC にダイレクトにアクセスすることが可能です。これらの設定値は、LCDC の初期化時に使用されます（このタブは一部 LCDC の CFG では用意していません）。



## CFG メニュー

ここでは、CFG 設定ツールの File および Help メニューの中のオプションについて説明します（一部の CFG 設定ツールでは、ここで紹介する機能の全てを備えていない、あるいは追加の機能を備えている場合があります）。

- Open  
Open オプションでは、エプソン LCDC の API または HAL ライブラリから成るプログラムの設定情報を CFG ツールを使って読み出すことが可能です。CFG がファイルを開くと、ファイルをスキャンし、設定の文字列を見つけて設定情報を読み出します。この機能を使うことにより、レジスタ設定を行う際に起点の設定を呼び出してすぐに設定を始められます。
- Save / Save As  
Save オプションを使用することで、エプソン LCDC の API または HAL ライブラリから成るプログラムに設定情報を保存できます。アプリケーションのスタートアップ時に、指定した設定で LCDC を初期化する場合に使用します。
- Configure Multiple  
このオプションを使うと、複数のプログラムに同時に設定情報を保存可能です。対象の全てのプログラムがエプソン LCDC の API または HAL ライブラリから成っていることが条件です。

- Export  
設定内容を決定後、このオプションを使って、レジスタ設定値情報を下記のとおり使用目的に合った ASCII テキストファイルとして保存することができます。
  - Windows API を用いた HAL ライブラリアプリケーションを作成する場合に使用する C ヘッダーファイル
  - 各々のレジスタとその設定値をリスト化した C ヘッダーファイル
  - Linux OS 用などのディスプレイドライバを開発する場合に適した C ヘッダーファイル
  - 設定情報を CVS フォーマットで保存した、カンマ区切りのテキストファイル
  - レジスタの参照リストとして使用可能な、LCDC の各レジスタをリスト化したテキストファイル
  - LCDC の API サポート用の設定情報を含む C ソースファイル
- Import  
このオプションは、設定情報を初期化ファイル(.ini)からユーザーがインポートするためのものです。

## パネル初期設定確認用シート

特定の LCD パネルに合った LCDC の初期設定を確認可能なエクセルファイルを提供しています。これにより各々のパネルに適した初期設定値を簡単に生成できます。LCD パネルの仕様書に記載されている AC 特性諸元を読み取って、該当するセルに数値を記入することでその LCD パネルに合った LCDC のレジスタ初期設定を求めることができます。なお、パネルによっては LCDC に適応しない場合もあります。

1. Enter the panel resolution in the Table-1. (Yellow cells)  
 2. Enter the panel output data bit width in the Table-2. (Yellow cell)  
**Note1.** Please refer to Section 4.5 "Panel Interface Pin Mapping" of S1D13781 specification.  
 3. Enter the color depth of the image data in the Table-3. (Yellow cell)  
 4. Enter the specifications of the panel to be used in the Table-4. (Yellow cells)  
**Note2.** Front porch and Back porch are sometimes described as "Blanking" in a panel specification. In this case, please set (Front porch + Back porch = Blanking period)  
**Note3.** The Horizontal Low Width and Vertical Low Width may not be described in a panel specification. In this case, please set H Low Width = 0, V Low Width = 0  
**Note4.** Please refer to panel specification for the PCLK, DE, HS and VS polarity.  
 5. Enter the input clock in the Table-5. (Yellow cell)  
 6. Enter the PLL setting of S1D13781 in the Table-6 (Yellow cells)  
**Note5.** The frequency of Input Clock to PLL should be in the range of red colored figures in the Table-6.  
**Note6.** Match the panel frequency (A) in the Table-4 and PLL out frequency (PCLK) in the Table-6.

Table-1		Table-4		Table-5		
Horizontal	480 pixel	Panel Clock(MHz)	9	>A	Input Clock (CLKI)	24 MHz
Vertical	272 pixel	H Front Porch	2	PCLK		
		H Back Porch	2	PCLK		
		H Period (th)	528	PCLK		
		H Low Width	41	PCLK		
		V Front Porch	2	LINE		
		V Back Porch	2	LINE		
		V Period	288	LINE		
		V Low Width	10	LINE		
		V Frequency	59.9	Hz		
		DE Polarity				

Table-2		Table-6	
RGB Panel Data Bus Width	3	Input Clock to PLL (1MHz - 2MHz) = CLKI / Mdiv4	1.5 MHz, 24, 16, 1-33
	1: TFT 16bit	PLL Output (System clk) = FpllIn* L-Ent	63 MHz, 1.5, 42, 17-66
	2: TFT 18bit	PCLK	9 MHz, 63, 7, 1-16
	3: TFT 24bit		

## Windows API

主な LCDC に対応した Windows®の Application Programming Interface (API)を用意しています。API は、実際の LCDC のハードウェアに対するラッパーであり、予め書かれた機能としてタスクを抽象化し、提供するものです。これにより、API を使ったテスト用のアプリケーションの開発を簡略化します。また、お客様の様々な OS 上のアプリケーションに適用可能なロイヤリティフリーのソースコードも提供しています。

API は以下の構成です。

- LCDC の主な機能のソースコード（ロイヤリティフリー）
- API を実際に使用したテストおよび参照用サンプルソースコード
- MS Visual Studio 上でアプリケーションをビルドするためのプロジェクトファイル
- エプソン LCDC 評価ボードのサポート

## なぜエプソンか

エプソンは、多様なマーケットの要求に応え、WQVGA から XGA まで幅広く対応可能な LCDC を取り揃えています。さらに自社工場製造によるその**品質管理レベルと安定供給**で多くのお客様から選ばれています。

製品の詳細情報はこちら：[https://www.epson.jp/prod/semicon/products/display\\_controllers/](https://www.epson.jp/prod/semicon/products/display_controllers/)



ご購入にあたってのお問い合わせはこちら：<https://www.epson.jp/prod/semicon/information/support.htm>